JPH0651022A - 半導体装置のテスト方法 - Google Patents
半導体装置のテスト方法Info
- Publication number
- JPH0651022A JPH0651022A JP4222282A JP22228292A JPH0651022A JP H0651022 A JPH0651022 A JP H0651022A JP 4222282 A JP4222282 A JP 4222282A JP 22228292 A JP22228292 A JP 22228292A JP H0651022 A JPH0651022 A JP H0651022A
- Authority
- JP
- Japan
- Prior art keywords
- test
- result
- microcomputer
- data
- computation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【目的】 テスト時間を短縮し、作業性の向上を計るこ
とを目的とする。 【構成】 チップ自身のマイコンにより演算パターンの
演算テストの結果や各機能単位の回路のテスト出力結果
を、予め予測した演算結果や回路モジュールの出力期待
値と比較して良否を判断し、テスト結果が良であるか否
であるかのデータ、及び結果が否の時演算パターンのど
の部分で否となったか、或いはどの出力が否となったか
を示すデータをテスター側に出力するようにした。
とを目的とする。 【構成】 チップ自身のマイコンにより演算パターンの
演算テストの結果や各機能単位の回路のテスト出力結果
を、予め予測した演算結果や回路モジュールの出力期待
値と比較して良否を判断し、テスト結果が良であるか否
であるかのデータ、及び結果が否の時演算パターンのど
の部分で否となったか、或いはどの出力が否となったか
を示すデータをテスター側に出力するようにした。
Description
【０００１】
【産業上の利用分野】本発明は、マイコンを内蔵した半
導体装置の内部回路を外部メモリに格納されたプログラ
ムによりテストする半導体装置のテスト方法に関する。
導体装置の内部回路を外部メモリに格納されたプログラ
ムによりテストする半導体装置のテスト方法に関する。
【０００２】
【従来の技術】従来、半導体装置の外部に接続されたメ
モリに格納されたプログラムによるテストは、テストの
結果をそのままテスター側に予め設けてあるデータ（予
測値又は期待値）と照合して行なうという方法によって
きた。
モリに格納されたプログラムによるテストは、テストの
結果をそのままテスター側に予め設けてあるデータ（予
測値又は期待値）と照合して行なうという方法によって
きた。
【０００３】
【発明が解決しようとする課題】上記のような従来のテ
スト方法は、データの通信時間やテスト結果の照合等の
ため、テスト時間が長いばかりでなく、例えば、２進数
で８ビットのデータの結果の良否の判断を行なうには、
８ビット分のデータを取り込まなくては結果の判断がで
きないという問題点があった。このため、テスターと半
導体装置との間のインターフェイス上の結線が増加し、
場合によっては、信号の増幅やレベルの整合をとる必要
が生じるという問題があった。また、高速動作の半導体
装置では、テスターとの同期のために速度を落とした
り、同期回路を設けるために、面積の増大を招くという
問題点があった。本発明は、上記の問題点を解決するた
めになされたもので、テスト時間が短く、かつ、テスト
プログラムの作成時間の短縮が可能であり、インターフ
ェイスを複雑にしないテスト方法を提供することを目的
とする。
スト方法は、データの通信時間やテスト結果の照合等の
ため、テスト時間が長いばかりでなく、例えば、２進数
で８ビットのデータの結果の良否の判断を行なうには、
８ビット分のデータを取り込まなくては結果の判断がで
きないという問題点があった。このため、テスターと半
導体装置との間のインターフェイス上の結線が増加し、
場合によっては、信号の増幅やレベルの整合をとる必要
が生じるという問題があった。また、高速動作の半導体
装置では、テスターとの同期のために速度を落とした
り、同期回路を設けるために、面積の増大を招くという
問題点があった。本発明は、上記の問題点を解決するた
めになされたもので、テスト時間が短く、かつ、テスト
プログラムの作成時間の短縮が可能であり、インターフ
ェイスを複雑にしないテスト方法を提供することを目的
とする。
【０００４】
【課題を解決するための手段】本発明は、チップ自身の
マイコンにより演算パターンの演算テストや各機能単位
の回路のテスト出力結果を、予め予測した演算結果や回
路モジュールの出力期待値と比較して良否を判断し、テ
スト結果が良であるか否であるかのデータ、及び結果が
否の時演算パターンのどの部分で否となったか、或いは
どの出力が否となったかを示すデータをテスター側に出
力するようにした。
マイコンにより演算パターンの演算テストや各機能単位
の回路のテスト出力結果を、予め予測した演算結果や回
路モジュールの出力期待値と比較して良否を判断し、テ
スト結果が良であるか否であるかのデータ、及び結果が
否の時演算パターンのどの部分で否となったか、或いは
どの出力が否となったかを示すデータをテスター側に出
力するようにした。
【０００５】
【実施例】図１は本発明のテストのプログラムを示すフ
ローチャートであり、図２は本発明のテストシステムの
ハード構成を示す説明図である。まず、システムを初期
化し（ステップ１）、テスト用外部メモリ１１から演算
データ及び予め予測した演算結果や回路モジュールの出
力期待値をチップ１２内のマイコン１４に与える（ステ
ップ２）。そのデータを元に、チップ１２内のマイコン
１４で演算を行ない（ステップ３）、その結果を読み込
み（ステップ４）、テストを終了する（ステップ５）。
以上のテスト用に設定した何パターンかの演算テストを
終了した後、チップ１２のマイコン１４により、その演
算テストの結果を予め予測した演算結果と比較して良否
を判断する（ステップ６、７）。すべての演算パターン
の演算結果が予測した演算結果と一致した時は、デジタ
ル値“１”をテスター側へ出力し、（ステップ８）、一
致しない時、すなわち否の時、デジタル値“０”をテス
ター側へ出力する（ステップ９）。結果が否の時は、演
算パターンのどの部分で否となったかを示すデータを別
の出力端子から出力する（ステップ１０）。なお、１１
はテスト用外部メモリ、１２はテストする半導体装置で
あるチップ、１３は内部メモリ、１４はチップ内に設け
られたマイコン、１５はテスターである。
ローチャートであり、図２は本発明のテストシステムの
ハード構成を示す説明図である。まず、システムを初期
化し（ステップ１）、テスト用外部メモリ１１から演算
データ及び予め予測した演算結果や回路モジュールの出
力期待値をチップ１２内のマイコン１４に与える（ステ
ップ２）。そのデータを元に、チップ１２内のマイコン
１４で演算を行ない（ステップ３）、その結果を読み込
み（ステップ４）、テストを終了する（ステップ５）。
以上のテスト用に設定した何パターンかの演算テストを
終了した後、チップ１２のマイコン１４により、その演
算テストの結果を予め予測した演算結果と比較して良否
を判断する（ステップ６、７）。すべての演算パターン
の演算結果が予測した演算結果と一致した時は、デジタ
ル値“１”をテスター側へ出力し、（ステップ８）、一
致しない時、すなわち否の時、デジタル値“０”をテス
ター側へ出力する（ステップ９）。結果が否の時は、演
算パターンのどの部分で否となったかを示すデータを別
の出力端子から出力する（ステップ１０）。なお、１１
はテスト用外部メモリ、１２はテストする半導体装置で
あるチップ、１３は内部メモリ、１４はチップ内に設け
られたマイコン、１５はテスターである。
【０００６】プログラムを上記のような構成にすると、
テスター側では実際の演算データを設けられているデー
タと照合する必要がなく、演算結果が良か否かのデータ
で判断すればよいので、テスト時間が短縮される。ま
た、演算結果が否の時はどの部分の演算テストで否とな
ったかが判断できるため、問題特定がし易くなる。ま
た、上記のような演算回路のテスト以外でも、例えばア
ナログデジタル変換回路等でも、上記のようなテスト方
法により、テスト時間が短縮できる。
テスター側では実際の演算データを設けられているデー
タと照合する必要がなく、演算結果が良か否かのデータ
で判断すればよいので、テスト時間が短縮される。ま
た、演算結果が否の時はどの部分の演算テストで否とな
ったかが判断できるため、問題特定がし易くなる。ま
た、上記のような演算回路のテスト以外でも、例えばア
ナログデジタル変換回路等でも、上記のようなテスト方
法により、テスト時間が短縮できる。
【０００７】
【発明の効果】以上説明したとおり、本発明によると、
テスターと被テストチップの間の信号（データ）のやり
取りが減少するので、テスト時間が短縮され、動作速度
の特に速いチップでは、そのチップの動作速度でテスト
が進むため、テスターとのタイミング同期回路や低速動
作等が必要でなく、テスト結果が否の場合の問題特定が
し易く、テストの作業性が上がるという効果がある。さ
らに、テスターとの間のインターフェイスも簡素化でき
るという効果もある。
テスターと被テストチップの間の信号（データ）のやり
取りが減少するので、テスト時間が短縮され、動作速度
の特に速いチップでは、そのチップの動作速度でテスト
が進むため、テスターとのタイミング同期回路や低速動
作等が必要でなく、テスト結果が否の場合の問題特定が
し易く、テストの作業性が上がるという効果がある。さ
らに、テスターとの間のインターフェイスも簡素化でき
るという効果もある。
【図１】本発明のテストのプログラムを示すフローチャ
ートである。
ートである。
【図２】本発明のテストのシステムのハード構成を示す
説明図である。
説明図である。
１１ テスト用外部メモリ １２ チップ １３ 内部メモリ １４ マイコン １５ テスター
Claims (1)
- 【請求項１】 マイコンを内蔵した半導体装置の内部回
路を外部メモリに格納されたプログラムによりテストす
る半導体装置のテスト方法において、 内蔵されたマイコンにより演算パターンの演算テストの
結果や内蔵された各機能単位の回路のテスト出力結果
を、予め予測した演算結果や回路モジュールの出力期待
値と比較して良否を判断し、テスト結果が良であるか否
であるかのデータ及び結果が否の時演算パターンのどの
部分で否となったか、或いはどの出力が否となったかを
示すデータをテスター側に出力することを特徴とする半
導体装置のテスト方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4222282A JPH0651022A (ja) | 1992-07-30 | 1992-07-30 | 半導体装置のテスト方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4222282A JPH0651022A (ja) | 1992-07-30 | 1992-07-30 | 半導体装置のテスト方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0651022A true JPH0651022A (ja) | 1994-02-25 |
Family
ID=16779932
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4222282A Pending JPH0651022A (ja) | 1992-07-30 | 1992-07-30 | 半導体装置のテスト方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0651022A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7099783B2 (en) | 2002-05-08 | 2006-08-29 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit, design support apparatus, and test method |
| US7360791B2 (en) | 2004-03-24 | 2008-04-22 | Toyoda Gosei Co., Ltd. | Airbag apparatus |
| CN113064051A (zh) * | 2021-03-23 | 2021-07-02 | 深圳比特微电子科技有限公司 | 芯片测试方法、计算芯片和数据处理设备 |
-
1992
- 1992-07-30 JP JP4222282A patent/JPH0651022A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7099783B2 (en) | 2002-05-08 | 2006-08-29 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit, design support apparatus, and test method |
| US7360791B2 (en) | 2004-03-24 | 2008-04-22 | Toyoda Gosei Co., Ltd. | Airbag apparatus |
| CN113064051A (zh) * | 2021-03-23 | 2021-07-02 | 深圳比特微电子科技有限公司 | 芯片测试方法、计算芯片和数据处理设备 |
| CN113064051B (zh) * | 2021-03-23 | 2024-01-19 | 深圳比特微电子科技有限公司 | 芯片测试方法、计算芯片和数据处理设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970051420A (ko) | 반도체 메모리장치의 병렬테스트회로 | |
| US20030065996A1 (en) | Test circuit for semiconductor memory and semiconductor memory device | |
| JPH0651022A (ja) | 半導体装置のテスト方法 | |
| JPH05297061A (ja) | 半導体集積回路 | |
| JP2001176300A (ja) | メモリ検査装置 | |
| JPH112664A (ja) | バウンダリスキャンレジスタ | |
| KR100480561B1 (ko) | 합산검사부를가지는마이크로-롬구조 | |
| JPS6337267A (ja) | デイジタル出力レベル検出回路 | |
| JP3289364B2 (ja) | フェイル分別機能つき不良解析メモリ装置 | |
| JP3465257B2 (ja) | Ｉｃテスタ | |
| JPH06150698A (ja) | 半導体集積回路 | |
| JPH0798356A (ja) | テストパターンパラレル入出力方式 | |
| JP2001133516A (ja) | 半導体テスト回路 | |
| JPH05249190A (ja) | Ｌｓｉ用テスタ | |
| JPH0746123B2 (ja) | 集積回路の試験方式 | |
| KR19990038257A (ko) | 메모리 소자의 오류 테스트 회로 | |
| JPH11353265A (ja) | 情報伝達装置 | |
| JPH0436349B2 (ja) | ||
| JPS6116099B2 (ja) | ||
| JPH07128400A (ja) | 半導体装置の自己検査装置 | |
| JPH0612895A (ja) | メモリ回路の故障検出方法 | |
| JPH0836030A (ja) | 半導体装置のテスト方法 | |
| JPH05312917A (ja) | 半導体集積回路 | |
| JPH11248796A (ja) | 半導体デバイス試験装置及び半導体デバイス試験方法 | |
| JPH01267900A (ja) | Ｒｏｍの自己診断回路 |