JPH0836030A - 半導体装置のテスト方法 - Google Patents
半導体装置のテスト方法Info
- Publication number
- JPH0836030A JPH0836030A JP6173857A JP17385794A JPH0836030A JP H0836030 A JPH0836030 A JP H0836030A JP 6173857 A JP6173857 A JP 6173857A JP 17385794 A JP17385794 A JP 17385794A JP H0836030 A JPH0836030 A JP H0836030A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- internal
- external
- test
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Microcomputers (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】内部Ａ／Ｄ変換器と内部Ｄ／Ａ変換器とを双方
備えた半導体装置のテストを行うための外部テスト回路
を簡略化し、テストボードのコスト削減、及びテスト時
間の短縮を図ること。 【構成】内部Ａ／Ｄ変換器５と内部Ｄ／Ａ変換器６とを
備えたマイクロコンピュータ１のテストを行うためのテ
ストボード２の外部テスト回路に、外部Ａ／Ｄ変換器７
または外部Ｄ／Ａ変換器９のどちらか一方の外部変換器
を備え、その外部変換器を用いて、内部Ａ／Ｄ変換器５
または内部Ｄ／Ａ変換器６のどちらか一方の内部変換器
のテストを行って良／不良を判定し、その判定が良判定
の場合、一方の内部変換器を用いて他方の内部変換器の
テストを行う。 【効果】外部テスト回路にＡ／Ｄ変換器またはＤ／Ａ変
換器のどちらか一方しか用いていないため、外部テスト
回路を簡略化させることができ、テストボードのコスト
削減、及びテスト時間の短縮を図ることができる。
備えた半導体装置のテストを行うための外部テスト回路
を簡略化し、テストボードのコスト削減、及びテスト時
間の短縮を図ること。 【構成】内部Ａ／Ｄ変換器５と内部Ｄ／Ａ変換器６とを
備えたマイクロコンピュータ１のテストを行うためのテ
ストボード２の外部テスト回路に、外部Ａ／Ｄ変換器７
または外部Ｄ／Ａ変換器９のどちらか一方の外部変換器
を備え、その外部変換器を用いて、内部Ａ／Ｄ変換器５
または内部Ｄ／Ａ変換器６のどちらか一方の内部変換器
のテストを行って良／不良を判定し、その判定が良判定
の場合、一方の内部変換器を用いて他方の内部変換器の
テストを行う。 【効果】外部テスト回路にＡ／Ｄ変換器またはＤ／Ａ変
換器のどちらか一方しか用いていないため、外部テスト
回路を簡略化させることができ、テストボードのコスト
削減、及びテスト時間の短縮を図ることができる。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置製造分野に
関するものであり、Ａ／Ｄ（アナログ／デジタル）変換
器及びＤ／Ａ（デジタル／アナログ）変換器を備えた半
導体装置のテスト方法に利用して有効なものである。
関するものであり、Ａ／Ｄ（アナログ／デジタル）変換
器及びＤ／Ａ（デジタル／アナログ）変換器を備えた半
導体装置のテスト方法に利用して有効なものである。
【０００２】
【従来の技術】従来、マイクロコンピュータや通信用Ｌ
ＳＩ等の半導体装置に内蔵された内部Ａ／Ｄ変換器及び
内部Ｄ／Ａ変換器をテストする場合、外部のテストボー
ドに外部Ａ／Ｄ変換器及び外部Ｄ／Ａ変換器を実装し、
それによって内部Ａ／Ｄ変換器及び内部Ｄ／Ａ変換器の
テストを行っていた。
ＳＩ等の半導体装置に内蔵された内部Ａ／Ｄ変換器及び
内部Ｄ／Ａ変換器をテストする場合、外部のテストボー
ドに外部Ａ／Ｄ変換器及び外部Ｄ／Ａ変換器を実装し、
それによって内部Ａ／Ｄ変換器及び内部Ｄ／Ａ変換器の
テストを行っていた。
【０００３】図４にマイクロコンピュータに内蔵された
内部Ａ／Ｄ変換器及び内部Ｄ／Ａ変換器の従来のテスト
方法を示す。
内部Ａ／Ｄ変換器及び内部Ｄ／Ａ変換器の従来のテスト
方法を示す。
【０００４】まず、内部Ａ／Ｄ変換器５をテストする場
合は、 Ａ１： 内部ＣＰＵ４から外部Ｄ／Ａ変換器１２に、出
力させたいアナログ電圧をデジタルコード化したデジタ
ル入力コードを入力し、アナログ信号に変換する。
合は、 Ａ１： 内部ＣＰＵ４から外部Ｄ／Ａ変換器１２に、出
力させたいアナログ電圧をデジタルコード化したデジタ
ル入力コードを入力し、アナログ信号に変換する。
【０００５】Ａ２： 変換されたアナログ信号を、外部
Ｄ／Ａ変換器１２から内部Ａ／Ｄ変換器５に入力し、デ
ジタル信号に変換する。
Ｄ／Ａ変換器１２から内部Ａ／Ｄ変換器５に入力し、デ
ジタル信号に変換する。
【０００６】Ａ３： 変換されたデジタル信号を内部Ｃ
ＰＵ４に入力し、デジタル入力コードと変換されたデジ
タル信号とを比較する。比較した結果、変換されたデジ
タル信号が期待値の範囲内であればパス判定、範囲を逸
脱している場合はフェイル判定を行う。
ＰＵ４に入力し、デジタル入力コードと変換されたデジ
タル信号とを比較する。比較した結果、変換されたデジ
タル信号が期待値の範囲内であればパス判定、範囲を逸
脱している場合はフェイル判定を行う。
【０００７】Ａ４： 内部ＣＰＵ４でのパス／フェイル
判定の結果をロジックテスタ３に入力し、内部Ａ／Ｄ変
換器５の良又は不良の判定を行う。
判定の結果をロジックテスタ３に入力し、内部Ａ／Ｄ変
換器５の良又は不良の判定を行う。
【０００８】という処理を行っている。内部Ａ／Ｄ変換
器５がロジックテスタで不良の判定が出た場合は、その
マイクロコンピュータ１自体のテストをその時点で終了
する。良の判定が出た場合は、次に、内部Ｄ／Ａ変換器
６のテストを続行する。その場合は、 Ｄ１： 内部ＣＰＵ４から内部Ｄ／Ａ変換器６に出力さ
せたいアナログ電圧をデジタルコード化したデジタル入
力コードを入力し、アナログ信号に変換する。
器５がロジックテスタで不良の判定が出た場合は、その
マイクロコンピュータ１自体のテストをその時点で終了
する。良の判定が出た場合は、次に、内部Ｄ／Ａ変換器
６のテストを続行する。その場合は、 Ｄ１： 内部ＣＰＵ４から内部Ｄ／Ａ変換器６に出力さ
せたいアナログ電圧をデジタルコード化したデジタル入
力コードを入力し、アナログ信号に変換する。
【０００９】Ｄ２： 変換されたアナログ信号を内部Ｄ
／Ａ変換器６から外部Ａ／Ｄ変換器１１に入力し、デジ
タル信号に変換する、 Ｄ３： 変換されたデジタル信号を内部ＣＰＵ４に入力
し、デジタル入力コードと変換されたデジタル信号とを
比較する。比較した結果、変換されたデジタル信号が期
待値の範囲内であればパス判定、範囲を逸脱している場
合はフェイル判定を行う。
／Ａ変換器６から外部Ａ／Ｄ変換器１１に入力し、デジ
タル信号に変換する、 Ｄ３： 変換されたデジタル信号を内部ＣＰＵ４に入力
し、デジタル入力コードと変換されたデジタル信号とを
比較する。比較した結果、変換されたデジタル信号が期
待値の範囲内であればパス判定、範囲を逸脱している場
合はフェイル判定を行う。
【００１０】Ｄ４： 内部ＣＰＵ４でのパス／フェイル
判定の結果をロジックテスタに入力し、 内部Ｄ／
Ａ変換器６の良又は不良の判定を行う。
判定の結果をロジックテスタに入力し、 内部Ｄ／
Ａ変換器６の良又は不良の判定を行う。
【００１１】このように、半導体装置に内蔵されている
内部Ａ／Ｄ変換器及び内部Ｄ／Ａ変換器のテストは、外
部Ｄ／Ａ変換器、Ａ／Ｄ変換器をそれぞれ用いていた。
内部Ａ／Ｄ変換器及び内部Ｄ／Ａ変換器のテストは、外
部Ｄ／Ａ変換器、Ａ／Ｄ変換器をそれぞれ用いていた。
【００１２】尚、Ａ／Ｄ変換、Ｄ／Ａ変換を行うデータ
変換器に関しては、例えば、「ＭＯＳ ＬＳＩ設計入
門」（産業図書株式会社発行）第２４１頁乃至第２５２
頁等に記載されている。
変換器に関しては、例えば、「ＭＯＳ ＬＳＩ設計入
門」（産業図書株式会社発行）第２４１頁乃至第２５２
頁等に記載されている。
【００１３】
【発明が解決しようとする課題】上記のテスト方法によ
ると、内部Ａ／Ｄ変換器をテストする場合は、外部のＤ
／Ａ変換器、内部Ｄ／Ａ変換器をテストする場合は、外
部のＡ／Ｄ変換器をそれぞれ使用しているため、外部テ
スト回路が複雑になり、テストボードのコストが大きく
なるという欠点があった。また、外部テスト回路の待機
時間も大きくなるため、全体のテスト時間が増大すると
いうことが問題となっている。
ると、内部Ａ／Ｄ変換器をテストする場合は、外部のＤ
／Ａ変換器、内部Ｄ／Ａ変換器をテストする場合は、外
部のＡ／Ｄ変換器をそれぞれ使用しているため、外部テ
スト回路が複雑になり、テストボードのコストが大きく
なるという欠点があった。また、外部テスト回路の待機
時間も大きくなるため、全体のテスト時間が増大すると
いうことが問題となっている。
【００１４】そこで、本発明は、内部Ａ／Ｄ変換器と内
部Ｄ／Ａ変換器とを双方備えた半導体装置のテストを行
うための外部テスト回路を簡略化し、テストボードのコ
スト削減、及びテスト時間の短縮を図ることを目的とす
る。
部Ｄ／Ａ変換器とを双方備えた半導体装置のテストを行
うための外部テスト回路を簡略化し、テストボードのコ
スト削減、及びテスト時間の短縮を図ることを目的とす
る。
【００１５】本発明の前記並びにその他の目的と新規な
特徴は、本明細書の記述及び添付図面から明らかになる
であろう。
特徴は、本明細書の記述及び添付図面から明らかになる
であろう。
【００１６】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、次
のとおりである。すなわち、内部Ａ／Ｄ変換器と内部Ｄ
／Ａ変換器とを双方備えた半導体装置のテストを行うた
めの外部テスト回路に、外部Ａ／Ｄ変換器または外部Ｄ
／Ａ変換器のどちらか一方の外部変換器を備え、その外
部変換器を用いて、対応する内部Ａ／Ｄ変換器または内
部Ｄ／Ａ変換器のどちらか一方の内部変換器のテストを
行って良／不良を判定し、その判定が良判定の場合、一
方の内部変換器を用いて他方の内部変換器のテストを行
うものである。
発明のうち代表的なものの概要を簡単に説明すれば、次
のとおりである。すなわち、内部Ａ／Ｄ変換器と内部Ｄ
／Ａ変換器とを双方備えた半導体装置のテストを行うた
めの外部テスト回路に、外部Ａ／Ｄ変換器または外部Ｄ
／Ａ変換器のどちらか一方の外部変換器を備え、その外
部変換器を用いて、対応する内部Ａ／Ｄ変換器または内
部Ｄ／Ａ変換器のどちらか一方の内部変換器のテストを
行って良／不良を判定し、その判定が良判定の場合、一
方の内部変換器を用いて他方の内部変換器のテストを行
うものである。
【００１７】
【作用】上記手段によると、外部テスト回路にＡ／Ｄ変
換器またはＤ／Ａ変換器のどちらか一方しか用いていな
いため、外部テスト回路を簡略化させることができ、テ
ストボードのコスト削減、及びテスト時間の短縮を図る
ことができる。
換器またはＤ／Ａ変換器のどちらか一方しか用いていな
いため、外部テスト回路を簡略化させることができ、テ
ストボードのコスト削減、及びテスト時間の短縮を図る
ことができる。
【００１８】
【実施例】以下、本発明の一実施例を、Ａ／Ｄ変換器と
Ｄ／Ａ変換器とを両方備えた１チップのマイクロコンピ
ュータのテストに用いた例について説明する。
Ｄ／Ａ変換器とを両方備えた１チップのマイクロコンピ
ュータのテストに用いた例について説明する。
【００１９】図１は、マイクロコンピュータ１の内部Ａ
／Ｄ変換器５及び内部Ｄ／Ａ変換器６を、外部Ａ／Ｄ変
換器７からなる外部テスト回路を用いてテストを行う場
合のブロック図である。マイクロコンピュータ１には、
内部ＣＰＵ４、内部Ａ／Ｄ変換器５及び内部Ｄ／Ａ変換
器６の他、図示しないＲＡＭやＲＯＭ等の記憶部が設け
られている。内部ＣＰＵ４は、内部Ａ／Ｄ変換器５及び
内部Ｄ／Ａ変換器６をテストする場合、Ｄ／Ａ変換器
に、出力させたいアナログ電圧をデジタルコード化した
デジタル入力コードを発生させる動作と、デジタル入力
コードとＤ／Ａ及びＡ／Ｄ変換後のデジタル信号とを比
較し、パス／フェイル判定を行う動作と、その判定結果
を示す信号をロジックテスタ３へ出力する動作とを行
う。これらの動作は、内部又は外部の記憶手段によっ
て、予め記憶されている。テストボード２には、外部Ａ
／Ｄ変換器７からなる外部テスト回路が構成されてい
る。外部Ａ／Ｄ変換器７は、内部Ｄ／Ａ変換器で変換処
理されたアナログ信号をデジタル信号へ変換し、内部Ｃ
ＰＵ４へ出力する。ロジックテスタ３は、内部ＣＰＵ４
から出力されたパス／フェイル判定信号を入力すること
により、内部Ａ／Ｄ変換器５及び内部Ｄ／Ａ変換器６の
良／不良の判定を行い、マイクロコンピュータ１のテス
トの続行を決定するものである。
／Ｄ変換器５及び内部Ｄ／Ａ変換器６を、外部Ａ／Ｄ変
換器７からなる外部テスト回路を用いてテストを行う場
合のブロック図である。マイクロコンピュータ１には、
内部ＣＰＵ４、内部Ａ／Ｄ変換器５及び内部Ｄ／Ａ変換
器６の他、図示しないＲＡＭやＲＯＭ等の記憶部が設け
られている。内部ＣＰＵ４は、内部Ａ／Ｄ変換器５及び
内部Ｄ／Ａ変換器６をテストする場合、Ｄ／Ａ変換器
に、出力させたいアナログ電圧をデジタルコード化した
デジタル入力コードを発生させる動作と、デジタル入力
コードとＤ／Ａ及びＡ／Ｄ変換後のデジタル信号とを比
較し、パス／フェイル判定を行う動作と、その判定結果
を示す信号をロジックテスタ３へ出力する動作とを行
う。これらの動作は、内部又は外部の記憶手段によっ
て、予め記憶されている。テストボード２には、外部Ａ
／Ｄ変換器７からなる外部テスト回路が構成されてい
る。外部Ａ／Ｄ変換器７は、内部Ｄ／Ａ変換器で変換処
理されたアナログ信号をデジタル信号へ変換し、内部Ｃ
ＰＵ４へ出力する。ロジックテスタ３は、内部ＣＰＵ４
から出力されたパス／フェイル判定信号を入力すること
により、内部Ａ／Ｄ変換器５及び内部Ｄ／Ａ変換器６の
良／不良の判定を行い、マイクロコンピュータ１のテス
トの続行を決定するものである。
【００２０】次に、テストボード２を用いた内部Ａ／Ｄ
変換器５及び内部Ｄ／Ａ変換器６のテスト方法を、順を
追って説明する。
変換器５及び内部Ｄ／Ａ変換器６のテスト方法を、順を
追って説明する。
【００２１】 内部ＣＰＵ４から、出力させたいアナ
ログ電圧をデジタルコード化したデジタル入力コードを
出力させ、内部Ｄ／Ａ変換器６に入力する。
ログ電圧をデジタルコード化したデジタル入力コードを
出力させ、内部Ｄ／Ａ変換器６に入力する。
【００２２】 内部Ｄ／Ａ変換器６において、デジタ
ル入力コードをアナログ信号に変換し、テストボード２
の外部Ａ／Ｄ変換器７へ、変換されたアナログ信号を入
力する。
ル入力コードをアナログ信号に変換し、テストボード２
の外部Ａ／Ｄ変換器７へ、変換されたアナログ信号を入
力する。
【００２３】 外部Ａ／Ｄ変換器７において、のア
ナログ信号をデジタル信号に変換し、内部ＣＰＵ４にそ
のデジタル信号を入力する。内部ＣＰＵ４では、デジタ
ル入力コードと、外部Ａ／Ｄ変換器７で変換されたデジ
タル信号とを比較する。その結果、期待値の範囲内の場
合はパス判定、期待値の範囲を逸脱している場合はフェ
イル判定を行う。
ナログ信号をデジタル信号に変換し、内部ＣＰＵ４にそ
のデジタル信号を入力する。内部ＣＰＵ４では、デジタ
ル入力コードと、外部Ａ／Ｄ変換器７で変換されたデジ
タル信号とを比較する。その結果、期待値の範囲内の場
合はパス判定、期待値の範囲を逸脱している場合はフェ
イル判定を行う。
【００２４】 内部ＣＰＵ４からパス／フェイル判定
信号を、ロジックテスタ３へ入力する。ロジックテスタ
３では、フェイル判定信号が入力された場合、内部Ｄ／
Ａ変換器６は不良と判定され、その時点で、マイクロコ
ンピュータ１のテストを終了させる。パス判定信号が入
力された場合は、内部Ｄ／Ａ変換器６は良と判定され、
次に内部Ａ／Ｄ変換器５のテストが以下のように続行さ
れる。
信号を、ロジックテスタ３へ入力する。ロジックテスタ
３では、フェイル判定信号が入力された場合、内部Ｄ／
Ａ変換器６は不良と判定され、その時点で、マイクロコ
ンピュータ１のテストを終了させる。パス判定信号が入
力された場合は、内部Ｄ／Ａ変換器６は良と判定され、
次に内部Ａ／Ｄ変換器５のテストが以下のように続行さ
れる。
【００２５】 内部ＣＰＵ４から、出力させたいアナ
ログ電圧をデジタルコード化したデジタル入力コードを
出力させ、内部Ｄ／Ａ変換器６に入力する。
ログ電圧をデジタルコード化したデジタル入力コードを
出力させ、内部Ｄ／Ａ変換器６に入力する。
【００２６】 内部Ｄ／Ａ変換器６において、デジタ
ル入力コードをアナログ信号に変換し、内部Ａ／Ｄ変換
器５へ、変換されたアナログ信号を入力する。
ル入力コードをアナログ信号に変換し、内部Ａ／Ｄ変換
器５へ、変換されたアナログ信号を入力する。
【００２７】 内部Ａ／Ｄ変換器５において、のア
ナログ信号をデジタル信号に変換し、内部ＣＰＵ４にそ
のデジタル信号を入力する。内部ＣＰＵ４では、デジタ
ル入力コードと、内部Ａ／Ｄ変換器５で変換されたデジ
タル信号とを比較する。その結果、期待値の範囲内の場
合はパス判定、期待値の範囲を逸脱している場合はフェ
イル判定を行う。
ナログ信号をデジタル信号に変換し、内部ＣＰＵ４にそ
のデジタル信号を入力する。内部ＣＰＵ４では、デジタ
ル入力コードと、内部Ａ／Ｄ変換器５で変換されたデジ
タル信号とを比較する。その結果、期待値の範囲内の場
合はパス判定、期待値の範囲を逸脱している場合はフェ
イル判定を行う。
【００２８】 内部ＣＰＵ４からパス／フェイル判定
信号を、ロジックテスタ３へ入力する。ロジックテスタ
３では、パス／フェイル判定信号によって、内部Ａ／Ｄ
変換器５の良／不良が判定される。
信号を、ロジックテスタ３へ入力する。ロジックテスタ
３では、パス／フェイル判定信号によって、内部Ａ／Ｄ
変換器５の良／不良が判定される。
【００２９】このように、外部Ａ／Ｄ変換器７を使用し
てテストされ、良判定が出た内部Ｄ／Ａ変換器６を、内
部Ａ／Ｄ変換器５のテストに用いることにより、テスト
ボード２の外部テスト回路は、外部Ａ／Ｄ変換器７を用
いるだけで済み、外部Ｄ／Ａ変換器は不要となる。従っ
て、テストボード２の外部テスト回路を簡略化すること
ができる。
てテストされ、良判定が出た内部Ｄ／Ａ変換器６を、内
部Ａ／Ｄ変換器５のテストに用いることにより、テスト
ボード２の外部テスト回路は、外部Ａ／Ｄ変換器７を用
いるだけで済み、外部Ｄ／Ａ変換器は不要となる。従っ
て、テストボード２の外部テスト回路を簡略化すること
ができる。
【００３０】図２は、マイクロコンピュータ１の内部Ａ
／Ｄ変換器５及び内部Ｄ／Ａ変換器６を、外部Ｄ／Ａ変
換器９からなる外部テスト回路を用いてテストを行う場
合のブロック図である。テストボード８には、外部Ｄ／
Ａ変換器９からなる外部テスト回路が構成されている。
外部Ｄ／Ａ変換器９は、内部ＣＰＵ４から、出力させた
いアナログ電圧をデジタルコード化したデジタル入力コ
ードを入力することにより、アナログ信号へ変換し、内
部Ａ／Ｄ変換器へ出力する。
／Ｄ変換器５及び内部Ｄ／Ａ変換器６を、外部Ｄ／Ａ変
換器９からなる外部テスト回路を用いてテストを行う場
合のブロック図である。テストボード８には、外部Ｄ／
Ａ変換器９からなる外部テスト回路が構成されている。
外部Ｄ／Ａ変換器９は、内部ＣＰＵ４から、出力させた
いアナログ電圧をデジタルコード化したデジタル入力コ
ードを入力することにより、アナログ信号へ変換し、内
部Ａ／Ｄ変換器へ出力する。
【００３１】以下に、テストボード８を用いた内部Ａ／
Ｄ変換器５及び内部Ｄ／Ａ変換器６のテスト方法を、順
を追って説明する。
Ｄ変換器５及び内部Ｄ／Ａ変換器６のテスト方法を、順
を追って説明する。
【００３２】 内部ＣＰＵ４から、出力させたいアナ
ログ電圧をデジタルコード化したデジタル入力コードを
出力させ、テストボード８の外部Ｄ／Ａ変換器９に入力
する。
ログ電圧をデジタルコード化したデジタル入力コードを
出力させ、テストボード８の外部Ｄ／Ａ変換器９に入力
する。
【００３３】 外部Ｄ／Ａ変換器９において、デジタ
ル入力コードをアナログ信号に変換し、マイクロコンピ
ュータ１の内部Ａ／Ｄ変換器５へ、変換されたアナログ
信号を入力する。
ル入力コードをアナログ信号に変換し、マイクロコンピ
ュータ１の内部Ａ／Ｄ変換器５へ、変換されたアナログ
信号を入力する。
【００３４】 内部Ａ／Ｄ変換器５において、のア
ナログ信号をデジタル信号に変換し、内部ＣＰＵ４にそ
のデジタル信号を入力する。内部ＣＰＵ４では、デジタ
ル入力コードと、内部Ａ／Ｄ変換器５で変換されたデジ
タル信号とを比較する。その結果、期待値の範囲内の場
合はパス判定、期待値の範囲を逸脱している場合はフェ
イル判定を行う。
ナログ信号をデジタル信号に変換し、内部ＣＰＵ４にそ
のデジタル信号を入力する。内部ＣＰＵ４では、デジタ
ル入力コードと、内部Ａ／Ｄ変換器５で変換されたデジ
タル信号とを比較する。その結果、期待値の範囲内の場
合はパス判定、期待値の範囲を逸脱している場合はフェ
イル判定を行う。
【００３５】 内部ＣＰＵ４からパス／フェイル判定
信号を、ロジックテスタ３へ入力する。ロジックテスタ
３では、フェイル判定信号が入力された場合、内部Ａ／
Ｄ変換器５は不良と判定され、その時点で、マイクロコ
ンピュータ１のテストを終了させる。パス判定信号が入
力された場合は、内部Ａ／Ｄ変換器５は良と判定され、
次に内部Ｄ／Ａ変換器６のテストが以下のように続行さ
れる。
信号を、ロジックテスタ３へ入力する。ロジックテスタ
３では、フェイル判定信号が入力された場合、内部Ａ／
Ｄ変換器５は不良と判定され、その時点で、マイクロコ
ンピュータ１のテストを終了させる。パス判定信号が入
力された場合は、内部Ａ／Ｄ変換器５は良と判定され、
次に内部Ｄ／Ａ変換器６のテストが以下のように続行さ
れる。
【００３６】 内部ＣＰＵ４から、出力させたいアナ
ログ電圧をデジタルコード化したデジタル入力コードを
出力させ、内部Ｄ／Ａ変換器６に入力する。
ログ電圧をデジタルコード化したデジタル入力コードを
出力させ、内部Ｄ／Ａ変換器６に入力する。
【００３７】 内部Ｄ／Ａ変換器６において、デジタ
ル入力コードをアナログ信号に変換し、内部Ａ／Ｄ変換
器５へ、変換されたアナログ信号を入力する。
ル入力コードをアナログ信号に変換し、内部Ａ／Ｄ変換
器５へ、変換されたアナログ信号を入力する。
【００３８】 内部Ａ／Ｄ変換器５において、のア
ナログ信号をデジタル信号に変換し、内部ＣＰＵ４にそ
のデジタル信号を入力する。内部ＣＰＵ４では、デジタ
ル入力コードと、内部Ａ／Ｄ変換器５で変換されたデジ
タル信号とを比較する。その結果、期待値の範囲内の場
合はパス判定、期待値の範囲を逸脱している場合はフェ
イル判定を行う。
ナログ信号をデジタル信号に変換し、内部ＣＰＵ４にそ
のデジタル信号を入力する。内部ＣＰＵ４では、デジタ
ル入力コードと、内部Ａ／Ｄ変換器５で変換されたデジ
タル信号とを比較する。その結果、期待値の範囲内の場
合はパス判定、期待値の範囲を逸脱している場合はフェ
イル判定を行う。
【００３９】 内部ＣＰＵ４からパス／フェイル判定
信号を、ロジックテスタ３へ入力する。ロジックテスタ
３では、パス／フェイル判定信号によって、内部Ｄ／Ａ
変換器６の良／不良が判定される。
信号を、ロジックテスタ３へ入力する。ロジックテスタ
３では、パス／フェイル判定信号によって、内部Ｄ／Ａ
変換器６の良／不良が判定される。
【００４０】このように、外部Ｄ／Ａ変換器９を使用し
てテストされ、良判定が出た内部Ａ／Ｄ変換器５を、内
部Ｄ／Ａ変換器６のテストに用いることにより、テスト
ボード８の外部テスト回路は、外部Ｄ／Ａ変換器９を用
いるだけで済み、外部Ａ／Ｄ変換器は不要となる。従っ
て、テストボード８の外部テスト回路を簡略化すること
ができる。
てテストされ、良判定が出た内部Ａ／Ｄ変換器５を、内
部Ｄ／Ａ変換器６のテストに用いることにより、テスト
ボード８の外部テスト回路は、外部Ｄ／Ａ変換器９を用
いるだけで済み、外部Ａ／Ｄ変換器は不要となる。従っ
て、テストボード８の外部テスト回路を簡略化すること
ができる。
【００４１】以下、本発明の作用効果について説明す
る。
る。
【００４２】（１）外部テスト回路にＡ／Ｄ変換器また
はＤ／Ａ変換器のどちらか一方しか用いていないため、
外部テスト回路を簡略化させることができる。
はＤ／Ａ変換器のどちらか一方しか用いていないため、
外部テスト回路を簡略化させることができる。
【００４３】（２）外部テスト回路を簡略化できるの
で、テストボードのコスト削減を図ることができる。
で、テストボードのコスト削減を図ることができる。
【００４４】（３）外部テスト回路にＡ／Ｄ変換器また
はＤ／Ａ変換器のどちらか一方しか用いていないため、
外部回路の安定化に要する待ち時間及び外部回路のスル
ーレートを意識しなくても良くなり、テスト時間の短縮
を図ることができる。
はＤ／Ａ変換器のどちらか一方しか用いていないため、
外部回路の安定化に要する待ち時間及び外部回路のスル
ーレートを意識しなくても良くなり、テスト時間の短縮
を図ることができる。
【００４５】以上、本発明者によって、なされた発明を
実施例に基づき具体的に説明したが、本発明は上記実施
例に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることは言うまでもない。上記実
施例では、内部Ａ／Ｄ変換器及び内部Ｄ／Ａ変換器を内
蔵したマイクロコンピュータのテストについて述べた
が、内部Ａ／Ｄ変換器及び内部Ｄ／Ａ変換器を内蔵した
その他の半導体装置、例えば、ＤＳＰ（デジタル信号プ
ロセッサ）やアナログＣＯＤＥＣ（CODer DECoder）、
１チップモデム等の通信用ＬＳＩのテストにも本発明を
利用することができる。
実施例に基づき具体的に説明したが、本発明は上記実施
例に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることは言うまでもない。上記実
施例では、内部Ａ／Ｄ変換器及び内部Ｄ／Ａ変換器を内
蔵したマイクロコンピュータのテストについて述べた
が、内部Ａ／Ｄ変換器及び内部Ｄ／Ａ変換器を内蔵した
その他の半導体装置、例えば、ＤＳＰ（デジタル信号プ
ロセッサ）やアナログＣＯＤＥＣ（CODer DECoder）、
１チップモデム等の通信用ＬＳＩのテストにも本発明を
利用することができる。
【００４６】アナログＣＯＤＥＣのように、ＣＰＵのよ
うな比較判定手段が内蔵されていない半導体装置をテス
トする場合は、例えば、図３に示すように、ＣＰＵ１７
を実装したテストボード１４を用いることにより、本発
明を利用して、半導体装置１３に内蔵された内部Ａ／Ｄ
変換器１５及び内部Ｄ／Ａ変換器１６のテストを行うこ
とができる。
うな比較判定手段が内蔵されていない半導体装置をテス
トする場合は、例えば、図３に示すように、ＣＰＵ１７
を実装したテストボード１４を用いることにより、本発
明を利用して、半導体装置１３に内蔵された内部Ａ／Ｄ
変換器１５及び内部Ｄ／Ａ変換器１６のテストを行うこ
とができる。
【００４７】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【００４８】すなわち、内部Ａ／Ｄ変換器と内部Ｄ／Ａ
変換器とを双方備えた半導体装置のテストを行うための
外部テスト回路に、外部Ａ／Ｄ変換器または外部Ｄ／Ａ
変換器のどちらか一方の外部変換器を備え、その外部変
換器を用いて、内部Ａ／Ｄ変換器または内部Ｄ／Ａ変換
器のどちらか一方の内部変換器のテストを行って良／不
良を判定し、その判定が良判定の場合、一方の内部変換
器を用いて他方の内部変換器のテストを行うことによ
り、外部テスト回路にＡ／Ｄ変換器またはＤ／Ａ変換器
のどちらか一方しか用いていないため、外部テスト回路
を簡略化させることができ、テストボードのコスト削
減、及びテスト時間の短縮を図ることができるものであ
る。
変換器とを双方備えた半導体装置のテストを行うための
外部テスト回路に、外部Ａ／Ｄ変換器または外部Ｄ／Ａ
変換器のどちらか一方の外部変換器を備え、その外部変
換器を用いて、内部Ａ／Ｄ変換器または内部Ｄ／Ａ変換
器のどちらか一方の内部変換器のテストを行って良／不
良を判定し、その判定が良判定の場合、一方の内部変換
器を用いて他方の内部変換器のテストを行うことによ
り、外部テスト回路にＡ／Ｄ変換器またはＤ／Ａ変換器
のどちらか一方しか用いていないため、外部テスト回路
を簡略化させることができ、テストボードのコスト削
減、及びテスト時間の短縮を図ることができるものであ
る。
【００４９】
【図１】マイクロコンピュータ１の内部Ａ／Ｄ変換器５
及び内部Ｄ／Ａ変換器６を、外部Ａ／Ｄ変換器７からな
る外部テスト回路を用いてテストする場合のブロック図
である。
及び内部Ｄ／Ａ変換器６を、外部Ａ／Ｄ変換器７からな
る外部テスト回路を用いてテストする場合のブロック図
である。
【図２】マイクロコンピュータ１の内部Ａ／Ｄ変換器５
及び内部Ｄ／Ａ変換器６を、外部Ｄ／Ａ変換器９からな
る外部テスト回路を用いてテストする場合のブロック図
である。
及び内部Ｄ／Ａ変換器６を、外部Ｄ／Ａ変換器９からな
る外部テスト回路を用いてテストする場合のブロック図
である。
【図３】内部ＣＰＵが設けられていない半導体装置の内
部Ａ／Ｄ変換器１５及び内部Ｄ／Ａ変換器１６をテスト
する場合のブロック図である。
部Ａ／Ｄ変換器１５及び内部Ｄ／Ａ変換器１６をテスト
する場合のブロック図である。
【図４】従来のマイクロコンピュータ１の内部Ａ／Ｄ変
換器５及び内部Ｄ／Ａ変換器６をテストする場合のブロ
ック図である。
換器５及び内部Ｄ／Ａ変換器６をテストする場合のブロ
ック図である。
１……マイクロコンピュータ，２……テストボード，３
……ロジックテスタ，４……内部ＣＰＵ，５……内部Ａ
／Ｄ変換器，６……内部Ｄ／Ａ変換器，７……外部Ａ／
Ｄ変換器，８……テストボード，９……外部Ｄ／Ａ変換
器，１０……テストボード，１１……外部Ａ／Ｄ変換
器，１２……外部Ｄ／Ａ変換器，１３……半導体装置，
１４……テストボード，１５……内部Ａ／Ｄ変換器，１
６……内部Ｄ／Ａ変換器，１７……外部ＣＰＵ，１８…
…外部Ａ／Ｄ変換器
……ロジックテスタ，４……内部ＣＰＵ，５……内部Ａ
／Ｄ変換器，６……内部Ｄ／Ａ変換器，７……外部Ａ／
Ｄ変換器，８……テストボード，９……外部Ｄ／Ａ変換
器，１０……テストボード，１１……外部Ａ／Ｄ変換
器，１２……外部Ｄ／Ａ変換器，１３……半導体装置，
１４……テストボード，１５……内部Ａ／Ｄ変換器，１
６……内部Ｄ／Ａ変換器，１７……外部ＣＰＵ，１８…
…外部Ａ／Ｄ変換器
Claims (2)
- 【請求項１】内部Ａ／Ｄ変換器と内部Ｄ／Ａ変換器とを
双方備えた半導体装置の前記内部Ａ／Ｄ変換器及び前記
内部Ｄ／Ａ変換器を、外部テスト回路を用いてテストを
行う半導体装置のテスト方法であって、前記外部テスト
回路には、外部Ａ／Ｄ変換器または外部Ｄ／Ａ変換器の
どちらか一方の外部変換器が備えられており、該一方の
外部変換器を用いて、該一方の外部変換器に対応する前
記内部Ｄ／Ａ変換器または前記内部Ａ／Ｄ変換器のどち
らか一方の内部変換器のテストを行い、前記一方の内部
変換器の良又は不良の判定を行う処理と、該判定が良判
定の場合、前記一方の内部変換器を用いて他方の内部変
換器のテストを行い、該他方の内部変換器の良又は不良
の判定を行う処理とを備えたことを特徴とする半導体装
置のテスト方法。 - 【請求項２】前記半導体装置には、前記外部Ｄ／Ａ変換
器又は前記内部Ｄ／Ａ変換器に、出力させたいアナログ
電圧をデジタルコード化したデジタル入力コードを発生
させる動作と、該デジタル入力コードとＤ／Ａ及びＡ／
Ｄ変換後のデジタル信号とを比較し、パス／フェイル判
定を行う動作と、その判定結果を示す信号をテスト装置
へ出力する動作とを行う比較判定手段が設けられている
ことを特徴とする請求項１記載の半導体装置のテスト方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6173857A JPH0836030A (ja) | 1994-07-26 | 1994-07-26 | 半導体装置のテスト方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6173857A JPH0836030A (ja) | 1994-07-26 | 1994-07-26 | 半導体装置のテスト方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0836030A true JPH0836030A (ja) | 1996-02-06 |
Family
ID=15968435
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6173857A Pending JPH0836030A (ja) | 1994-07-26 | 1994-07-26 | 半導体装置のテスト方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0836030A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005086355A1 (ja) * | 2004-03-05 | 2005-09-15 | Nsk Ltd. | 電動パワーステアリング装置の制御装置 |
-
1994
- 1994-07-26 JP JP6173857A patent/JPH0836030A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005086355A1 (ja) * | 2004-03-05 | 2005-09-15 | Nsk Ltd. | 電動パワーステアリング装置の制御装置 |
| JPWO2005086355A1 (ja) * | 2004-03-05 | 2008-01-24 | 日本精工株式会社 | 電動パワーステアリング装置の制御装置 |
| JP4539923B2 (ja) * | 2004-03-05 | 2010-09-08 | 日本精工株式会社 | 電動パワーステアリング装置の制御装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2580338Y2 (ja) | アナログ／ディジタル変換器のテスト装置 | |
| JP2801251B2 (ja) | 自己特徴付けアナログ・デジタル変換装置 | |
| JPH0836030A (ja) | 半導体装置のテスト方法 | |
| CN109165030A (zh) | 一种单片机的在线编程测试方法 | |
| CN114720740A (zh) | 一种ate的器件供电单元 | |
| JP2002236153A (ja) | 半導体試験装置および半導体装置の試験方法 | |
| US6718357B2 (en) | Microcomputer including an upper and lower clip circuit | |
| JPH0651022A (ja) | 半導体装置のテスト方法 | |
| JP2658912B2 (ja) | 半導体集積回路及びそのテスト方法 | |
| TW441192B (en) | Test method and circuit for successive approximation analog digital converter integrated circuit | |
| US5093724A (en) | Semiconductor device containing video signal processing circuit | |
| JP2001345699A (ja) | Ａ／ｄ変換器の試験回路及びその試験方法 | |
| JPH05297061A (ja) | 半導体集積回路 | |
| US20080133993A1 (en) | On-chip high-speed serial data analyzers, systems, and associated methods | |
| JPH02268520A (ja) | 逐次比較型アナログ・ディジタル変換回路 | |
| US6650579B1 (en) | Semiconductor device having test and read modes and protection such that ROM data reading is prevented in the test mode | |
| JPH114240A (ja) | 通信制御装置 | |
| KR100480561B1 (ko) | 합산검사부를가지는마이크로-롬구조 | |
| KR970011722B1 (ko) | 아날로그/디지탈(a/d) 변환기의 자기진단 회로 | |
| JPH06164391A (ja) | アナログ／デジタル変換装置 | |
| JPH07209385A (ja) | 半導体回路装置 | |
| JPH11326465A (ja) | Ａｄ・ｄａコンバータ内蔵半導体集積回路およびそのテスト方法 | |
| KR100532391B1 (ko) | 패드수를 최소화하는 테스트 모드선택회로 | |
| JP2001339304A (ja) | 半導体装置 | |
| JPH03143025A (ja) | Ａ／ｄ変換器 |