JPH0836030A - 半導体装置のテスト方法 - Google Patents
半導体装置のテスト方法Info
- Publication number
- JPH0836030A JPH0836030A JP6173857A JP17385794A JPH0836030A JP H0836030 A JPH0836030 A JP H0836030A JP 6173857 A JP6173857 A JP 6173857A JP 17385794 A JP17385794 A JP 17385794A JP H0836030 A JPH0836030 A JP H0836030A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- internal
- external
- test
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Microcomputers (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】内部A/D変換器と内部D/A変換器とを双方
備えた半導体装置のテストを行うための外部テスト回路
を簡略化し、テストボードのコスト削減、及びテスト時
間の短縮を図ること。 【構成】内部A/D変換器5と内部D/A変換器6とを
備えたマイクロコンピュータ1のテストを行うためのテ
ストボード2の外部テスト回路に、外部A/D変換器7
または外部D/A変換器9のどちらか一方の外部変換器
を備え、その外部変換器を用いて、内部A/D変換器5
または内部D/A変換器6のどちらか一方の内部変換器
のテストを行って良/不良を判定し、その判定が良判定
の場合、一方の内部変換器を用いて他方の内部変換器の
テストを行う。 【効果】外部テスト回路にA/D変換器またはD/A変
換器のどちらか一方しか用いていないため、外部テスト
回路を簡略化させることができ、テストボードのコスト
削減、及びテスト時間の短縮を図ることができる。
備えた半導体装置のテストを行うための外部テスト回路
を簡略化し、テストボードのコスト削減、及びテスト時
間の短縮を図ること。 【構成】内部A/D変換器5と内部D/A変換器6とを
備えたマイクロコンピュータ1のテストを行うためのテ
ストボード2の外部テスト回路に、外部A/D変換器7
または外部D/A変換器9のどちらか一方の外部変換器
を備え、その外部変換器を用いて、内部A/D変換器5
または内部D/A変換器6のどちらか一方の内部変換器
のテストを行って良/不良を判定し、その判定が良判定
の場合、一方の内部変換器を用いて他方の内部変換器の
テストを行う。 【効果】外部テスト回路にA/D変換器またはD/A変
換器のどちらか一方しか用いていないため、外部テスト
回路を簡略化させることができ、テストボードのコスト
削減、及びテスト時間の短縮を図ることができる。
Description
【0001】
【産業上の利用分野】本発明は、半導体装置製造分野に
関するものであり、A/D(アナログ/デジタル)変換
器及びD/A(デジタル/アナログ)変換器を備えた半
導体装置のテスト方法に利用して有効なものである。
関するものであり、A/D(アナログ/デジタル)変換
器及びD/A(デジタル/アナログ)変換器を備えた半
導体装置のテスト方法に利用して有効なものである。
【0002】
【従来の技術】従来、マイクロコンピュータや通信用L
SI等の半導体装置に内蔵された内部A/D変換器及び
内部D/A変換器をテストする場合、外部のテストボー
ドに外部A/D変換器及び外部D/A変換器を実装し、
それによって内部A/D変換器及び内部D/A変換器の
テストを行っていた。
SI等の半導体装置に内蔵された内部A/D変換器及び
内部D/A変換器をテストする場合、外部のテストボー
ドに外部A/D変換器及び外部D/A変換器を実装し、
それによって内部A/D変換器及び内部D/A変換器の
テストを行っていた。
【0003】図4にマイクロコンピュータに内蔵された
内部A/D変換器及び内部D/A変換器の従来のテスト
方法を示す。
内部A/D変換器及び内部D/A変換器の従来のテスト
方法を示す。
【0004】まず、内部A/D変換器5をテストする場
合は、 A1: 内部CPU4から外部D/A変換器12に、出
力させたいアナログ電圧をデジタルコード化したデジタ
ル入力コードを入力し、アナログ信号に変換する。
合は、 A1: 内部CPU4から外部D/A変換器12に、出
力させたいアナログ電圧をデジタルコード化したデジタ
ル入力コードを入力し、アナログ信号に変換する。
【0005】A2: 変換されたアナログ信号を、外部
D/A変換器12から内部A/D変換器5に入力し、デ
ジタル信号に変換する。
D/A変換器12から内部A/D変換器5に入力し、デ
ジタル信号に変換する。
【0006】A3: 変換されたデジタル信号を内部C
PU4に入力し、デジタル入力コードと変換されたデジ
タル信号とを比較する。比較した結果、変換されたデジ
タル信号が期待値の範囲内であればパス判定、範囲を逸
脱している場合はフェイル判定を行う。
PU4に入力し、デジタル入力コードと変換されたデジ
タル信号とを比較する。比較した結果、変換されたデジ
タル信号が期待値の範囲内であればパス判定、範囲を逸
脱している場合はフェイル判定を行う。
【0007】A4: 内部CPU4でのパス/フェイル
判定の結果をロジックテスタ3に入力し、内部A/D変
換器5の良又は不良の判定を行う。
判定の結果をロジックテスタ3に入力し、内部A/D変
換器5の良又は不良の判定を行う。
【0008】という処理を行っている。内部A/D変換
器5がロジックテスタで不良の判定が出た場合は、その
マイクロコンピュータ1自体のテストをその時点で終了
する。良の判定が出た場合は、次に、内部D/A変換器
6のテストを続行する。その場合は、 D1: 内部CPU4から内部D/A変換器6に出力さ
せたいアナログ電圧をデジタルコード化したデジタル入
力コードを入力し、アナログ信号に変換する。
器5がロジックテスタで不良の判定が出た場合は、その
マイクロコンピュータ1自体のテストをその時点で終了
する。良の判定が出た場合は、次に、内部D/A変換器
6のテストを続行する。その場合は、 D1: 内部CPU4から内部D/A変換器6に出力さ
せたいアナログ電圧をデジタルコード化したデジタル入
力コードを入力し、アナログ信号に変換する。
【0009】D2: 変換されたアナログ信号を内部D
/A変換器6から外部A/D変換器11に入力し、デジ
タル信号に変換する、 D3: 変換されたデジタル信号を内部CPU4に入力
し、デジタル入力コードと変換されたデジタル信号とを
比較する。比較した結果、変換されたデジタル信号が期
待値の範囲内であればパス判定、範囲を逸脱している場
合はフェイル判定を行う。
/A変換器6から外部A/D変換器11に入力し、デジ
タル信号に変換する、 D3: 変換されたデジタル信号を内部CPU4に入力
し、デジタル入力コードと変換されたデジタル信号とを
比較する。比較した結果、変換されたデジタル信号が期
待値の範囲内であればパス判定、範囲を逸脱している場
合はフェイル判定を行う。
【0010】D4: 内部CPU4でのパス/フェイル
判定の結果をロジックテスタに入力し、 内部D/
A変換器6の良又は不良の判定を行う。
判定の結果をロジックテスタに入力し、 内部D/
A変換器6の良又は不良の判定を行う。
【0011】このように、半導体装置に内蔵されている
内部A/D変換器及び内部D/A変換器のテストは、外
部D/A変換器、A/D変換器をそれぞれ用いていた。
内部A/D変換器及び内部D/A変換器のテストは、外
部D/A変換器、A/D変換器をそれぞれ用いていた。
【0012】尚、A/D変換、D/A変換を行うデータ
変換器に関しては、例えば、「MOS LSI設計入
門」(産業図書株式会社発行)第241頁乃至第252
頁等に記載されている。
変換器に関しては、例えば、「MOS LSI設計入
門」(産業図書株式会社発行)第241頁乃至第252
頁等に記載されている。
【0013】
【発明が解決しようとする課題】上記のテスト方法によ
ると、内部A/D変換器をテストする場合は、外部のD
/A変換器、内部D/A変換器をテストする場合は、外
部のA/D変換器をそれぞれ使用しているため、外部テ
スト回路が複雑になり、テストボードのコストが大きく
なるという欠点があった。また、外部テスト回路の待機
時間も大きくなるため、全体のテスト時間が増大すると
いうことが問題となっている。
ると、内部A/D変換器をテストする場合は、外部のD
/A変換器、内部D/A変換器をテストする場合は、外
部のA/D変換器をそれぞれ使用しているため、外部テ
スト回路が複雑になり、テストボードのコストが大きく
なるという欠点があった。また、外部テスト回路の待機
時間も大きくなるため、全体のテスト時間が増大すると
いうことが問題となっている。
【0014】そこで、本発明は、内部A/D変換器と内
部D/A変換器とを双方備えた半導体装置のテストを行
うための外部テスト回路を簡略化し、テストボードのコ
スト削減、及びテスト時間の短縮を図ることを目的とす
る。
部D/A変換器とを双方備えた半導体装置のテストを行
うための外部テスト回路を簡略化し、テストボードのコ
スト削減、及びテスト時間の短縮を図ることを目的とす
る。
【0015】本発明の前記並びにその他の目的と新規な
特徴は、本明細書の記述及び添付図面から明らかになる
であろう。
特徴は、本明細書の記述及び添付図面から明らかになる
であろう。
【0016】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、次
のとおりである。すなわち、内部A/D変換器と内部D
/A変換器とを双方備えた半導体装置のテストを行うた
めの外部テスト回路に、外部A/D変換器または外部D
/A変換器のどちらか一方の外部変換器を備え、その外
部変換器を用いて、対応する内部A/D変換器または内
部D/A変換器のどちらか一方の内部変換器のテストを
行って良/不良を判定し、その判定が良判定の場合、一
方の内部変換器を用いて他方の内部変換器のテストを行
うものである。
発明のうち代表的なものの概要を簡単に説明すれば、次
のとおりである。すなわち、内部A/D変換器と内部D
/A変換器とを双方備えた半導体装置のテストを行うた
めの外部テスト回路に、外部A/D変換器または外部D
/A変換器のどちらか一方の外部変換器を備え、その外
部変換器を用いて、対応する内部A/D変換器または内
部D/A変換器のどちらか一方の内部変換器のテストを
行って良/不良を判定し、その判定が良判定の場合、一
方の内部変換器を用いて他方の内部変換器のテストを行
うものである。
【0017】
【作用】上記手段によると、外部テスト回路にA/D変
換器またはD/A変換器のどちらか一方しか用いていな
いため、外部テスト回路を簡略化させることができ、テ
ストボードのコスト削減、及びテスト時間の短縮を図る
ことができる。
換器またはD/A変換器のどちらか一方しか用いていな
いため、外部テスト回路を簡略化させることができ、テ
ストボードのコスト削減、及びテスト時間の短縮を図る
ことができる。
【0018】
【実施例】以下、本発明の一実施例を、A/D変換器と
D/A変換器とを両方備えた1チップのマイクロコンピ
ュータのテストに用いた例について説明する。
D/A変換器とを両方備えた1チップのマイクロコンピ
ュータのテストに用いた例について説明する。
【0019】図1は、マイクロコンピュータ1の内部A
/D変換器5及び内部D/A変換器6を、外部A/D変
換器7からなる外部テスト回路を用いてテストを行う場
合のブロック図である。マイクロコンピュータ1には、
内部CPU4、内部A/D変換器5及び内部D/A変換
器6の他、図示しないRAMやROM等の記憶部が設け
られている。内部CPU4は、内部A/D変換器5及び
内部D/A変換器6をテストする場合、D/A変換器
に、出力させたいアナログ電圧をデジタルコード化した
デジタル入力コードを発生させる動作と、デジタル入力
コードとD/A及びA/D変換後のデジタル信号とを比
較し、パス/フェイル判定を行う動作と、その判定結果
を示す信号をロジックテスタ3へ出力する動作とを行
う。これらの動作は、内部又は外部の記憶手段によっ
て、予め記憶されている。テストボード2には、外部A
/D変換器7からなる外部テスト回路が構成されてい
る。外部A/D変換器7は、内部D/A変換器で変換処
理されたアナログ信号をデジタル信号へ変換し、内部C
PU4へ出力する。ロジックテスタ3は、内部CPU4
から出力されたパス/フェイル判定信号を入力すること
により、内部A/D変換器5及び内部D/A変換器6の
良/不良の判定を行い、マイクロコンピュータ1のテス
トの続行を決定するものである。
/D変換器5及び内部D/A変換器6を、外部A/D変
換器7からなる外部テスト回路を用いてテストを行う場
合のブロック図である。マイクロコンピュータ1には、
内部CPU4、内部A/D変換器5及び内部D/A変換
器6の他、図示しないRAMやROM等の記憶部が設け
られている。内部CPU4は、内部A/D変換器5及び
内部D/A変換器6をテストする場合、D/A変換器
に、出力させたいアナログ電圧をデジタルコード化した
デジタル入力コードを発生させる動作と、デジタル入力
コードとD/A及びA/D変換後のデジタル信号とを比
較し、パス/フェイル判定を行う動作と、その判定結果
を示す信号をロジックテスタ3へ出力する動作とを行
う。これらの動作は、内部又は外部の記憶手段によっ
て、予め記憶されている。テストボード2には、外部A
/D変換器7からなる外部テスト回路が構成されてい
る。外部A/D変換器7は、内部D/A変換器で変換処
理されたアナログ信号をデジタル信号へ変換し、内部C
PU4へ出力する。ロジックテスタ3は、内部CPU4
から出力されたパス/フェイル判定信号を入力すること
により、内部A/D変換器5及び内部D/A変換器6の
良/不良の判定を行い、マイクロコンピュータ1のテス
トの続行を決定するものである。
【0020】次に、テストボード2を用いた内部A/D
変換器5及び内部D/A変換器6のテスト方法を、順を
追って説明する。
変換器5及び内部D/A変換器6のテスト方法を、順を
追って説明する。
【0021】 内部CPU4から、出力させたいアナ
ログ電圧をデジタルコード化したデジタル入力コードを
出力させ、内部D/A変換器6に入力する。
ログ電圧をデジタルコード化したデジタル入力コードを
出力させ、内部D/A変換器6に入力する。
【0022】 内部D/A変換器6において、デジタ
ル入力コードをアナログ信号に変換し、テストボード2
の外部A/D変換器7へ、変換されたアナログ信号を入
力する。
ル入力コードをアナログ信号に変換し、テストボード2
の外部A/D変換器7へ、変換されたアナログ信号を入
力する。
【0023】 外部A/D変換器7において、のア
ナログ信号をデジタル信号に変換し、内部CPU4にそ
のデジタル信号を入力する。内部CPU4では、デジタ
ル入力コードと、外部A/D変換器7で変換されたデジ
タル信号とを比較する。その結果、期待値の範囲内の場
合はパス判定、期待値の範囲を逸脱している場合はフェ
イル判定を行う。
ナログ信号をデジタル信号に変換し、内部CPU4にそ
のデジタル信号を入力する。内部CPU4では、デジタ
ル入力コードと、外部A/D変換器7で変換されたデジ
タル信号とを比較する。その結果、期待値の範囲内の場
合はパス判定、期待値の範囲を逸脱している場合はフェ
イル判定を行う。
【0024】 内部CPU4からパス/フェイル判定
信号を、ロジックテスタ3へ入力する。ロジックテスタ
3では、フェイル判定信号が入力された場合、内部D/
A変換器6は不良と判定され、その時点で、マイクロコ
ンピュータ1のテストを終了させる。パス判定信号が入
力された場合は、内部D/A変換器6は良と判定され、
次に内部A/D変換器5のテストが以下のように続行さ
れる。
信号を、ロジックテスタ3へ入力する。ロジックテスタ
3では、フェイル判定信号が入力された場合、内部D/
A変換器6は不良と判定され、その時点で、マイクロコ
ンピュータ1のテストを終了させる。パス判定信号が入
力された場合は、内部D/A変換器6は良と判定され、
次に内部A/D変換器5のテストが以下のように続行さ
れる。
【0025】 内部CPU4から、出力させたいアナ
ログ電圧をデジタルコード化したデジタル入力コードを
出力させ、内部D/A変換器6に入力する。
ログ電圧をデジタルコード化したデジタル入力コードを
出力させ、内部D/A変換器6に入力する。
【0026】 内部D/A変換器6において、デジタ
ル入力コードをアナログ信号に変換し、内部A/D変換
器5へ、変換されたアナログ信号を入力する。
ル入力コードをアナログ信号に変換し、内部A/D変換
器5へ、変換されたアナログ信号を入力する。
【0027】 内部A/D変換器5において、のア
ナログ信号をデジタル信号に変換し、内部CPU4にそ
のデジタル信号を入力する。内部CPU4では、デジタ
ル入力コードと、内部A/D変換器5で変換されたデジ
タル信号とを比較する。その結果、期待値の範囲内の場
合はパス判定、期待値の範囲を逸脱している場合はフェ
イル判定を行う。
ナログ信号をデジタル信号に変換し、内部CPU4にそ
のデジタル信号を入力する。内部CPU4では、デジタ
ル入力コードと、内部A/D変換器5で変換されたデジ
タル信号とを比較する。その結果、期待値の範囲内の場
合はパス判定、期待値の範囲を逸脱している場合はフェ
イル判定を行う。
【0028】 内部CPU4からパス/フェイル判定
信号を、ロジックテスタ3へ入力する。ロジックテスタ
3では、パス/フェイル判定信号によって、内部A/D
変換器5の良/不良が判定される。
信号を、ロジックテスタ3へ入力する。ロジックテスタ
3では、パス/フェイル判定信号によって、内部A/D
変換器5の良/不良が判定される。
【0029】このように、外部A/D変換器7を使用し
てテストされ、良判定が出た内部D/A変換器6を、内
部A/D変換器5のテストに用いることにより、テスト
ボード2の外部テスト回路は、外部A/D変換器7を用
いるだけで済み、外部D/A変換器は不要となる。従っ
て、テストボード2の外部テスト回路を簡略化すること
ができる。
てテストされ、良判定が出た内部D/A変換器6を、内
部A/D変換器5のテストに用いることにより、テスト
ボード2の外部テスト回路は、外部A/D変換器7を用
いるだけで済み、外部D/A変換器は不要となる。従っ
て、テストボード2の外部テスト回路を簡略化すること
ができる。
【0030】図2は、マイクロコンピュータ1の内部A
/D変換器5及び内部D/A変換器6を、外部D/A変
換器9からなる外部テスト回路を用いてテストを行う場
合のブロック図である。テストボード8には、外部D/
A変換器9からなる外部テスト回路が構成されている。
外部D/A変換器9は、内部CPU4から、出力させた
いアナログ電圧をデジタルコード化したデジタル入力コ
ードを入力することにより、アナログ信号へ変換し、内
部A/D変換器へ出力する。
/D変換器5及び内部D/A変換器6を、外部D/A変
換器9からなる外部テスト回路を用いてテストを行う場
合のブロック図である。テストボード8には、外部D/
A変換器9からなる外部テスト回路が構成されている。
外部D/A変換器9は、内部CPU4から、出力させた
いアナログ電圧をデジタルコード化したデジタル入力コ
ードを入力することにより、アナログ信号へ変換し、内
部A/D変換器へ出力する。
【0031】以下に、テストボード8を用いた内部A/
D変換器5及び内部D/A変換器6のテスト方法を、順
を追って説明する。
D変換器5及び内部D/A変換器6のテスト方法を、順
を追って説明する。
【0032】 内部CPU4から、出力させたいアナ
ログ電圧をデジタルコード化したデジタル入力コードを
出力させ、テストボード8の外部D/A変換器9に入力
する。
ログ電圧をデジタルコード化したデジタル入力コードを
出力させ、テストボード8の外部D/A変換器9に入力
する。
【0033】 外部D/A変換器9において、デジタ
ル入力コードをアナログ信号に変換し、マイクロコンピ
ュータ1の内部A/D変換器5へ、変換されたアナログ
信号を入力する。
ル入力コードをアナログ信号に変換し、マイクロコンピ
ュータ1の内部A/D変換器5へ、変換されたアナログ
信号を入力する。
【0034】 内部A/D変換器5において、のア
ナログ信号をデジタル信号に変換し、内部CPU4にそ
のデジタル信号を入力する。内部CPU4では、デジタ
ル入力コードと、内部A/D変換器5で変換されたデジ
タル信号とを比較する。その結果、期待値の範囲内の場
合はパス判定、期待値の範囲を逸脱している場合はフェ
イル判定を行う。
ナログ信号をデジタル信号に変換し、内部CPU4にそ
のデジタル信号を入力する。内部CPU4では、デジタ
ル入力コードと、内部A/D変換器5で変換されたデジ
タル信号とを比較する。その結果、期待値の範囲内の場
合はパス判定、期待値の範囲を逸脱している場合はフェ
イル判定を行う。
【0035】 内部CPU4からパス/フェイル判定
信号を、ロジックテスタ3へ入力する。ロジックテスタ
3では、フェイル判定信号が入力された場合、内部A/
D変換器5は不良と判定され、その時点で、マイクロコ
ンピュータ1のテストを終了させる。パス判定信号が入
力された場合は、内部A/D変換器5は良と判定され、
次に内部D/A変換器6のテストが以下のように続行さ
れる。
信号を、ロジックテスタ3へ入力する。ロジックテスタ
3では、フェイル判定信号が入力された場合、内部A/
D変換器5は不良と判定され、その時点で、マイクロコ
ンピュータ1のテストを終了させる。パス判定信号が入
力された場合は、内部A/D変換器5は良と判定され、
次に内部D/A変換器6のテストが以下のように続行さ
れる。
【0036】 内部CPU4から、出力させたいアナ
ログ電圧をデジタルコード化したデジタル入力コードを
出力させ、内部D/A変換器6に入力する。
ログ電圧をデジタルコード化したデジタル入力コードを
出力させ、内部D/A変換器6に入力する。
【0037】 内部D/A変換器6において、デジタ
ル入力コードをアナログ信号に変換し、内部A/D変換
器5へ、変換されたアナログ信号を入力する。
ル入力コードをアナログ信号に変換し、内部A/D変換
器5へ、変換されたアナログ信号を入力する。
【0038】 内部A/D変換器5において、のア
ナログ信号をデジタル信号に変換し、内部CPU4にそ
のデジタル信号を入力する。内部CPU4では、デジタ
ル入力コードと、内部A/D変換器5で変換されたデジ
タル信号とを比較する。その結果、期待値の範囲内の場
合はパス判定、期待値の範囲を逸脱している場合はフェ
イル判定を行う。
ナログ信号をデジタル信号に変換し、内部CPU4にそ
のデジタル信号を入力する。内部CPU4では、デジタ
ル入力コードと、内部A/D変換器5で変換されたデジ
タル信号とを比較する。その結果、期待値の範囲内の場
合はパス判定、期待値の範囲を逸脱している場合はフェ
イル判定を行う。
【0039】 内部CPU4からパス/フェイル判定
信号を、ロジックテスタ3へ入力する。ロジックテスタ
3では、パス/フェイル判定信号によって、内部D/A
変換器6の良/不良が判定される。
信号を、ロジックテスタ3へ入力する。ロジックテスタ
3では、パス/フェイル判定信号によって、内部D/A
変換器6の良/不良が判定される。
【0040】このように、外部D/A変換器9を使用し
てテストされ、良判定が出た内部A/D変換器5を、内
部D/A変換器6のテストに用いることにより、テスト
ボード8の外部テスト回路は、外部D/A変換器9を用
いるだけで済み、外部A/D変換器は不要となる。従っ
て、テストボード8の外部テスト回路を簡略化すること
ができる。
てテストされ、良判定が出た内部A/D変換器5を、内
部D/A変換器6のテストに用いることにより、テスト
ボード8の外部テスト回路は、外部D/A変換器9を用
いるだけで済み、外部A/D変換器は不要となる。従っ
て、テストボード8の外部テスト回路を簡略化すること
ができる。
【0041】以下、本発明の作用効果について説明す
る。
る。
【0042】(1)外部テスト回路にA/D変換器また
はD/A変換器のどちらか一方しか用いていないため、
外部テスト回路を簡略化させることができる。
はD/A変換器のどちらか一方しか用いていないため、
外部テスト回路を簡略化させることができる。
【0043】(2)外部テスト回路を簡略化できるの
で、テストボードのコスト削減を図ることができる。
で、テストボードのコスト削減を図ることができる。
【0044】(3)外部テスト回路にA/D変換器また
はD/A変換器のどちらか一方しか用いていないため、
外部回路の安定化に要する待ち時間及び外部回路のスル
ーレートを意識しなくても良くなり、テスト時間の短縮
を図ることができる。
はD/A変換器のどちらか一方しか用いていないため、
外部回路の安定化に要する待ち時間及び外部回路のスル
ーレートを意識しなくても良くなり、テスト時間の短縮
を図ることができる。
【0045】以上、本発明者によって、なされた発明を
実施例に基づき具体的に説明したが、本発明は上記実施
例に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることは言うまでもない。上記実
施例では、内部A/D変換器及び内部D/A変換器を内
蔵したマイクロコンピュータのテストについて述べた
が、内部A/D変換器及び内部D/A変換器を内蔵した
その他の半導体装置、例えば、DSP(デジタル信号プ
ロセッサ)やアナログCODEC(CODer DECoder)、
1チップモデム等の通信用LSIのテストにも本発明を
利用することができる。
実施例に基づき具体的に説明したが、本発明は上記実施
例に限定されるものではなく、その要旨を逸脱しない範
囲で種々変更可能であることは言うまでもない。上記実
施例では、内部A/D変換器及び内部D/A変換器を内
蔵したマイクロコンピュータのテストについて述べた
が、内部A/D変換器及び内部D/A変換器を内蔵した
その他の半導体装置、例えば、DSP(デジタル信号プ
ロセッサ)やアナログCODEC(CODer DECoder)、
1チップモデム等の通信用LSIのテストにも本発明を
利用することができる。
【0046】アナログCODECのように、CPUのよ
うな比較判定手段が内蔵されていない半導体装置をテス
トする場合は、例えば、図3に示すように、CPU17
を実装したテストボード14を用いることにより、本発
明を利用して、半導体装置13に内蔵された内部A/D
変換器15及び内部D/A変換器16のテストを行うこ
とができる。
うな比較判定手段が内蔵されていない半導体装置をテス
トする場合は、例えば、図3に示すように、CPU17
を実装したテストボード14を用いることにより、本発
明を利用して、半導体装置13に内蔵された内部A/D
変換器15及び内部D/A変換器16のテストを行うこ
とができる。
【0047】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。
【0048】すなわち、内部A/D変換器と内部D/A
変換器とを双方備えた半導体装置のテストを行うための
外部テスト回路に、外部A/D変換器または外部D/A
変換器のどちらか一方の外部変換器を備え、その外部変
換器を用いて、内部A/D変換器または内部D/A変換
器のどちらか一方の内部変換器のテストを行って良/不
良を判定し、その判定が良判定の場合、一方の内部変換
器を用いて他方の内部変換器のテストを行うことによ
り、外部テスト回路にA/D変換器またはD/A変換器
のどちらか一方しか用いていないため、外部テスト回路
を簡略化させることができ、テストボードのコスト削
減、及びテスト時間の短縮を図ることができるものであ
る。
変換器とを双方備えた半導体装置のテストを行うための
外部テスト回路に、外部A/D変換器または外部D/A
変換器のどちらか一方の外部変換器を備え、その外部変
換器を用いて、内部A/D変換器または内部D/A変換
器のどちらか一方の内部変換器のテストを行って良/不
良を判定し、その判定が良判定の場合、一方の内部変換
器を用いて他方の内部変換器のテストを行うことによ
り、外部テスト回路にA/D変換器またはD/A変換器
のどちらか一方しか用いていないため、外部テスト回路
を簡略化させることができ、テストボードのコスト削
減、及びテスト時間の短縮を図ることができるものであ
る。
【0049】
【図1】マイクロコンピュータ1の内部A/D変換器5
及び内部D/A変換器6を、外部A/D変換器7からな
る外部テスト回路を用いてテストする場合のブロック図
である。
及び内部D/A変換器6を、外部A/D変換器7からな
る外部テスト回路を用いてテストする場合のブロック図
である。
【図2】マイクロコンピュータ1の内部A/D変換器5
及び内部D/A変換器6を、外部D/A変換器9からな
る外部テスト回路を用いてテストする場合のブロック図
である。
及び内部D/A変換器6を、外部D/A変換器9からな
る外部テスト回路を用いてテストする場合のブロック図
である。
【図3】内部CPUが設けられていない半導体装置の内
部A/D変換器15及び内部D/A変換器16をテスト
する場合のブロック図である。
部A/D変換器15及び内部D/A変換器16をテスト
する場合のブロック図である。
【図4】従来のマイクロコンピュータ1の内部A/D変
換器5及び内部D/A変換器6をテストする場合のブロ
ック図である。
換器5及び内部D/A変換器6をテストする場合のブロ
ック図である。
1……マイクロコンピュータ,2……テストボード,3
……ロジックテスタ,4……内部CPU,5……内部A
/D変換器,6……内部D/A変換器,7……外部A/
D変換器,8……テストボード,9……外部D/A変換
器,10……テストボード,11……外部A/D変換
器,12……外部D/A変換器,13……半導体装置,
14……テストボード,15……内部A/D変換器,1
6……内部D/A変換器,17……外部CPU,18…
…外部A/D変換器
……ロジックテスタ,4……内部CPU,5……内部A
/D変換器,6……内部D/A変換器,7……外部A/
D変換器,8……テストボード,9……外部D/A変換
器,10……テストボード,11……外部A/D変換
器,12……外部D/A変換器,13……半導体装置,
14……テストボード,15……内部A/D変換器,1
6……内部D/A変換器,17……外部CPU,18…
…外部A/D変換器
Claims (2)
- 【請求項1】内部A/D変換器と内部D/A変換器とを
双方備えた半導体装置の前記内部A/D変換器及び前記
内部D/A変換器を、外部テスト回路を用いてテストを
行う半導体装置のテスト方法であって、前記外部テスト
回路には、外部A/D変換器または外部D/A変換器の
どちらか一方の外部変換器が備えられており、該一方の
外部変換器を用いて、該一方の外部変換器に対応する前
記内部D/A変換器または前記内部A/D変換器のどち
らか一方の内部変換器のテストを行い、前記一方の内部
変換器の良又は不良の判定を行う処理と、該判定が良判
定の場合、前記一方の内部変換器を用いて他方の内部変
換器のテストを行い、該他方の内部変換器の良又は不良
の判定を行う処理とを備えたことを特徴とする半導体装
置のテスト方法。 - 【請求項2】前記半導体装置には、前記外部D/A変換
器又は前記内部D/A変換器に、出力させたいアナログ
電圧をデジタルコード化したデジタル入力コードを発生
させる動作と、該デジタル入力コードとD/A及びA/
D変換後のデジタル信号とを比較し、パス/フェイル判
定を行う動作と、その判定結果を示す信号をテスト装置
へ出力する動作とを行う比較判定手段が設けられている
ことを特徴とする請求項1記載の半導体装置のテスト方
法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6173857A JPH0836030A (ja) | 1994-07-26 | 1994-07-26 | 半導体装置のテスト方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6173857A JPH0836030A (ja) | 1994-07-26 | 1994-07-26 | 半導体装置のテスト方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0836030A true JPH0836030A (ja) | 1996-02-06 |
Family
ID=15968435
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6173857A Pending JPH0836030A (ja) | 1994-07-26 | 1994-07-26 | 半導体装置のテスト方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0836030A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005086355A1 (ja) * | 2004-03-05 | 2005-09-15 | Nsk Ltd. | 電動パワーステアリング装置の制御装置 |
-
1994
- 1994-07-26 JP JP6173857A patent/JPH0836030A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005086355A1 (ja) * | 2004-03-05 | 2005-09-15 | Nsk Ltd. | 電動パワーステアリング装置の制御装置 |
JPWO2005086355A1 (ja) * | 2004-03-05 | 2008-01-24 | 日本精工株式会社 | 電動パワーステアリング装置の制御装置 |
JP4539923B2 (ja) * | 2004-03-05 | 2010-09-08 | 日本精工株式会社 | 電動パワーステアリング装置の制御装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2580338Y2 (ja) | アナログ/ディジタル変換器のテスト装置 | |
JP2801251B2 (ja) | 自己特徴付けアナログ・デジタル変換装置 | |
JPH0836030A (ja) | 半導体装置のテスト方法 | |
CN109165030A (zh) | 一种单片机的在线编程测试方法 | |
CN114720740A (zh) | 一种ate的器件供电单元 | |
JP2002236153A (ja) | 半導体試験装置および半導体装置の試験方法 | |
US6718357B2 (en) | Microcomputer including an upper and lower clip circuit | |
JPH0651022A (ja) | 半導体装置のテスト方法 | |
JP2658912B2 (ja) | 半導体集積回路及びそのテスト方法 | |
TW441192B (en) | Test method and circuit for successive approximation analog digital converter integrated circuit | |
US5093724A (en) | Semiconductor device containing video signal processing circuit | |
JP2001345699A (ja) | A/d変換器の試験回路及びその試験方法 | |
JPH05297061A (ja) | 半導体集積回路 | |
US20080133993A1 (en) | On-chip high-speed serial data analyzers, systems, and associated methods | |
JPH02268520A (ja) | 逐次比較型アナログ・ディジタル変換回路 | |
US6650579B1 (en) | Semiconductor device having test and read modes and protection such that ROM data reading is prevented in the test mode | |
JPH114240A (ja) | 通信制御装置 | |
KR100480561B1 (ko) | 합산검사부를가지는마이크로-롬구조 | |
KR970011722B1 (ko) | 아날로그/디지탈(a/d) 변환기의 자기진단 회로 | |
JPH06164391A (ja) | アナログ/デジタル変換装置 | |
JPH07209385A (ja) | 半導体回路装置 | |
JPH11326465A (ja) | Ad・daコンバータ内蔵半導体集積回路およびそのテスト方法 | |
KR100532391B1 (ko) | 패드수를 최소화하는 테스트 모드선택회로 | |
JP2001339304A (ja) | 半導体装置 | |
JPH03143025A (ja) | A/d変換器 |