KR970011722B1 - 아날로그/디지탈(a/d) 변환기의 자기진단 회로 - Google Patents

Abstract

내용없음

Description

아날로그/디지탈(A/D) 변환기의 자기진단 회로

제1도는 종래 방식에 따른 A/D 변환기의 자기진단을 과정을 설명하기 위해 도시한 계통도.

제2도는 본 발명의 바람직한 일실시예에 따른 A/D 변환기의 자기진단 회로에 대한 블럭구성도.

제3도는 본 발명의 바람직한 다른 실시예에 따른 A/D 변환기의 자기진단 회로에 대한 블럭구성도.

* 도면의 주요부분에 대한 부호의 설명

20 : 자기진단 레지스터,21 : 제어부,

23 : 카운터,24 : 저항 래더,

25 : 샘플/홀드부,26,27 : 비교기,

28 : 비트 변환 제어부,29 : 데이타 레지스터,

30 : 기준값 레지스터,331 : 감산기.

본 발명은 아날로그/디지탈 변환기의 자기진단 회로에 관한 것으로, 특히 A/D 변환기 회로에 자체 진단 기능을 수행할 수 있는 수단을 부가함으로서 동일 칩내의 다른 블럭과 병행하여 자기진단을 수행하기에 적당하도록 한 A/D 변환기의 자기진단 회로에 관한 것이다.

통상적으로, 전자, 전기공학에서 발생하는 전압 및 전류신호의 대부분은 제한적인 범위내에서 연속적으로 변화하는 선형 특성을 갖는다. 그러나, 이 기술 분야에 잘 알려진 바와같이, 디지탈소자나 컴퓨터 등에는 이진수 0 또는 1로 표현할 수 있는 두개의 서로 다른 레벨을 갖는 디지탈신호가 사용되고 있다.

따라서, 이러한 디지탈소자등의 디지탈 동작에 사용하고자 하는 신호가 선형 전압, 즉 아날로그 형태의 신호인 경우 이 아날로그 전압신호를 디지탈값으로 변환시켜 주기 위한 변환회로가 반드시 필요하며, 이러한 변환회로를 통상적으로 A/D 변환기라고 한다. 여기에서, 본 발명은 이와같은 A/D 변환기의 성능개선에 관련된다.

한편, 상술한 바와같은 디지탈소자중의 하나인 A/D 변환기의 성능 테스트시에, 종래에는, 제1도에 개략적으로 그 계통도가 도시된 바와같이, 테스트하고자 하는 칩(A/D 변환기)(1)과 별도의 테스트 장비(2) 사이에 D/A 변환기(3)가 구비되며, 또한 테스트 장치(2)로부터 D/A 변환기(3)로의 입력과 테스트하고자 하는 A/D 변환기(1)로부터의 출력을 각각의 일측 및 타측 입력으로 하여 그 비교결과에 상응하는 출력을 상기한 테스트 장치(2)에 제공하는 비교기(4)가 구비된다.

따라서, 상술한 바와같은 종래의 방법은 테스트 장비(2)가 D/A 변환기(3)에 테스트용 벡터값을 인가하게 되면, D/A 변환기(3)는 이 벡터값을 아날로그 값으로 변환한 다음 테스트를 위한 칩, 즉 A/D 변환기(1)에 제공한다. 이때, 테스트 장비(2)로부터 출력되는 테스트용 벡터값은 상기한 D/A 변환기(3) 뿐만 아니라 비교기(4)의 비반전 입력단자에도 입력된다.

그런 다음, A/D 변환기(1)를 통해 다시 원래의 디지탈 값으로 변환된 테스트용 벡터값은 비교기(4)의 반전 입력단자에 입력되며, 이와같이 각 입력단자를 통해 입력되는 테스트용 벡터값과 D/A 변환과 A/D 변환을 거친 값과의 비교를 통한 비교기(4)로부터의 출력신호, 예를들면 비교기(4)로부터 테스트 장비(2)에 제공되는 하이 또는 로우레벨의 출력신호에 의거하여 사용자는 A/D 변환기(1)의 이상유무를 알 수 있게 된다.

그러나, 상술한 바와같은 종래의 방법은 D/A 변환을 거친 아날로그 신호에 노이즈가 섞이는 경우가 흔히 발생하여 테스트하고자 하는 D/A 변환기의 시험 정밀도가 떨어진다는 단점이 있다.

또한, 종래 방법은 A/D 변환기등을 테스트하기 위해서 별도의 보드를 구성해야만 하므로 실제 사용에 있어서 대단히 큰 번거로움이 야기된다는 문제가 있다.

따라서, 본 발명은 상기한 종래 기술의 문제점을 해소하기 위한 것으로, A/D 변환기 자체에 자기진단 기능을 수행할 수 있는 회로를 부가함으로서 칩내의 다른 블럭과 병행하여 보다 고속의 자기진단을 실행할 수 있는 A/D 변환기의 자기진단 회로를 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위하여 본 발명은, A/D 변환기의 기능 체크를 위한 자기진단 회로에 있어서, 자기 진단 레지스터로부터의 세팅신호에 의거하여 각 블럭을 초기화함과 동시에 인터럽트 플래그 신호에 의거하여 자기진단 수행을 위한 각 블럭으로의 제어신호를 발생하는 제어수단, 상기 제어수단으로부터의 제어신호에 의거하여 증가 카운트 동작을 수행하고 오버플로우가 발생하는 경우 상기 제어수단에 그에 따른 중지신호를 발생하는 상기 카운터, 아날로그 값으로 변환된 상기 카운터로부터의 카운트값과 상기 카운터로부터의 홀딩되어 입력되는 값을 비교한 다음 그에 상응하는 출력신호를 발생하는 제1비교수단, 입력 데이타신호에 대하여 MSB에서부터 LSB까지 순차적으로 각 비트를 변환하여 디지탈 데이타를 발생한 다음 아날로그 데이타로 변환하여 상기 제1 비교수단에 제공하고 상기 LSB까지의 변환이 종료되면 인터럽트 플래그 신호를 발생하는 변환 제어수단, 및 상기 카운터로부터의 출력신호와 상기 변환 제어수단으로부터의 디지탈 데이타 신호를 비교한 다음 그 비교결과에 상응하여 플래그 신호의 발생과 상기 카운터의 카운트값 증가를 제어하는 제2비교수단으로 이루어진 A/D 변환기의 자기진단 회로를 제공한다.

또한, 상기한 바와같은 구성을 갖는 본 발명에 따른 A/D 변환기의 자기진단 회로에 있어서, 제1비교수단은, 카운터의 아날로그 출력값을 디지탈 신호로 변환하는 저항 래더와, 카운터로부터의 카운트값을 변환한 저항 래더로부터의 아날로그 출력값을 홀딩하는 샘플/홀드수단과, 저항 래더와 샘플/홀드수단의 출력을 각 입력으로 하여 그 값을 비교한 다음 그 비교결과에 상응하는 출력신호를 변환 제어수단에 제공하는 비교기로 구성되며, 여기에 채용되는 샘플/홀드수단은 실질적으로 자기진단 모드일때 카운터로부터의 카운트값을 변환한 저항 래더의 출력값을 홀딩하도록 기능한다.

한편, 상술한 바와같이 본 발명의 A/D 변환기의 자기진단 회로에 포함되는 제2비교수단은 카운터로부터의 출력과 변환 제어수단으로부터의 출력을 각 입력으로 하여 그 값을 비교하는 하나의 비교기로서 구성하거나 또는 프로그램에 의해 세팅 가능한 기준값을 갖는 기준값 레지스터와 카운터로부터의 카운트값에서 변환 제어수단으로부터의 디지탈 출력값을 감산하는 감산기와 기준값 레지스터로부터의 기준값과 감산기로부터의 출력값을 비교한 다음 그 비교결과에 상응하는 플래그 신호를 발생하는 다른 비교기로 구성할 수 있다.

더욱이, 본 발명에 채용되는 제2비교수단내의 다른 비교기는 실질적으로 감산기의 출력값이 허용 오차값보다 큰 경우 플래그 신호를 발생함과 동시에 이때의 카운트값이 출력되도록 동작한다.

본 발명의 기타 목적과 여러가지 장점은 이 기술분야에 숙련된 사람들에 의해 첨부된 도면을 참조하여 하기에 기술되는 본 발명의 바람직한 실시예로부터 더욱 명확하게 될 것이다.

이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대하여 상세하게 설명한다.

제2도는 본 발명의 바람직한 일실시예에 따른 A/D 변환기의 자기진단 회로에 대한 블럭구성도를 나타낸다.

동도면에 도시된 바와같이, 본 실시예에 따른 오디오신호 부호화 시스템은 자기진단 레지스터(20), 제어부(22), 카운터(23), 저항 래더(ladder)(24), 샘플/홀드부(25), 제1,2,비교기(26,27), 비트 변환 제어부(28) 및 데이타 레지스터(29)를 포함한다.

제2도에 있어서, 본 실시예에 포함되는 카운터(23)는 자기진단 레지스터(20)가 세팅되어 각 블럭이 초기화되면 자기진단 동작을 위한 카운트를 시작한다. 보다 상세하게, 카운터(13)는 인터럽트 플래그 신호를 받은 제어부(20)로부터의 제어신호에 의거하여 카운트값을 증가시키고 오버플로우가 발생하는 경우 자기진단의 중지를 위한 중지신호를 제어부(21)에 제공한다. 따라서, 이러한 카운터(23)로부터의 중지신호에 의거하여 제어부(21)가 각 블럭의 동작을 중지시킴으로서 자기진단 동작이 종료된다.

또한, 제2도에 있어서, 저항 래더(24)는 아날로그 신호를 디지탈 신호로 변환하며, 샘플/홀드부(25)는 상기한 카운터(23)로부터의 카운트값을 변환한 저항 래더(24)의 아날로그 출력값을 홀딩한다.

한편, 비트 변환 제어부(28)는 최상위 비트(MSB)에서부터 최하위 비트(LSB)로 순차적으로 각 비트를 변환하고 상기한 데이타 레지스터(29)에 디지탈값의 데이타 신호를 제공하며 LSB까지의 변환이 완료되면 인터럽트 플래그 신호를 발생한다.

다른 한편, 제1비교기(26)는 상기한 제어부(21)로부터의 제어신호에 의거하여 카운터(23)로부터의 카운트값과 아날로그 데이타를 디지탈 데이타로 변환하는 데이타 레지스터(29)로부터의 출력값을 비교한 다음 비교결과에 상응하는 출력신호를 발생, 즉 두개의 값이 동일하지 않으면 하이레벨의 플래그 신호를 발생하고 이때의 카운트값을 출력한 다음 카운트값을 증가시키고 입력되는 두개의 값이 동일하면 플래그 신호를 발생하지 않는다.

또한, 제2비교기(27)는 샘플/홀드부(25)로부터의 출력값과 상기한 저항 래더(24)로부터의 A/D 변환된 출력값을 비교한 다음 그 비교결과에 상응하는 하이 또는 로우레벨의 출력신호를 비트 변환 제어부(28)에 제공한다.

따라서, 상기한 바와같은 자기진단 과정을 통해 카운트값이 증가하게 되므로서 카운터(23)에 오버플로우가 발생하게 되면 카운터(23)는 자기진단의 중지를 위한 중지신호를 제어부(21)에 제공하게 되고, 이에 따라 제어부(21)가 자기진단의 중지를 위한 제어신호를 각 블럭에 제공함으로서 자기진단 동작이 종료된다.

이상과 같이 본 실시예에 따른 A/D 변환기의 자기진단 회로는 A/D 변환기 자체에 테스트 수행을 위한 상술한 바와같은 구성의 회로를 내장함으로서, 전술한 종래 기술에서와 같이, A/D 변환기의 테스트를 위해 외부에 별도의 테스트 벡터를 구성할 필요가 없으므로 사용자의 이용 편리성이 증진된다. 또한, 본 실시예의 A/D 변환기의 자기진단 회로의 A/D 변환기의 자체에 내장되어 다른 블럭과 동시에 테스트가 가능하기 때문에 실제적인 테스트 시간을 단축할 수가 있다.

제3도는 본 발명의 바람직한 다른 실시예에 따른 A/D 변환기의 자기진단 회로에 대한 블럭구성도를 나타낸다.

동도면에 도시된 바와같이, 본 실시예에 따른 A/D 변환기의 자기진단 회로는 전술한 일실시예에 포함되는 구성부재에 기준값 레지스터(30)와 감산기(31)를 부가하여 구성하고, 이러한 기준값 레지스터(30)와 감산기(31)의 각 출력을 제1비교기(26)의 각 입력단자에 연결한다는 점이 전술한 일실시예와 다르다.

따라서, 실질적으로 기준값 레지스터(30), 감산기(31) 및 제1비교기(16)를 제외한 나머지 구성소자들은 전술한 일실시예에서와 같이 동일한 기능을 수행하는 동일 소자이므로 이해를 쉽게 하기 위하여 동도면에서 제2도와 동일한 참조번호로서 도시하였다.

따라서, 하기에서는 기타 소자들의 기능에 대해서는 이미 앞에서 상세하게 설명하였으므로 본 실시예에 새로이 부가되는 구성소자의 동작을 중심으로 하여 설명하고자 한다.

먼저, 본 실시예에 따른 A/D 변환기의 자기진단 회로는 A/D 변환이 종료된 후, 감산기(31)를 통해 카운터(23)로부터의 카운트값에서 데이타 레지스터(29)로부터의 출력값을 감산한 다음 그 감산결과값을 제1비교기(26)의 일측 입력으로 제공한다.

또한, 기준값 레지스터(30)는 프로그램에 의해 세팅 가능한 기준값을 제1비교기(26)의 타측 입력으로 제공한다.

따라서, 제1비교기(26)는 상기한 감산기(31)로부터의 감산출력과 기준값 레지스터(30)로부터의 기준값을 비교한 다음 감산기(31)의 출력값이 허용 오차값 보다 큰 경우 플래그 신호를 발생하고 이때의 카운트값이 출력되게 한다.

이상과 같이 본 실시예에 따른 A/D 변환기의 자기진단 회로는 전술한 일실시예에서와 동일하게 상술한 자기진단 과정을 통해 카운트값이 증가하게 되므로서 카운터(23)에 오버플로우가 발생하게 되면 카운터(23)가 자기진단의 중지를 위한 중지신호를 제어부(21)에 제공하게 되고, 이에 따라 제어부(21)가 자기진단의 중지를 위한 제어신호를 각 블럭에 제공함으로서 자기진단 동작이 종료된다. 즉, 본 실시예 또한 전술한 일실시예와 실질적으로 동일한 효과를 얻을 수가 있다.

이상 설명한 바와같이 본 발명의 A/D 변환기의 자기진단 회로는 A/D 변환기의 테스트를 위해 외부에 별도의 테스트 벡터를 구성할 필요가 없으므로 사용자의 이용 편리성이 증진될 뿐만 아니라 자기진단 회로를 A/D 변환기의 자체에 내장함으로서 다른 블럭과 동시에 테스트가 가능하기 때문에 실제적인 테스트 시간을 단축할 수 있는 효과가 있다.

Claims (6)

1. A/D 변환기의 기능 체크를 위한 자기진단 회로에 있어서, 자기진단 레지스터로부터의 세팅신호에 의거하여 각 블럭을 초기화함과 동시에 인터럽트 플래그 신호에 의거하여 자기진단 수행을 위한 각 블럭으로의 제어신호를 발생하는 제어수단; 상기 제어수단으로부터의 제어신호에 의거하여 증가 카운트 동작을 수행하고 오버플로우가 발생하는 경우 상기 제어수단에 그에 따른 중지신호를 발생하는 상기 카운터 ; 아날로그 값으로 변환된 상기 카운터로부터의 카운트값과 상기 카운터로부터의 홀딩되어 입력되는 값을 비교한 다음 그에 상응하는 출력신호를 발생하는 제1비교수단 ; 입력 데이타신호에 대하여 MSB에서부터 LSB까지 순차적으로 각 비트를 변환하여 디지탈 데이타를 발생한 다음 아날로그 데이타로 변환하여 상기 제1비교수단에 제공하고 상기 LSB까지의 변환이 종료되면 인터럽트 플래그 신호를 발생하는 변환 제어수단; 및 상기 카운터로부터의 출력신호와 상기 변환 제어수단으로부터의 디지탈 데이타신호를 비교한 다음 그 비교결과에 상응하여 플래그 신호의 발생과 상기 카운터의 카운트값 증가를 제어하는 제2비교수단으로 이루어진 A/D 변환기의 자기진단 회로.
2. 제1항에 있어서, 상기 제1비교수단은, 상기 카운터의 아날로그 출력값을 디지탈 신호로 변환하는 저항 래더와, 상기 카운터로부터의 카운트값을 변환한 상기 저항 래더로부터의 아날로그 출력값을 홀딩하는 샘플/홀드수단과, 상기 저항 래더와 샘플/홀드수단의 출력을 각 입력으로 하여 그 값을 비교한 다음 그 비교결과에 상응하는 출력신호를 상기 변환 제어수단에 제공하는 비교기로 구성된 것을 특징으로 하는 A/D 변환기의 자기진단 회로.
3. 제2항에 있어서, 상기 샘플/홀드수단은 자기진단 모드일때 상기 카운터로부터의 카운트값을 변환한 상기 저항 래더의 출력값을 홀딩하는 것을 특징으로 하는 A/D 변환기의 자기진단 회로.
4. 제1항에 있어서, 상기 제2비교수단은, 상기 카운터로부터의 출력과 상기 변환 제어수단으로부터의 출력을 각 입력으로 하여 그 값을 비교하는 제1비교기인 것을 특징으로 하는 A/D 변환기의 자기진단 회로.
5. 제1항에 있어서, 상기 제2비교수단은 프로그램에 의해 세팅 가능한 기준값을 갖는 기준값 레지스터와, 상기 카운터로부터의 카운트값에서 상기 변환 제어수단으로부터의 디지탈 출력값을 감산하는 감산기와, 상기 기준값 레지스터로부터의 기준값과 상기 감산기로부터의 출력값을 비교한 다음 그 비교결과에 상응하는 상기 플래그 신호를 발생하는 제2비교기로 구성된 것을 특징으로 하는 A/D 변환기의 자기진단 회로.
6. 제5항에 있어서, 상기 제2비교기는 상기 감산기의 출력값이 허용 오차값 보다 큰 경우 상기 플래그신호를 발생함과 동시에 이때의 카운트값이 출력되도록 동작하는 것을 특징으로 하는 A/D 변환기의 자기진단 회로.