KR960027358A - 아날로그/디지탈(a/d) 변환기의 자기진단 회로 - Google Patents

아날로그/디지탈(a/d) 변환기의 자기진단 회로 Download PDF

Info

Publication number
KR960027358A
KR960027358A KR1019940034229A KR19940034229A KR960027358A KR 960027358 A KR960027358 A KR 960027358A KR 1019940034229 A KR1019940034229 A KR 1019940034229A KR 19940034229 A KR19940034229 A KR 19940034229A KR 960027358 A KR960027358 A KR 960027358A
Authority
KR
South Korea
Prior art keywords
self
counter
signal
diagnosis
comparing
Prior art date
Application number
KR1019940034229A
Other languages
English (en)
Other versions
KR970011722B1 (ko
Inventor
김태훈
Original Assignee
문정환
Lg 반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, Lg 반도체 주식회사 filed Critical 문정환
Priority to KR1019940034229A priority Critical patent/KR970011722B1/ko
Publication of KR960027358A publication Critical patent/KR960027358A/ko
Application granted granted Critical
Publication of KR970011722B1 publication Critical patent/KR970011722B1/ko

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10Calibration or testing
    • H03M1/1071Measuring or testing
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 발명은 A/D 변환기의 자기진단 회로는 A/D 변환기 자체에 자기진단 기능을 수행할 수 있는 회로를 부가함으로서 칩내의 다른 블럭과 병행하여 보다 고속의 자기진단을 실행할 수 있도록 한 것으로, 이를 위하여, 본 발명은, 자기진단 레지스터로부터의 세팅신호에 의거하여 각 블럭을 초기화함과 동시에 인터럽트 플래그 신호에 의거하여 자기진단 수행을 위한 각 블럭으로의 제어신호를 발생하는 제어수단, 이 제어수단으로부터의 제어신호 의거하여 증가 카운트 동작을 수행하고 오버플로우가 발생하는 경우 상기 제어수단에 그에 따른 중지 신호를 발생하는 상기 카운터, 아날로그 값으로 변환된 상기 카운터로부터의 카운트값과 상기 카운터로부터의 홀딩되어 입력되는 값을 비교한 다음 그에 상응하는 출력신호를 발생하는 제1비교수단, 입력 데이타신호에 대하여 MSB에서부터 LSB까지 순차적으로 각 비트를 변환하여 디지탈 데이타를 발생한 다음 아날로그 데이타로 변환하여 상기 제1비교수단에 제공하고 상기 LSB까지의 변환이 종료되면 인터럽트 플래그 신호를 발생하는 변환 제어수단, 상기 카운터로부터의 출력신호와 상기 변환 제어수단으로부터의 디지탈 데이타신호를 비교한 다음 그 비교결과에 상응하여 플래그 신호의 발생과 상기 카운터의 카운트값 증가를 제어하는 제2비교수단을 구비함으로서, 기능 테스트시에 사용자의 이용 편리성을 증진시키고 자기진단 회로를 A/D 변환기의 자체에 내장함으로서 테스트시의 이용 편리성을 증진시키고 또한 다른 블럭과 동시에 테스트가 가능하도록 하여 실제적인 테스트 시간을 단축시킬 수 있도록 한 것이다.

Description

아날로그/디지탈(A/D) 변환기의 자기진단 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 바람직한 일실시예에 따른 A/D 변환기의 자기진단 회로에 대한 블럭구성도, 제3도는 본 발명의 바람직한 다른 실시예에 따른 A/D 변환기의 자기진단 회로에 대한 블럭구성도.

Claims (6)

  1. A/D 변환기의 기능 체크를 위한 자기진단 회로에 있어서, 자기진단 레지스터로부터의 세팅신호에 의거하여각 블럭을 초기화함과 동시에 인터럽트 플래그 신호에 의거하여 자기진단 수행을 위한 각 블럭으로의 제어신호를 발생하는 제어수단; 상기 제어수단으로부터의 제어신호에 의거하여 증가 카운트 동작을 수행하고 오버플로우가 발생하는 경우상기 제어수단에 그에 따른 중지신호를 발생하는 상기 카운터 ; 아날로그 값으로 변환된 상기 카운터로부터의 카운트값과상기 카운터로부터의 홀딩되어 입력되는 값을 비교한 다음 그에 상응하는 출력신호를 발생하는 제1비교수단 ; 입력 데이타신호에 대하여 MSB에서부터 LSB까지 순차적으로 각 비트를 변환하여 디지탈 데이타를 발생한 다음 아날로그 데이타로변환하여 상기 제1비교수단에 제공하고 상기 LSB까지의 변환이 종료되면 인터럽트 플래그 신호를 발생하는 변환 제어수단; 및 상기 카운터로부터의 출력신호와 상기 변환 제어수단으로부터의 디지탈 데이타신호를 비교한 다음 그 비교결과에 상응하여 플래그 신호의 발생과 상기 카운터의 카운트값 증가를 제어하는 제2비교수단으로 이루어진 A/D 변환기의 자기진단회로.
  2. 제1항에 있어서, 상기 제1비교수단은, 상기 카운터의 아날로그 출력값을 디지탈 신호로 변환하는 저항 래더와, 상기 카운터로부터의 카운트값을 변환한 상기 저항 래더로부터의 아날로그 출력값을 홀딩하는 샘플/홀드수단과, 상기 저항 래더와 샘플/홀드수단의 출력을 각 입력으로 하여 그 값을 비교한 다음 그 비교결과에 상응하는 출력신호를 상기변환 제어수단에 제공하는 비교기로 구성된 것을 특징으로 하는 A/D 변환기의 자기진단 회로.
  3. 제2항에 있어서, 상기 샘플/홀드수단은 자기진단 모드일때 상기 카운터로부터의 카운트값을 변환한 상기저항 래더의 출력값을 홀딩하는 것을 특징으로 하는 A/D 변환기의 자기진단 회로.
  4. 제1항에 있어서, 상기 제2비교수단은, 상기 카운터로부터의 출력과 상기 변환 제어수단으로부터의 출력을각 입력으로 하여 그 값을 비교하는 제1비교기인 것을 특징으로 하는 A/D 변환기의 자기진단 회로.
  5. 제1항에 있어서, 상기 제2비교수단은 프로그램에 의해 세팅 가능한 기준값을 갖는 기준값 레지스터와, 상기 카운터로부터의 카운트값에서 상기 변환 제어수단으로부터의 디지탈 출력값을 감산하는 감산기와, 상기 기준값 레지스터로부터의 기준값과 상기 감산기로부터의 출력값을 비교한 다음 그 비교결과에 상응하는 상기 플래그 신호를 발생하는 제2비교기로 구성된 것을 특징으로 하는 A/D 변환기의 자기진단 회로.
  6. 제5항에 있어서, 상기 제2비교기는 상기 감산기의 출력값이 허용 오차값 보다 큰 경우 상기 플래그신호를 발생함과 동시에 이때의 카운트값이 출력되도록 동작하는 것을 특징으로 하는 A/D 변환기의 자기진단 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940034229A 1994-12-14 1994-12-14 아날로그/디지탈(a/d) 변환기의 자기진단 회로 KR970011722B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940034229A KR970011722B1 (ko) 1994-12-14 1994-12-14 아날로그/디지탈(a/d) 변환기의 자기진단 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940034229A KR970011722B1 (ko) 1994-12-14 1994-12-14 아날로그/디지탈(a/d) 변환기의 자기진단 회로

Publications (2)

Publication Number Publication Date
KR960027358A true KR960027358A (ko) 1996-07-22
KR970011722B1 KR970011722B1 (ko) 1997-07-14

Family

ID=19401516

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940034229A KR970011722B1 (ko) 1994-12-14 1994-12-14 아날로그/디지탈(a/d) 변환기의 자기진단 회로

Country Status (1)

Country Link
KR (1) KR970011722B1 (ko)

Also Published As

Publication number Publication date
KR970011722B1 (ko) 1997-07-14

Similar Documents

Publication Publication Date Title
US5063383A (en) System and method for testing analog to digital converter embedded in microcontroller
US5297066A (en) Digital circuit simulation of analog/digital circuits
US4903024A (en) A/D converter system with error correction and calibration apparatus and method
KR100310884B1 (ko) A/d변환기를구비한마이크로프로세서
KR960027358A (ko) 아날로그/디지탈(a/d) 변환기의 자기진단 회로
US6011500A (en) Integrated circuit with a built-in D/A converter
JPH0376428A (ja) A/dコンバータ
US5502440A (en) Structure and method for performing analog to digital conversion
JPH03215764A (ja) 半導体集積回路
JP2001144614A (ja) D/a変換器の診断方法およびアナログ出力装置
KR880002500B1 (ko) 16비트용 고속 a/d 콘버터
SU855994A1 (ru) Преобразователь напр жени в интервал времени
KR100339542B1 (ko) 고속 아날로그/디지털 변환기
SU926679A1 (ru) Функциональный генератор
SU1589078A1 (ru) Устройство дл измерени температуры
SU1402980A2 (ru) Устройство дл автоматической коррекции погрешностей измерительного преобразовател
JP2809655B2 (ja) ディジタル演算回路
SU1695506A1 (ru) Устройство сглаживани сигнала цифроаналогового преобразовател
SU1654981A2 (ru) "Устройство дл контрол кода "1 из @ "
SU1282331A1 (ru) Преобразователь напр жени в интервал времени
JPH03185927A (ja) A/d変換器
JPH03248623A (ja) 逐次比較型a/d変換器
JPS63226118A (ja) Ad変換装置
JPH06152421A (ja) A/d変換装置
JPH02268520A (ja) 逐次比較型アナログ・ディジタル変換回路

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051021

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee