JPH0648428Y2 - 波形記憶表示装置 - Google Patents
波形記憶表示装置Info
- Publication number
- JPH0648428Y2 JPH0648428Y2 JP8661688U JP8661688U JPH0648428Y2 JP H0648428 Y2 JPH0648428 Y2 JP H0648428Y2 JP 8661688 U JP8661688 U JP 8661688U JP 8661688 U JP8661688 U JP 8661688U JP H0648428 Y2 JPH0648428 Y2 JP H0648428Y2
- Authority
- JP
- Japan
- Prior art keywords
- display
- address
- data
- memory
- luminance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
- Digital Computer Display Output (AREA)
- Radar Systems Or Details Thereof (AREA)
Description
【考案の詳細な説明】 〔産業上の利用分野〕 本考案は，波形記憶表示装置（例えば，デジタルストレ
ージオシロスコープ）におけるCRT等の表示に関するも
のである。
ージオシロスコープ）におけるCRT等の表示に関するも
のである。
CRT等の表示において，ある部分に表示されているデー
タの更新がなかなか行なわれない時，全体的には更新さ
れているが，ある部分だけ，古いデータがいつまでも表
示され，画面中のゴミの様に残る場合がある。本考案は
この問題点を解決する為に，データの更新後の表示保持
時間を制御し，古いデータがいつまでも残るというよう
な不要輝点をなくすことにある。
タの更新がなかなか行なわれない時，全体的には更新さ
れているが，ある部分だけ，古いデータがいつまでも表
示され，画面中のゴミの様に残る場合がある。本考案は
この問題点を解決する為に，データの更新後の表示保持
時間を制御し，古いデータがいつまでも残るというよう
な不要輝点をなくすことにある。
従来のデジタルストレージオシロスコープの表示方式
は，表示用のメモリを書き換えない限り，以前に書き込
まれたデータが表示され続けるようになっている。
は，表示用のメモリを書き換えない限り，以前に書き込
まれたデータが表示され続けるようになっている。
例えば，表示メモリへのデータの更新が遅い場合や，デ
ータを更新するアドレスが片寄って，なかなか更新され
ないアドレスが生じた時，（例えば等価サンプリング
時），古いデータが画面からなかなか消えないことにな
る。これは，逐次更新されていかなければならない画面
表示において見苦しい残輝点となる。
ータを更新するアドレスが片寄って，なかなか更新され
ないアドレスが生じた時，（例えば等価サンプリング
時），古いデータが画面からなかなか消えないことにな
る。これは，逐次更新されていかなければならない画面
表示において見苦しい残輝点となる。
前述の従来技術では，表示メモリ中で特に更新されてい
ないアドレスがあった場合は，古いデータがいつまでも
表示され，画面中のゴミのように見苦しい。
ないアドレスがあった場合は，古いデータがいつまでも
表示され，画面中のゴミのように見苦しい。
本考案は，この欠点を解決するため，表示メモリのアド
レスごとに表示保持時間の制御を行い，一定時間更新さ
れないアドレスについては，表示しない（輝度を制御す
る）ようにすることを目的とする。
レスごとに表示保持時間の制御を行い，一定時間更新さ
れないアドレスについては，表示しない（輝度を制御す
る）ようにすることを目的とする。
本考案は，上記の目的を達成するため，表示メモリと同
じアドレス数を持つメモリを用意し，このメモリ（以
下，輝度用メモリと呼ぶ）に輝度用の情報をセットし
て，画面の表示を制御させるようにしたものである。表
示用メモリが更新するアドレスと同じアドレス輝度用メ
モリに“1"を書き込むことにする。画面表示に関して
は，この輝度用メモリに“1"が書き込まれているアドレ
スのみ表示させるようにする。表示メモリを更新する毎
に逐次，輝度用メモリにも“1"をセットしていき，輝度
用メモリのデータを一定周期でリセットしていくように
する。
じアドレス数を持つメモリを用意し，このメモリ（以
下，輝度用メモリと呼ぶ）に輝度用の情報をセットし
て，画面の表示を制御させるようにしたものである。表
示用メモリが更新するアドレスと同じアドレス輝度用メ
モリに“1"を書き込むことにする。画面表示に関して
は，この輝度用メモリに“1"が書き込まれているアドレ
スのみ表示させるようにする。表示メモリを更新する毎
に逐次，輝度用メモリにも“1"をセットしていき，輝度
用メモリのデータを一定周期でリセットしていくように
する。
これにより，表示データは更新された直後，一定期間の
み表示されることになる。
み表示されることになる。
その結果，画面の表示データは常時更新されたデータが
表示され，古いデータがいつまでも画面に残ることはな
くなる。
表示され，古いデータがいつまでも画面に残ることはな
くなる。
以下，この考案の一実施例を説明する。第１図の１は，
カウンタ回路,2はDA変換器,3はアンプ,4はアドレスセレ
クタ回路,5は表示メモリ,6はDA変換器,7はアンプ,8は輝
度用メモリ,9はAND回路,10はOR回路,11はマイクロプロ
セッサ,12はバッファ,13はバッファ,14はラッチ回路,15
はCRTである。
カウンタ回路,2はDA変換器,3はアンプ,4はアドレスセレ
クタ回路,5は表示メモリ,6はDA変換器,7はアンプ,8は輝
度用メモリ,9はAND回路,10はOR回路,11はマイクロプロ
セッサ,12はバッファ,13はバッファ,14はラッチ回路,15
はCRTである。
以下，この動作について説明する。
カウンタ１は，表示用のアドレスカウンタで，表示メモ
リ５のアドレスシングを行ない，画面表示をリフレッシ
ュしていく。輝度用メモリ８も，表示メモリ５と同じア
ドレスでアドレスシングされる。各ビット（本例では,8
ビットにしている。）は，ラッチ回路14で設定されたビ
ットとAND回路９によりANDがとられ，表示用のビットを
選択される。そのAND回路９の出力８本はOR回路10でOR
がとられ，この出力が輝度情報となる。
リ５のアドレスシングを行ない，画面表示をリフレッシ
ュしていく。輝度用メモリ８も，表示メモリ５と同じア
ドレスでアドレスシングされる。各ビット（本例では,8
ビットにしている。）は，ラッチ回路14で設定されたビ
ットとAND回路９によりANDがとられ，表示用のビットを
選択される。そのAND回路９の出力８本はOR回路10でOR
がとられ，この出力が輝度情報となる。
マイクロプロセッサ11は，表示メモリ５の内容の更新，
輝度用メモリ８の内容の更新を行う，このとき，アドレ
スセレクタ回路４は，カウンタ１のアドレスＦから，マ
イクロプロセッサ11のアドレスＡに切換える。又，ラッ
チ回路14の設定も，マイクロプロセッサ11が行なってい
る。
輝度用メモリ８の内容の更新を行う，このとき，アドレ
スセレクタ回路４は，カウンタ１のアドレスＦから，マ
イクロプロセッサ11のアドレスＡに切換える。又，ラッ
チ回路14の設定も，マイクロプロセッサ11が行なってい
る。
この動作により，表示メモリ５のデータは，輝度用メモ
リ８により表示する，しないが制御される。
リ８により表示する，しないが制御される。
次に、第２図により上記表示制御（輝度用メモリ８とラ
ッチ回路14とアンド回路９、OR回路10の関係について）
の制御について説明する。８は輝度用メモリ８のある一
つの番地（Ｎ番地とする）のみの内容（８ビット）を示
す。14は輝度用メモリ８のどのビットを輝度情報として
有効にするかを指定している（本例では、８ビット（D0
〜D7）中７ビットを有効にしている。無効にする１ビッ
トは輝度メモリ８の各ビットのうちの一番古い情報が残
っているビットに対応する）まず、時刻ｔ＝t1の時ラッ
チ回路14をD6のみ“0"にセットする。このとき、輝度用
メモリ８のビットはD6（t1の時点で一番古い情報を示
す）に必ず“0"を書き込み、表示メモリ５のＮ番地が更
新されたときD7に“1"を書き込む。これにより、Ｎ番地
のデータは表示される。この動作はｔ秒後に時刻ｔ＝t2
の時点でラッチ回路14をD5のみ“0"にセットする。この
とき輝度用メモリ８のビットはt2の時点で一番古い情報
を示すD5に“0"を書き込む。このとき、表示メモリ５の
Ｎ番地更新されればD6に“1"を書き込む（更新がなけれ
ばD6の状態は変わらない）。以下ｔ秒ごとに同様に順次
ビットをズラしながらラッチ回路14と輝度用メモリ８を
セットしていく。ここで、表示メモリ８の全アドレスの
書き換え動作には時間がかかることがあるが、ラッチ回
路14は表示メモリ８と同じビットを“0"に設定していく
ので、表示メモリ８の書き換え動作が遅い場合でも書き
換えられたのと同じ作用をする。もし、時刻ｔ＝t2以降
表示メモリ５のＮ番地の更新が行われなかった場合、第
２図のｔ＝t7に示すように、Ｎ番地は表示されなくな
る。よって表示メモリ５の更新があっ後ｔ×７秒間デー
ータは表示されることになる。
ッチ回路14とアンド回路９、OR回路10の関係について）
の制御について説明する。８は輝度用メモリ８のある一
つの番地（Ｎ番地とする）のみの内容（８ビット）を示
す。14は輝度用メモリ８のどのビットを輝度情報として
有効にするかを指定している（本例では、８ビット（D0
〜D7）中７ビットを有効にしている。無効にする１ビッ
トは輝度メモリ８の各ビットのうちの一番古い情報が残
っているビットに対応する）まず、時刻ｔ＝t1の時ラッ
チ回路14をD6のみ“0"にセットする。このとき、輝度用
メモリ８のビットはD6（t1の時点で一番古い情報を示
す）に必ず“0"を書き込み、表示メモリ５のＮ番地が更
新されたときD7に“1"を書き込む。これにより、Ｎ番地
のデータは表示される。この動作はｔ秒後に時刻ｔ＝t2
の時点でラッチ回路14をD5のみ“0"にセットする。この
とき輝度用メモリ８のビットはt2の時点で一番古い情報
を示すD5に“0"を書き込む。このとき、表示メモリ５の
Ｎ番地更新されればD6に“1"を書き込む（更新がなけれ
ばD6の状態は変わらない）。以下ｔ秒ごとに同様に順次
ビットをズラしながらラッチ回路14と輝度用メモリ８を
セットしていく。ここで、表示メモリ８の全アドレスの
書き換え動作には時間がかかることがあるが、ラッチ回
路14は表示メモリ８と同じビットを“0"に設定していく
ので、表示メモリ８の書き換え動作が遅い場合でも書き
換えられたのと同じ作用をする。もし、時刻ｔ＝t2以降
表示メモリ５のＮ番地の更新が行われなかった場合、第
２図のｔ＝t7に示すように、Ｎ番地は表示されなくな
る。よって表示メモリ５の更新があっ後ｔ×７秒間デー
ータは表示されることになる。
本考案により，画面に表示する表示データの保持時間を
一定に制御することが可能である。
一定に制御することが可能である。
第１図は，本考案の一実施例の全体構成を示すブロック
図，第２図は，第１図の１部の動作を詳細に説明したブ
ロック図である。 1:カウンタ回路,2,6:DA変換器,3,7:アンプ,4:アドレス
セレクタ回路,5:表示メモリ,8:輝度用メモリ,8:AND回
路,10:OR回路,11:マイクロプロセッサ,12,13:バッファ,
14:ラッチ回路,A:マイクロプロセッサ11のアドレスバ
ス,B:マイクロプロセッサ11のデータバス,C:表示メモリ
５のデータバス,D:輝度用メモリのデータバス,E:表示メ
モリ5,輝度用メモリのアドレスバス,F:アドレスカウン
タ出力による表示用アドレスバス,X:H方向掃引信号,Y:V
方向信号,Z:輝度信号。
図，第２図は，第１図の１部の動作を詳細に説明したブ
ロック図である。 1:カウンタ回路,2,6:DA変換器,3,7:アンプ,4:アドレス
セレクタ回路,5:表示メモリ,8:輝度用メモリ,8:AND回
路,10:OR回路,11:マイクロプロセッサ,12,13:バッファ,
14:ラッチ回路,A:マイクロプロセッサ11のアドレスバ
ス,B:マイクロプロセッサ11のデータバス,C:表示メモリ
５のデータバス,D:輝度用メモリのデータバス,E:表示メ
モリ5,輝度用メモリのアドレスバス,F:アドレスカウン
タ出力による表示用アドレスバス,X:H方向掃引信号,Y:V
方向信号,Z:輝度信号。
Claims (1)
- 【請求項１】観測信号をデジタル変換し記憶、表示する
波形記憶表示装置において、 表示アドレス発生手段と、 該表示アドレス発生手段により指定されたアドレスにＹ
軸方向の表示位置のデータを記憶する表示データメモリ
手段と、 該表示データメモリ手段のアドレスと同じアドレスを持
ち、前記表示データメモリ手段のデータを有効にするか
否かを制御する輝度データを記憶する輝度用メモリ手段
と、 該輝度用メモリ手段に対して、前記表示データのうち、
新規にデータが書き込まれたアドレスのみを有効を示す
輝度データとして保持するように制御するとともに、特
定時間中にデータの書き込みが無いアドレスは無効を示
す輝度データに書き換える制御手段とを有することを特
徴とする波形記憶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8661688U JPH0648428Y2 (ja) | 1988-07-01 | 1988-07-01 | 波形記憶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8661688U JPH0648428Y2 (ja) | 1988-07-01 | 1988-07-01 | 波形記憶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH029874U JPH029874U (ja) | 1990-01-22 |
| JPH0648428Y2 true JPH0648428Y2 (ja) | 1994-12-12 |
Family
ID=31311254
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8661688U Expired - Lifetime JPH0648428Y2 (ja) | 1988-07-01 | 1988-07-01 | 波形記憶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0648428Y2 (ja) |
-
1988
- 1988-07-01 JP JP8661688U patent/JPH0648428Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH029874U (ja) | 1990-01-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6088996A (ja) | 多重デ−タウインドウ表示システム | |
| EP0312720A2 (en) | Double buffered graphics design system | |
| JPH0648428Y2 (ja) | 波形記憶表示装置 | |
| JPH0222958B2 (ja) | ||
| JP3227200B2 (ja) | 表示制御装置及び方法 | |
| JP2817483B2 (ja) | 映像表示制御回路 | |
| JPS63225288A (ja) | 文字表示装置 | |
| JP2932627B2 (ja) | 表示装置 | |
| JPH01233483A (ja) | キャラクタディスプレイ装置 | |
| JPH0810424B2 (ja) | グラフイツクス表示装置 | |
| JPS59177594A (ja) | デイスプレイ・メモリ制御方式 | |
| JPH10232251A (ja) | スペクトラムアナライザ | |
| KR890006187Y1 (ko) | 비디오 램의 데이터 기입회로 | |
| JPH05265440A (ja) | グラフィックディスプレイ表示装置 | |
| JP3187082B2 (ja) | 表示制御装置および表示制御方法 | |
| JPH0736424A (ja) | 画像表示用メモリの制御回路 | |
| JPH0418595A (ja) | 液晶表示装置 | |
| JPH085727A (ja) | ラスタスキャン表示方式のレーダビデオ表示装置 | |
| JPH01108685A (ja) | 画像メモリ用バッファ制御装置 | |
| JPH02235094A (ja) | 液晶画面の表示制御方式 | |
| JPS6050592A (ja) | ドットマトリクス液晶表示装置の駆動回路 | |
| JPH0728439A (ja) | 表示装置 | |
| JPS63155184A (ja) | 表示制御装置 | |
| JPS63155185A (ja) | 表示装置 | |
| JPH0462590A (ja) | 描画装置 |