JPS63155185A - 表示装置 - Google Patents
表示装置Info
- Publication number
- JPS63155185A JPS63155185A JP61301759A JP30175986A JPS63155185A JP S63155185 A JPS63155185 A JP S63155185A JP 61301759 A JP61301759 A JP 61301759A JP 30175986 A JP30175986 A JP 30175986A JP S63155185 A JPS63155185 A JP S63155185A
- Authority
- JP
- Japan
- Prior art keywords
- display
- data
- memory
- gradation
- displayed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims description 45
- 238000010586 diagram Methods 0.000 description 8
- 230000006870 function Effects 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 1
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、表示装置（ディスプレイ装置）に関し、特に
表示信号を論理「１」と「０」で表わして表示／非表示
を行う表示装置の階調表示に関する。
表示信号を論理「１」と「０」で表わして表示／非表示
を行う表示装置の階調表示に関する。
（従来の技術）
表示装置は、計算機などからの指令によって文字や図形
を表示するものであり、一般に表示の方式には、ＣＲＴ
ディスプレイや液晶ディスプレイなどが使われている。
を表示するものであり、一般に表示の方式には、ＣＲＴ
ディスプレイや液晶ディスプレイなどが使われている。
従来の表示装置の構成を第３図のブロック図に示す。同
図において、主制御部１で作成された表示データ（イ）
は、表示メモリ２に格納される。表示メモリ２に格納さ
れた表示データ（ロ）は、表示タイミング生成回路３で
生成された出力タイミング信号（ハ）に従って表示メモ
リ２から出力される。そして、この表示データ（ロ）は
、表示タイミング生成回路３からのＸドライバタイミン
グ信号に）、Ｙドライバタイミング表器…に従って駆動
するディスプレイドライバ４，５を介して表示ドライバ
出力（へ）。
図において、主制御部１で作成された表示データ（イ）
は、表示メモリ２に格納される。表示メモリ２に格納さ
れた表示データ（ロ）は、表示タイミング生成回路３で
生成された出力タイミング信号（ハ）に従って表示メモ
リ２から出力される。そして、この表示データ（ロ）は
、表示タイミング生成回路３からのＸドライバタイミン
グ信号に）、Ｙドライバタイミング表器…に従って駆動
するディスプレイドライバ４，５を介して表示ドライバ
出力（へ）。
Ｙドライバ出力（ト）となってディスプレイ６で表示さ
れる。
れる。
第４図（ａ）、（ｂ）は上記表示データの表示原理を示
す図である。同図（ａ）に示すように、表示メモリ２に
は、ディスプレイ６の第１の表示ライン（Ｙ＝Ａ）から
第Ｎ２の表示ライン（Ｙ＝Ｎ、）に対応したーライン分
の表示データがそれぞれアドレスＸ＝１〜Ｎ、に格納さ
れている。同図（ｂ）は、第３図におけるディスプレイ
ドライバ４，５の表示ドライバ出力（へ）、Ｙドライバ
出力（ト）のタイミングチャートを示す図であり、同図
に示すようにディスプレイ６には各表示ライン（Ａ−Ｎ
２）に対応した各ラインの表示データ（Ｘ＝１〜Ｘ＝Ｎ
、のデータ）が順次供給され、１画面の表示が行われる
。
す図である。同図（ａ）に示すように、表示メモリ２に
は、ディスプレイ６の第１の表示ライン（Ｙ＝Ａ）から
第Ｎ２の表示ライン（Ｙ＝Ｎ、）に対応したーライン分
の表示データがそれぞれアドレスＸ＝１〜Ｎ、に格納さ
れている。同図（ｂ）は、第３図におけるディスプレイ
ドライバ４，５の表示ドライバ出力（へ）、Ｙドライバ
出力（ト）のタイミングチャートを示す図であり、同図
に示すようにディスプレイ６には各表示ライン（Ａ−Ｎ
２）に対応した各ラインの表示データ（Ｘ＝１〜Ｘ＝Ｎ
、のデータ）が順次供給され、１画面の表示が行われる
。
（発明が解決しようとする問題点）
しかしながら、上記表示装置には次のような問題点があ
った。
った。
表示メモリに格納される表示データは論理「１」または
「０」で表わされ、それぞれ論理「１」を表示。
「０」で表わされ、それぞれ論理「１」を表示。
論理「０」ヲ非表示としてディスプレイで動作を実行す
ると、特定の表示内容（例えばグラフ表示における目盛
等）を他の表示エリアと較べてより明るく、またはより
暗く表示するといった階調表示を行えなかった。
ると、特定の表示内容（例えばグラフ表示における目盛
等）を他の表示エリアと較べてより明るく、またはより
暗く表示するといった階調表示を行えなかった。
そこで本発明は、以上述べた問題点を解決し、階調表示
機能を有する表示装置を提供することを目的とする。
機能を有する表示装置を提供することを目的とする。
（問題点を解決するための手段）
本発明は、従来技術の問題点を解決するために、表示装
置を以下の手段から構成するものでちる。
置を以下の手段から構成するものでちる。
本発明による表示装置は、表示データを表示する表示部
と、表示部の表示位置に対応したアドレスを有する複数
の表示メモリと、表示部に表示データを階調表示させる
ため、階調度に応じた数の表示メモリを前記複数の表示
メモリから選択し、表示部の階調表示位置に対応するよ
うに階調表示すべき表示データを選択した表示メモリの
アドレスに書き込む制御部と、前記複数の表示メモリに
ついて表示を行う時間を一画面表示サイクルとし、該表
示サイクル内で各表示メモリの一画面分の表示データを
読み出し、読み出した表示データを表示部へ供給する表
示タイミング部とを具備するものである。
と、表示部の表示位置に対応したアドレスを有する複数
の表示メモリと、表示部に表示データを階調表示させる
ため、階調度に応じた数の表示メモリを前記複数の表示
メモリから選択し、表示部の階調表示位置に対応するよ
うに階調表示すべき表示データを選択した表示メモリの
アドレスに書き込む制御部と、前記複数の表示メモリに
ついて表示を行う時間を一画面表示サイクルとし、該表
示サイクル内で各表示メモリの一画面分の表示データを
読み出し、読み出した表示データを表示部へ供給する表
示タイミング部とを具備するものである。
（作用）
本発明によれば、以上のように表示装置を構成したので
、各技術的手段は次のように作用する。
、各技術的手段は次のように作用する。
本発明による表示装置において階調表示を行う場合、先
ず、制御部が階調度に応じた数の表示メモリを複数の表
示メモリから選択する。そして、表示部の階調表示位置
と対応するように階調表示すべきデータを選択した表示
メモリのアドレスに書き込む。例えば、２階調表示を行
う場合には、２つの表示メモリに対して、階調表示すべ
きデータを書き込む。
ず、制御部が階調度に応じた数の表示メモリを複数の表
示メモリから選択する。そして、表示部の階調表示位置
と対応するように階調表示すべきデータを選択した表示
メモリのアドレスに書き込む。例えば、２階調表示を行
う場合には、２つの表示メモリに対して、階調表示すべ
きデータを書き込む。
表示タイミング部は、１画面表示サイクル内で各表示メ
モリの一画面分の表示データを読み出し、読み出した表
示データを表示部に供給する。従って、表示部は一画面
表示サイクル内で階調表示すべき表示データを表示メモ
リ数に応じて複数回表示するため、当該表示データを他
の表示データ（例えば一画面表示サイクル内に一回しか
表示されないような表示データ）と比較してより明るく
表示することができる。よって、従来の問題点を解決で
きるのである。
モリの一画面分の表示データを読み出し、読み出した表
示データを表示部に供給する。従って、表示部は一画面
表示サイクル内で階調表示すべき表示データを表示メモ
リ数に応じて複数回表示するため、当該表示データを他
の表示データ（例えば一画面表示サイクル内に一回しか
表示されないような表示データ）と比較してより明るく
表示することができる。よって、従来の問題点を解決で
きるのである。
（実施例）
以下、本発明の一実施例について図面を参照して詳細に
説明する。
説明する。
第１図は本発明の一実施例による表示装置の構成を示す
ブロック図であり、図中、従来の説明で用いた第３図に
おける構成要素と同一構成のものについて同一参照番号
を附しである。
ブロック図であり、図中、従来の説明で用いた第３図に
おける構成要素と同一構成のものについて同一参照番号
を附しである。
第１図において、ｌＯは表示装置の制御を行う主制御部
、１１（１）〜（ｎ）はＮ階調表示を行うだめのＮ個の
表示メモリ、１２はディスプレイ６の表示位置及び表示
メモリの位置（アドレス）を制御するとともにＮ個の表
示メモリの中から１つの表示メモリの出力を選択するた
めの切替信号１３を出力する表示タイミング生成・切替
回路、４，５は表示メモリからの表示データをディスプ
レイ６に表示するための信号に変換するディスプレイド
ライバ、６は表示データを表示するディスプレイでちる
。
、１１（１）〜（ｎ）はＮ階調表示を行うだめのＮ個の
表示メモリ、１２はディスプレイ６の表示位置及び表示
メモリの位置（アドレス）を制御するとともにＮ個の表
示メモリの中から１つの表示メモリの出力を選択するた
めの切替信号１３を出力する表示タイミング生成・切替
回路、４，５は表示メモリからの表示データをディスプ
レイ６に表示するための信号に変換するディスプレイド
ライバ、６は表示データを表示するディスプレイでちる
。
次に、本実施例による表示装置の動作について説明する
。尚、本実施例では説明を簡単にするために表示メモリ
を２個（便宜上告表示メモリを（１）。
。尚、本実施例では説明を簡単にするために表示メモリ
を２個（便宜上告表示メモリを（１）。
（２）とする）、即ち２階調表示の動作を対象にする。
第２図は、本実施例による階調表示動作を説明する図で
あり、同図（ａ）は表示メモリの格納内容を示し、同図
（ｂ）は表示タイミング生成・切替回路１２の動作を示
す図である。
あり、同図（ａ）は表示メモリの格納内容を示し、同図
（ｂ）は表示タイミング生成・切替回路１２の動作を示
す図である。
先ず、第１図に示す主制御部１０から、表示メモ＋）
Ｑ） 、 （２）に対して表示データが書き込まれる。
Ｑ） 、 （２）に対して表示データが書き込まれる。
このとき、表示メモリ（１）に格納される１画面内（ア
ドレスＸ＝１〜Ｎｌ）の表示データを（Ａ） 、 （Ｂ
）とム表示メモ１バ２）に格納される表示データを（Ａ
）とし、この表示データ（Ａ）について階調表示を行う
ものとする。又、表示データ（Ａ）の格納位置は、ディ
スプレイ上の同一位置に表示されるように各メモリでそ
れぞれ対応させている。このようにして格納が行われる
と、タイミング生成・切替回路１２から切替信号１３が
表示メモリ（１）の出力イネーブル端子に入力され、表
示メモリ（１）の選択が行われる。
ドレスＸ＝１〜Ｎｌ）の表示データを（Ａ） 、 （Ｂ
）とム表示メモ１バ２）に格納される表示データを（Ａ
）とし、この表示データ（Ａ）について階調表示を行う
ものとする。又、表示データ（Ａ）の格納位置は、ディ
スプレイ上の同一位置に表示されるように各メモリでそ
れぞれ対応させている。このようにして格納が行われる
と、タイミング生成・切替回路１２から切替信号１３が
表示メモリ（１）の出力イネーブル端子に入力され、表
示メモリ（１）の選択が行われる。
これによって、表示メモリ（１）のアドレスＸ＝１から
Ｘ＝Ｎ、までの表示データ、即ち第２図（Ａ）、（Ｂ）
がディスプレイ６上に表示される。
Ｘ＝Ｎ、までの表示データ、即ち第２図（Ａ）、（Ｂ）
がディスプレイ６上に表示される。
次に、表示メモＩＪ （１）の１画面分の表示が終了す
ると、表示タイミング生成・切替回路１２から、表示メ
モリ（２）を選択する切替信号１３が表示メモリ（２）
の出力イネーブル端子に入力され、上述と同様にして表
示メモリ（２）の表示データ（Ａ）がディスプレイ６上
に表示される。このため、表示メモＩＪ （１）と（２
）とを表示する１回の表示サイクル内に、表示データ（
Ａ）はディスプレイ６上の同一位置に２回表示され、表
示データ（Ｂ）は１回表示される。即ち、ディスプレイ
６上では、表示データ（Ａ）に係る部分は、表示データ
（Ｂ）に係る部分より２倍の明るさで表示されたことに
なり、２階調表示を行うことができる。又、以上の説明
から明らかなように、表示の階調度を増すには、表示メ
モＩＪＩＩを増加してやれば良い。
ると、表示タイミング生成・切替回路１２から、表示メ
モリ（２）を選択する切替信号１３が表示メモリ（２）
の出力イネーブル端子に入力され、上述と同様にして表
示メモリ（２）の表示データ（Ａ）がディスプレイ６上
に表示される。このため、表示メモＩＪ （１）と（２
）とを表示する１回の表示サイクル内に、表示データ（
Ａ）はディスプレイ６上の同一位置に２回表示され、表
示データ（Ｂ）は１回表示される。即ち、ディスプレイ
６上では、表示データ（Ａ）に係る部分は、表示データ
（Ｂ）に係る部分より２倍の明るさで表示されたことに
なり、２階調表示を行うことができる。又、以上の説明
から明らかなように、表示の階調度を増すには、表示メ
モＩＪＩＩを増加してやれば良い。
このように本実施例によれば、表示メモリを複数個備え
ることによシブイスプレイの階調表示を行うことができ
、また表示メモリを複数個持つているので、グラフ表示
等において目盛データを特定の表示メモリに入れておき
、可変要素のグラフデータを他の表示メモリに入れるこ
とにより目盛の入ったグラフ表示が可能である。しかも
主制御部はグラフデータのみの制御で良いので主制御部
の処理能力を向上させるという用途にも応用できる。
ることによシブイスプレイの階調表示を行うことができ
、また表示メモリを複数個持つているので、グラフ表示
等において目盛データを特定の表示メモリに入れておき
、可変要素のグラフデータを他の表示メモリに入れるこ
とにより目盛の入ったグラフ表示が可能である。しかも
主制御部はグラフデータのみの制御で良いので主制御部
の処理能力を向上させるという用途にも応用できる。
（発明の効果）
以上、詳細に説明したように、本発明によれば、階調度
に応じた数の表示メモリを選択し、この選択した表示メ
モリに階調表示すべき表示データを格納させる制御部と
、一画面表示サイクル内に表示部に階調表示すべき表示
データを階調度に応じた数だけ表示させる表示タイミン
グ部とを具備するので、階調表示すべき表示データを他
の表示データ（例えば一画面表示サイクル内に一回しか
表示されないような表示データ）と較べてより明るく表
示することができる。この結果、表示データを論理「ｌ
」と「０」で表わして画面の表示／非表示を行う表示装
置においても、容易に階調表示を行うことができる。
に応じた数の表示メモリを選択し、この選択した表示メ
モリに階調表示すべき表示データを格納させる制御部と
、一画面表示サイクル内に表示部に階調表示すべき表示
データを階調度に応じた数だけ表示させる表示タイミン
グ部とを具備するので、階調表示すべき表示データを他
の表示データ（例えば一画面表示サイクル内に一回しか
表示されないような表示データ）と較べてより明るく表
示することができる。この結果、表示データを論理「ｌ
」と「０」で表わして画面の表示／非表示を行う表示装
置においても、容易に階調表示を行うことができる。
第１図は本実施例による表示装置の構成を示すブロック
図、第２図は第１図の装置の階調表示に係る動作を説明
する図、第３図は従来の表示装置の一構成例図、第４図
は従来の表示装置の動作原理を説明する図である。
図、第２図は第１図の装置の階調表示に係る動作を説明
する図、第３図は従来の表示装置の一構成例図、第４図
は従来の表示装置の動作原理を説明する図である。
Claims (1)
- 【特許請求の範囲】 表示データを表示する表示部と、 表示部の表示位置に対応したアドレスを有する複数の表
示メモリと、 表示部に表示データを階調表示させるため、階調度に応
じた数の表示メモリを前記複数の表示メモリから選択し
、表示部の階調表示位置に対応するように階調表示すべ
き表示データを選択した表示メモリのアドレスに書き込
む制御部と、 前記複数の表示メモリについて表示を行う時間を一画面
表示サイクルとし、該表示サイクル内で各表示メモリの
一画面分の表示データを読み出し、読み出した表示デー
タを表示部へ供給する表示タイミング部とを具備するこ
とを特徴とする表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61301759A JPS63155185A (ja) | 1986-12-19 | 1986-12-19 | 表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61301759A JPS63155185A (ja) | 1986-12-19 | 1986-12-19 | 表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63155185A true JPS63155185A (ja) | 1988-06-28 |
Family
ID=17900826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61301759A Pending JPS63155185A (ja) | 1986-12-19 | 1986-12-19 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63155185A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57190992A (en) * | 1981-05-20 | 1982-11-24 | Ricoh Kk | Display device |
| JPS58200287A (ja) * | 1982-05-19 | 1983-11-21 | 東芝エンジニアリング株式会社 | Ｃｒｔ制御装置 |
| JPS60160273A (ja) * | 1984-01-30 | 1985-08-21 | Nec Kansai Ltd | 階調表示装置のデ−タ処理方式 |
-
1986
- 1986-12-19 JP JP61301759A patent/JPS63155185A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57190992A (en) * | 1981-05-20 | 1982-11-24 | Ricoh Kk | Display device |
| JPS58200287A (ja) * | 1982-05-19 | 1983-11-21 | 東芝エンジニアリング株式会社 | Ｃｒｔ制御装置 |
| JPS60160273A (ja) * | 1984-01-30 | 1985-08-21 | Nec Kansai Ltd | 階調表示装置のデ−タ処理方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5101365A (en) | Apparatus for extending windows using Z buffer memory | |
| KR860002872A (ko) | 화상메모리 주변장치 | |
| US5657044A (en) | Liquid crystal display converter | |
| US4903013A (en) | Display system for plural display areas on one screen | |
| JPS63155185A (ja) | 表示装置 | |
| JP3277110B2 (ja) | 液晶表示装置 | |
| JP2001265318A (ja) | Ｒａｍ内蔵型ディスプレイドライバ、及びそのディスプレイドライバを搭載する画像表示装置 | |
| KR930000410B1 (ko) | 컬러/모노크로 crt 계조를 pdp 계조로 변환하는 표시 제어장치 | |
| JPH0222958B2 (ja) | ||
| JPH03144492A (ja) | 表示画面のちらつき防止装置 | |
| JPS604988A (ja) | 画像表示装置 | |
| GB2224622A (en) | Apparatus for extending windows using Z buffer memory | |
| JPS5997184A (ja) | 画像処理装置 | |
| US20050030428A1 (en) | On-screen display device | |
| JPS6218595A (ja) | 表示装置 | |
| JPS6159481A (ja) | 表示画面切換え制御方式 | |
| JP3303923B2 (ja) | 画像表示制御装置及び画像表示制御方法 | |
| JPS63306490A (ja) | ウインドバックカラ−発生装置 | |
| JPS61141484A (ja) | 画像表示装置 | |
| JPS63253396A (ja) | 表示装置 | |
| JPS63244142A (ja) | 記憶装置の記憶内容観測方式 | |
| JPS5962893A (ja) | デイスプレイ装置 | |
| JPS6159482A (ja) | 表示画面切換え制御方式 | |
| JPH0916118A (ja) | 表示駆動装置 | |
| KR960028468A (ko) | 고화질 텔레비젼 수상기의 문자표시회로 |