JPS58200287A - Crt制御装置 - Google Patents

Crt制御装置

Info

Publication number
JPS58200287A
JPS58200287A JP57084401A JP8440182A JPS58200287A JP S58200287 A JPS58200287 A JP S58200287A JP 57084401 A JP57084401 A JP 57084401A JP 8440182 A JP8440182 A JP 8440182A JP S58200287 A JPS58200287 A JP S58200287A
Authority
JP
Japan
Prior art keywords
data
display
memory
refresh
character
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57084401A
Other languages
English (en)
Other versions
JPS6352390B2 (ja
Inventor
有川 嘉孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Engineering Corp
Original Assignee
Toshiba Engineering Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Engineering Corp filed Critical Toshiba Engineering Corp
Priority to JP57084401A priority Critical patent/JPS58200287A/ja
Publication of JPS58200287A publication Critical patent/JPS58200287A/ja
Publication of JPS6352390B2 publication Critical patent/JPS6352390B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Digital Computer Display Output (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は電子計算機や各種制御装置などの端末用として
用いられる文字等の表示を行うためのCRT制御装置に
関するものである。
〔発明の技術的背景〕
電子計算機や各種制御゛装置の対話用等として用いられ
る0RT(陰極線管)制御装置は第1図に示す如き構成
となっている。
即ち、図において1は電子計算機、2はこの電子計算機
1との入出力のためのインタフェイス、3は電子計算機
1よシ送られて来る表示すべき文字等のコードデータを
記憶するリフレッシュメモリ、4はORT表示装置、5
はこのORT表示装置4の画面上のカラム(桁)位置に
対応するリフレッシュ・メモリ3の下位アドレスを指定
するカラム走査カウンタ、6はこのカラム走査カウンタ
5が所定カラム数計数する毎に計数を進めるライン走査
カウンタで、前記0FLT表示装置4の水平走査に対応
してその走査線の位置に対応する計数値を出力する。7
はこのライン走査カウンタ6が所定数計数する毎に計数
を進めるロー走査カウンタであり、前記ORT表示装置
4に表示される文字や記号等のキャラクタの表示行位置
に対応する計数値な出力し、リフレッシュ・メモリ3の
該表示行対応の上位アドレス指定に用いる。
尚、前記ライン走査カウンタ6はキャラクタを構成する
ドツトマトリクスの縦方向のドツト数に対応するライン
数を計数指定するものである。
8はキャラクタ・パターンであるキャラクタフォントの
データを記憶させたキャラクタ・ジェネレータ・メモリ
であシ、各キャラクタ毎に対応する特定のコード番号を
有していてそのコード番号をアドレスとして該アドレス
にキャラクタ・パターンを記憶させである。従って、リ
フレッシュ・メモリ3の所望位置に所望のキャラクタの
コード番号をデータとして記憶させておくことによシそ
の位置に対応するCRT表示装置4の表示面位置が走査
されたときに前記データ対応のキャラクタパターンのう
ちライン走査カウンタ6の示すラインあパターン・デー
タが読み出されて表示されることになる。
9はこのキャラクタ・ジェネレータ・メモリ8よシ読み
出された並列のパターン・ブータラ直列データに変換す
る並列直列変換回路、1゜はこの直列化されたデータを
ビデオ信号化してORT表示装置4に与えるビデオ信号
発生回路である。
このような構成の従来装置はORT表示装置4上に文字
や画等を表示する場合、その表示させようとする文字や
画などのデータを表示すべき位置に対応するリフレッシ
ュ・メモリ3の該当アドレスに計算機1よシ書き込み記
憶させる。
一方、図示しないクロック信号が発生され、カラム走査
カウンタ5はこれによって順次計数を進めてゆく。カラ
ム走査カウンタ5はORT表示装置4の一行当シのカラ
ム数に対応してその1カラム相当の前記クロック信号で
計数を進め、ORT表示装置4における表示面の刻々の
表示カラム位置に対応するリフレッシュ・メモリ3の下
位アドレスの指定データとして利用される。また、カラ
ム走査カウンタ5が一行分相当のカラム数対応の値を計
数する毎にライン走査カウンタ6は計数を進め、キャラ
クタのパターンを構成する縦方向のドツト数分の計数値
に達する毎にライン走査カウンタ6はクリアされる。従
って、ライン走査カウンタ6の計数値は一つの行を構成
するCRTの走査線のライン位′ 置に対応するものと
なる。
ライン走査カウンタ6がキャラクタのパターンを構成す
る縦方向のドツト数分の前記計数値に達する毎にロー走
査カウンタ7は計数を進める。そのため、ロー走査カウ
ンタ7はORTの表示行に対応する行位置のリフレッシ
ュ・メモリ上位アドレスを指定できる。
このようにしてカラム走査カウンタ5及びロー走査カウ
ンタ7で指定されるアドレスのデータをリフレッシュ・
メモリ3よシ順次読み出すことによシこのアドレスに対
応するORT上位置に表示する文字や画のデータを得る
ことができる。
このデータはキャラクタ・ジェネレータ・メモリ8のア
ドレスとして用いられ、この指定されたアドレスの内容
がキャラクタ・ジェネレータ・メモリ8よシ読み出され
ることになる。
0)’LT表示装置4の表示面は水平、垂直掃引して像
を表示するから、各水平走査線毎の必要なパターン・デ
ータを得る必要があるから、゛その指定を行うライン走
査カウンタ6の計数値を最下位のアドレスとしてキャラ
クタ・ジェネレータ・メモリ8のアドレス指定を行うよ
うにするとキャラクタ・パターンが走査線順に記憶させ
てあれば各桁位置の各走査線に表示すべきキャラクタ・
パターンのデータが得られることになる。
このようにしてキャラクタ・ジェネレータ・メモリ8よ
り読み出された中ヤラクタ・パターンのデータは並列直
列変換回路9によル直列のデータに変換され、ビデオ信
号発生回路1oにてビデオ信号化された後、ORT表示
装置4に与えられる。これによ如ORT表示装置4の表
示面上にはリフレッシュ・メモリ3上のデータに基づく
文字や画が像として表示されることになる。
〔背景技術の問題点〕
このような構成の従来装置においては計算機1によシ、
リフレッシュ・メモリ3やキャラクタ・ジェネレータ・
メモリ8ヘデータを書き込む場合はORT表示装置4の
画面非表示期間(ブランキング期間)を利用して行うか
・或いは表示を停止したうえで行うようにしていた。
従って、画面に表示している例えば全内容を他の内容に
変える場合、画面が一瞬消された後に新しい画面が表示
されたル、画面の一部ずつが順次表示変更されてゆくな
ど画面の内容変更がぎこちなく、連続的に行えない欠点
があったら特に一画面のメモリ容量が大きいシステムで
は一画面分の内容変更を行うに要する時間も長くかかる
ことから画面の変更時にはそのぎこちなさが一層目立つ
ことになりf=bかもその間、オペレータの作業は中断
されるので、即座に画面変更が実施できるようにするこ
とが望まれる。
また、オペレータに対し表示すべき内容が多数にわたシ
、しかもその内容が時々刻々と変わるような場合に一画
面では表示がしきれないようなケースではこのような従
来装置では対応できない。
〔発明の目的〕
本発明は上記事情に鑑みて成されたもので、画面の表示
内容を即座に変更できるようにすると共に多数の画面を
逐次切り換えて表示できるようにしたORT制碑制置装
置供することを目的とする。
〔発明の概要〕
即ち、本発明は上記目的を達成するため、一画面の容量
を有するリフレッシュ・メモリに外部よシ表示キャラク
タのデータを与えて記憶させ、これを読み出してこのデ
ータをもとにこのデータに対応するキャラクタのパター
ン・データをキャラクタやジェネレータ・メモリよシ読
み出してビデオ信号化し、ORT表示装置に与えて僧と
して表示させるようにした装置において、前記リフレッ
シュ・メモリを複数組設け、またこれらのリフレッシュ
・メモリを任意の設’1l=Ilk定順序、設定時間で
選択する選択回路とを設けて構成し、リフレッシュ・メ
モリの選択切シ換えによって新しい画面に瞬時に切シ換
えることができるようにし、壕だ表示に供していないり
フレッシュ・メモリの内容を書き換えることによって画
面に影響な与えることなく所望の内容を記憶させること
ができ、また、選択回路によシ時分割表示を行うことに
よシ濃度や色、輝度などの多彩な制置な可能とするよう
にする。
〔発明の実施例〕
以下、本発明の一実施例について第2図、第3図を参照
しながら説明する。
第2図は本装置の構成を示すブロック図であシ1図中第
1図と同一構成物には同一符号を付し、ここではその説
明を省略して異なる部分のみ説明する。
本装置は基本的には第1図に示した従来のものと変らな
いが本装置においては一画面(1フレーム)の容量をそ
れぞれ有するリフレッシュ・メモリを複数フレーム分設
け、リフレッシュ・メモリ選択回路によシ所望の1フレ
一ム分のリフレッシュ・メモリを選択して表示に用い、
また表示に用いていない所望のリフレッシュ・メモリを
用いて内容の変更を行うようにしてリフレッシュ・メモ
リの選択切換えのみで画面の即時変更を可能とす不もの
である。
第2図において21はパスラインであシ、インタフェイ
ス回路2及びキャラクタ・ジェネレータ8はこのパスラ
イン21に接続されている。
22−1〜22−nはそれぞれ一画面分の容量を有する
リフレッシュ・メモリであシ、これらはそれぞれ前記パ
スライン21に接続されている。
23はこれらn組のりフレッシュ・メモリ22−1〜2
2−nを任意の順序、任意の時間で指定し、ORT表示
装置4にどのように表示させるかを決定するりフレッシ
ュ・メモリ選択回路であ夛、インタフェイス回路2を介
して電子計算機または各種データ処理装置よシ与えら0 れる指令或いは内部に設けた指定用の回路に従ってこれ
を実行するものである。
24は各リフレッシュ・メモIJ 22−1〜22−n
の出力データをキャラクタ・ジェネレータ・メモリ8に
アドレスとして与えるデータバスであシ、マた、リフレ
ッシュ・メモリ22−1〜22−nに画像の輝度指定、
色指定などのデータを含めである場合にはこの指定デー
タをデータバス24を介してビデオ信号発生回路10に
与えられるようにしてあって、ビデオ信号発生回路10
はこの指定データを受けた場合にはそのデータの示す輝
度或いは色情報を含む形でビデオ信号化する。
尚、カラム走査カウンタ5、ロー走査カウンタ7の出力
はそれぞれ各リフレッシュ・メモリ22−1〜22−n
に与えられ、また、ライン走査カウンタ6の出力はキャ
ラクタ・ジェネレータ・メモリ8に与えられてアドレス
指定に使用される。
このような構成の本装置はORT表示装置41 の−ライン中のキャラクタ−桁分に相当する掃引時間を
一周期とするクロック信号でカラム走査カウンタ5は計
数を進め、また、−ライン相当分の桁数をカラム走査カ
ウンタ5が計数するとライン走査カウンタ6は1つ計数
を進める。
更にライン走査カウンタ6が一つのキャラクタを構成す
るキャラクタ・パターンの縦列方向のドツト数対応数を
計数する毎にロー走査カウンタ7は一つ計数を進める。
即ち、第3図に示すようにORT表示装置4の1フレー
ム(1枚の画像)の画像表示を行うには例えばX方向(
水平方向)がQo”〜″’79”桁の計80桁、y方向
(垂直方向)がUO”〜″29”までの30行の構成の
掃引時間を要して一フレームを形成するものとした場合
、x、y掃引を行う関係上、x、yそれぞれの帰線期間
は表示に共することができないことにな夛、この帰線期
間はビデオ信号をブランキ    ′ングレベルにする
このブランキングの期間に相当するのが入で 2 示す非表示エリアであシ、この非表示エリアAを除くB
の部分が表示可能エリアとなって、このエリア内でのみ
像の表示が行える。
そして各桁と各行で区切られる各ます目が一文字分のス
ペースであシ、カラム走査カウンタ゛ 5はX方向の掃
引に対しての各カラム位置のタイミングで計数を進め、
現在のカラム位置を示すようにしたものであシ、またラ
イン走査カウンタ6はカラム走査カウンタ5が180”
を計数する毎に1つ計数を進めることによって現在の定
歪線位置を示すようにしたもので、また、ロー走査カウ
ンタ7はライン走査カウンタ6の計数値が一行相当分の
数に達すると1つ計数を進めて現在の行位置を示すよう
にしたものである。
各リフレッシュ・メモリ22−1〜22−nはその容量
が前記表示可能エリアBのまず目を満たすキャラクタ数
に対応したデータ数を記憶することのできる容量として
あシ、各アドレスはORTの各表示位置に対応させであ
るから、3 カラム走査カウンタ5とロー走査カウンタ7とを用いて
その計数値をリフレッシュ・メモリ22−1〜22−n
のアドレスとすることによシ、ORTの所定の表示位置
毎の表示データを読み出すことができる。
一方、リフレッシュ・メモリ選択回路23が設けられて
おシ、この選択回路23はリフレッシュ・メモIJ j
 2−1〜22−nを電子計算機或いはデータ処理装置
から与えられる指令によル或いはハードウェアによって
設定された任意の順序、任意の時間で選択することがで
きるため、この選択回路23によって任意のリフレッシ
ュ・メモリが選択され、カラム走査カウンタ5、ロー走
査カウンタ7によ)指定されるアドレスのデータが読み
出されてキャラクタ・ジェネレータ◆メモリ8にアドレ
スとして与えられる。
キャラクタ・ジェネレータ・メモリ8は該データの示す
キャラクタ・パターンを該データとライン走査カウンタ
6の示すアドレスに記憶さ 4 せであるから、現在の定歪位置におけるーライン分のキ
ャラクタ・パターンのデータ列がキャラクタ・ジェネレ
ータ・メモリ8よシ出力される。このデータ列は並列デ
ータとして出力されるので、並列直列変換回路9によ)
直列データに変換される。そして、ビデオ信号発生回路
10によシビデオ信号としてCRT表示装置4に与えら
れ像として表示される。
また、ビデオ信号発生回路10は選択されたリフレッシ
ュ・メモリから輝度指定、或いは色指定のデータが入力
されている場合にはその指定輝度或いは指定色となるよ
うビデオ信号に変調を与えてORT表示像をその指定輝
度、指°一定色となるようにする。
また、リフレッシュ・メモリ22−1〜22−nやキャ
ラクタ・ジェネレータ・メモリ8の内容を書き換えるに
は電子計算機或いはデータ処理装置などよりインタフェ
イス回路2を介してパスライン上にデータやアドレス、
制御信号などを与える。
5 このとき、制御信号及びアドレスなどの情報中にメモリ
指定の情報を含め、書き換える対象とするメモリを選択
し、そのメモリに対してアドレスやデータを書き込み信
号とともに与えることによシ、そのメモリの内容を書き
換えることができる。
従って表示すべきリフレッシュ・メモリの選択切シ換え
を行うことで次々にORT上の画面−面の内容を瞬時に
変えることができ、また表示に用いられていないリフレ
ッシュ・メモリに対して内容の書き換えを行っておくこ
とでORTの表示に影響を与えることなく新しいに容に
書き換えることができ、その後に該書き換えられたリフ
レッシュ・メモリを選択することで即座にその新しい内
容の表示を行うことができる。
その結果、次々に表示画像を切シ換え表示したシ、一枚
の画像の内容書き換えを表示に影曖を与えることなく行
うことができる。
また、n組のリフレッシュ・メモリを任意の6 順序、任意の時間で切シ換えることによシ、リフレッシ
ュ・メモリの時分割表示が可能となり、一つのORT画
面上に多重表示したり、また、任意の二組のリフレッシ
ュ・メモリに同一表示内容を書き込むと共にこのとき一
方のリフレッシュ・メモリの一部分を非表示に指定しこ
れら2つのリフレッシュメモリを時分割に切り換えるこ
とによシその表示時間比に対応した濃度でORT画面上
に濃淡表示を実現することができる。
また、任意のリフレッシュ・メモリを任意の1m序、任
意の時間で切シ換えることができ・るので、色指定を時
分割指定でき、従って従来よ)も多色で表示することが
できる。
更に任意のリフレッシュ・メモリを任意の順序、任意の
時間で切シ換えることができるので、輝度の指定を時分
割で行うことによって従来のものよシきめの細かい輝度
指定を実現できる効果がある。
〔発明の効果〕
7 以上詳述したように本発明は一画面の容量を有するリフ
レッシュ・メモリに表示キャラクタのデータを記憶させ
、これを読み出してこのデータをもとにこのデータに対
応するキャラクタのパターン・データをキャラクタ・ジ
ェネレータ・メモリよ如読み出してビデオ信号化し、C
RT表示装置に与えて像として表示させるよ、うにした
装置において、前配置1フレツシユ・メモリを複数組設
け、またこれらのリフレッシュ・メモリのうちの一組ず
つを設定した任意の順序、時間で選択する選択回路を設
けるようにしたので、選択回路により次に表示したい所
望の1リフレツシユ・メモリを選択することによシ、C
RT表示装置の画像を瞬時に切)換えることができ、ま
た、表示に供していないリフレッシュ・メモリに新しい
内容を書き込むことによシ0)LT表示画面に伺らの影
響を与えること女く内容の更新を行うことができ、また
各リフレッシュ・メモリを時分割表示することが可能と
なって輝度や色、濃度などの多彩な制御をも可能8 となるなど優れた特徴を有するORT制御装置を提供す
ることができる。
尚、本発明は上記し且つ図面に示す実施例に限定するこ
となく、その要旨を変更しない範囲内で適宜変形して実
施し得るものである。
【図面の簡単な説明】
第1図は従来装置の構成を示すブロック図、第2図は本
発明の一実施例を示すブロック図、第3図はORT表示
における一画面の構成を説明するための図である。 2・・・インタフェイス、3.22−1〜22−n・・
・リフレッシュ・メモリ、4・・・ORT表示装置、5
・・・カラム定食カウンタ、6・・・ライン走査カウン
タ、7・・・ロ一定置カウンタ、8・・・キャラクタ・
ジェネレータ・メモリ、9・・・並列直列変換回路、1
0・・・ビデオ信号発生回路、23・・・リフレッシュ
・メモリ選択回路。 出願人代理人 弁理土鈴圧式 彦 9 第1図

Claims (1)

    【特許請求の範囲】
  1. 一画面の容量を有するリフレッシュ・メモリに外部よシ
    表示キャラクタのデータを与えて記憶させ、これを読み
    出してこのデータをもとにこのデータに対応するキャラ
    クタのパターン・データをキャラクタ・ジェネレータ・
    メモリよシ読み出してビデオ信号化し、ORT表示装置
    に与えて像として表示させるようにした装置において、
    前記リフレッシュ・メモリを複数組設け、またこれらの
    リフレッシュ・メモリを任意の設定順序、設定時間で選
    択する選択回路とを設けたことを特徴とするCRT制御
    装置。
JP57084401A 1982-05-19 1982-05-19 Crt制御装置 Granted JPS58200287A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57084401A JPS58200287A (ja) 1982-05-19 1982-05-19 Crt制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57084401A JPS58200287A (ja) 1982-05-19 1982-05-19 Crt制御装置

Publications (2)

Publication Number Publication Date
JPS58200287A true JPS58200287A (ja) 1983-11-21
JPS6352390B2 JPS6352390B2 (ja) 1988-10-18

Family

ID=13829553

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57084401A Granted JPS58200287A (ja) 1982-05-19 1982-05-19 Crt制御装置

Country Status (1)

Country Link
JP (1) JPS58200287A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63155185A (ja) * 1986-12-19 1988-06-28 沖電気工業株式会社 表示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49122623A (ja) * 1973-03-24 1974-11-22
JPS511375A (en) * 1974-06-24 1976-01-08 Sumitomo Chemical Co Maikurokapuseruno seizoho

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS49122623A (ja) * 1973-03-24 1974-11-22
JPS511375A (en) * 1974-06-24 1976-01-08 Sumitomo Chemical Co Maikurokapuseruno seizoho

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63155185A (ja) * 1986-12-19 1988-06-28 沖電気工業株式会社 表示装置

Also Published As

Publication number Publication date
JPS6352390B2 (ja) 1988-10-18

Similar Documents

Publication Publication Date Title
US4979738A (en) Constant spatial data mass RAM video display system
US4714919A (en) Video display with improved smooth scrolling
EP0004554B1 (en) Scanned screen layouts in display system
EP0012793B1 (en) Method of displaying graphic pictures by a raster display apparatus and apparatus for carrying out the method
JPS5827509B2 (ja) 画面分割制御装置におけるカ−ソル移動制御装置
US4570158A (en) Horizontal and vertical image inversion circuit for a video display
JPS5858674B2 (ja) 陰極線管表示装置
US4309700A (en) Cathode ray tube controller
US4119953A (en) Timesharing programmable display system
US4937565A (en) Character generator-based graphics apparatus
GB1573214A (en) Digital television display system
EP0349145B1 (en) Flat panel display attribute generator
JPS642955B2 (ja)
JPS58200287A (ja) Crt制御装置
JPH02110497A (ja) 画像表示装置
JPS6073674A (ja) デ−タ表示装置
JPS61162085A (ja) 画像表示装置
JPS6326913B2 (ja)
JPS6184687A (ja) グラフィックディスプレイ装置
JPH08202310A (ja) 画面駆動回路
JPS58129473A (ja) メモリ制御方式
JPS61273584A (ja) 表示装置
JPS587999B2 (ja) 表示装置
JP3120118B2 (ja) 画像表示装置
JPH0725828Y2 (ja) 液晶表示情報処理装置