JPH0648422B2 - 液晶表示装置用基板の検査方法 - Google Patents
液晶表示装置用基板の検査方法Info
- Publication number
- JPH0648422B2 JPH0648422B2 JP30395187A JP30395187A JPH0648422B2 JP H0648422 B2 JPH0648422 B2 JP H0648422B2 JP 30395187 A JP30395187 A JP 30395187A JP 30395187 A JP30395187 A JP 30395187A JP H0648422 B2 JPH0648422 B2 JP H0648422B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal display
- source line
- source
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
Description
【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、液晶表示装置用基板の検査方法に関する。
（従来の技術） 近年、例えば液晶表示装置等は、画素の高集積化が進
み、20万〜30万画素を有する液晶表示装置も開発されて
いる。
み、20万〜30万画素を有する液晶表示装置も開発されて
いる。
このような液晶表示装置では、ガラス基板等の基板上に
各画素（ピクセル）毎にパッシベイト膜、配向膜等を備
えた透明電極が形成されており、アクティブマトリクス
方式の液晶表示装置では、これらのピクセルにそれぞれ
能動素子例えばMOS形TFT等が配置されている。また、ピ
クセルの間には、縦横に規則正しく配列されたゲートラ
インおよびソースラインが格子状に形成されており、こ
れらのゲートラインおよびソースラインには、上記MOS
形TFTのゲートおよびソースが接続されている。
各画素（ピクセル）毎にパッシベイト膜、配向膜等を備
えた透明電極が形成されており、アクティブマトリクス
方式の液晶表示装置では、これらのピクセルにそれぞれ
能動素子例えばMOS形TFT等が配置されている。また、ピ
クセルの間には、縦横に規則正しく配列されたゲートラ
インおよびソースラインが格子状に形成されており、こ
れらのゲートラインおよびソースラインには、上記MOS
形TFTのゲートおよびソースが接続されている。
そして、同様に、各ピクセル毎にパッシベイト膜、配向
膜等を備えた透明電極が形成された基板が、上記基板に
近接対向して配置され、これらの基板間に液晶が封入さ
れる。
膜等を備えた透明電極が形成された基板が、上記基板に
近接対向して配置され、これらの基板間に液晶が封入さ
れる。
このような液晶表示装置用基板の検査としては、例ば上
記MOS形TFTが接続されたゲートライン、ソースラインの
交点における絶縁抵抗の値の検査、隣接するライン間の
短絡の有無の検査、各ラインの断線の有無の検査等があ
る。
記MOS形TFTが接続されたゲートライン、ソースラインの
交点における絶縁抵抗の値の検査、隣接するライン間の
短絡の有無の検査、各ラインの断線の有無の検査等があ
る。
例えばゲートライン、ソースラインの交点における絶縁
抵抗に値の検査を行う場合、従来は、順次ゲートライン
に所定の電圧を印加し、ソースラインに流れる電流を測
定することにより、これらのラインの交点における絶縁
抵抗の値を測定している。
抵抗に値の検査を行う場合、従来は、順次ゲートライン
に所定の電圧を印加し、ソースラインに流れる電流を測
定することにより、これらのラインの交点における絶縁
抵抗の値を測定している。
（発明が解決しようとする問題点） しかしながら、上述のようなゲートライン、ソースライ
ンによって構成される被測定対象回路には、10ピコファ
ラッド程度の電気容量と、100メガオーム程度の電気抵
抗がある。したがって、この電気回路は、 100×106×10×10-12＝10-3 すなわち１ミリ秒程度の時定数を有し、ソースラインに
流れる電流は、電圧印加を開始してから安定状態となる
まで時間的に変化する。このため、従来方法において
は、測定時間は一般に上記時定数の10倍程度、すなわち
10ミリ秒程度としている。
ンによって構成される被測定対象回路には、10ピコファ
ラッド程度の電気容量と、100メガオーム程度の電気抵
抗がある。したがって、この電気回路は、 100×106×10×10-12＝10-3 すなわち１ミリ秒程度の時定数を有し、ソースラインに
流れる電流は、電圧印加を開始してから安定状態となる
まで時間的に変化する。このため、従来方法において
は、測定時間は一般に上記時定数の10倍程度、すなわち
10ミリ秒程度としている。
一方、近年液晶表示装置は、高集積化の傾向にあり、上
記ゲートラインおよびソースラインの数も増加する傾向
にあるため、測定を行う交点の数も増加する傾向にあ
る。
記ゲートラインおよびソースラインの数も増加する傾向
にあるため、測定を行う交点の数も増加する傾向にあ
る。
したがって、従来方法では、１枚の基板検査に要する時
間が非常に長くなるため、検査時間を短縮することので
きる電気回路の検査方法の開発が望まれていた。
間が非常に長くなるため、検査時間を短縮することので
きる電気回路の検査方法の開発が望まれていた。
本発明は、かかる従来の事情に対処してなされたもの
で、従来に比べて大幅に検査時間を短縮することのでき
る液晶表示装置用基板の検査方法を提供しようとするも
のである。
で、従来に比べて大幅に検査時間を短縮することのでき
る液晶表示装置用基板の検査方法を提供しようとするも
のである。
［発明の構成］ （問題点を解決するための手段） すわち本発明の液晶表示装置用基板の検査方法は、液晶
表示装置用基板のピクセル間に格子状に配列されたゲー
トラインとソースラインの交点における絶縁抵抗を順次
検査するにあたり、 少なくとも次に測定を行う前記ソースラインに予め電圧
を印加して充電しておき、該ソースラインのゲートライ
ンとの交点における絶縁抵抗の検査開始時点までにこの
ソースラインに接続された電気回路を電気的に安定な状
態としておくことを特徴とする。
表示装置用基板のピクセル間に格子状に配列されたゲー
トラインとソースラインの交点における絶縁抵抗を順次
検査するにあたり、 少なくとも次に測定を行う前記ソースラインに予め電圧
を印加して充電しておき、該ソースラインのゲートライ
ンとの交点における絶縁抵抗の検査開始時点までにこの
ソースラインに接続された電気回路を電気的に安定な状
態としておくことを特徴とする。
（作 用） 本発明の液晶表示装置用基板の検査方法では、少なくと
も次に測定を行うソースラインに接続された電気回路
を、予め充電しておき、該電気回路の電気的特性の検査
開始時点までにこの電気回路を電気的に安定な状態とし
ておく。
も次に測定を行うソースラインに接続された電気回路
を、予め充電しておき、該電気回路の電気的特性の検査
開始時点までにこの電気回路を電気的に安定な状態とし
ておく。
したがって、測定対象のソースラインに接続された電気
回路の電気容量および電気抵抗が大きく、時定数が長い
場合でも、従来方法に較べて短時間で測定を行うことが
できる。
回路の電気容量および電気抵抗が大きく、時定数が長い
場合でも、従来方法に較べて短時間で測定を行うことが
できる。
（実施例） 以下本発明方法を、液晶表示装置用基板のゲートライン
とソースラインの交点における絶縁抵抗値の検査に適用
した実施例を、図面を参照して説明する。
とソースラインの交点における絶縁抵抗値の検査に適用
した実施例を、図面を参照して説明する。
アクティブマトリクス方式の液晶表示装置のガラス基板
１には、透明電極、パッシベイト膜、配向膜等を備えた
多数のピクセル２が形成されている。
１には、透明電極、パッシベイト膜、配向膜等を備えた
多数のピクセル２が形成されている。
これらのピクセル２には、それぞれMOS形TFT３が配置さ
れており、このMOS形TFT３のゲートは、それぞれゲート
ライン４ａ，４ｂ，４ｃ……に、ソースは、それぞれソ
ースライン５ａ，５ｂ，５ｃ……に接続されている。ま
た、MOS形TFT３のドレインは、それぞれピクセル２内の
透明電極に接続されている。
れており、このMOS形TFT３のゲートは、それぞれゲート
ライン４ａ，４ｂ，４ｃ……に、ソースは、それぞれソ
ースライン５ａ，５ｂ，５ｃ……に接続されている。ま
た、MOS形TFT３のドレインは、それぞれピクセル２内の
透明電極に接続されている。
また、上記ゲートライン４ａ，４ｂ，４ｃ……およびソ
ースライン５ａ，５ｂ，５ｃ……は、それぞれガラス基
板１の端部に配置されたゲートリード電極６ａ，６ｂ，
６ｃ……およびソースリード電極７ａ，７ｂ，７ｃ……
に接続されている。
ースライン５ａ，５ｂ，５ｃ……は、それぞれガラス基
板１の端部に配置されたゲートリード電極６ａ，６ｂ，
６ｃ……およびソースリード電極７ａ，７ｂ，７ｃ……
に接続されている。
そして、この実施例方法では、上記構成の液晶表示装置
用基板のゲートライン４ａ，４ｂ，４ｃ……とソースラ
イン５ａ，５ｂ，５ｃ……の交点における絶縁抵抗の検
査を次のようにして行う。
用基板のゲートライン４ａ，４ｂ，４ｃ……とソースラ
イン５ａ，５ｂ，５ｃ……の交点における絶縁抵抗の検
査を次のようにして行う。
すなわち、上記ソースリード電極７ａ，７ｂ，７ｃ……
に、リレー回路８ａ，８ｂ，８ｃ……を介して定電圧源
９を接続し、ゲートリード電極６ａ，６ｂ，６ｃ……
を、リレー回路１０ａ，１０ｂ，１０ｃ……を介して電
流計１１およびリレー回路１２ａ，１２ｂ，１２ｃ……
を介してグランドに接続する。
に、リレー回路８ａ，８ｂ，８ｃ……を介して定電圧源
９を接続し、ゲートリード電極６ａ，６ｂ，６ｃ……
を、リレー回路１０ａ，１０ｂ，１０ｃ……を介して電
流計１１およびリレー回路１２ａ，１２ｂ，１２ｃ……
を介してグランドに接続する。
なお、上記電気的接続は、従来方法による基板検査装置
と同様に、プローブ針を各リード電極に接触させること
により行うことができる。
と同様に、プローブ針を各リード電極に接触させること
により行うことができる。
そして、リレー回路８ａ，８ｂ，８ｃ……およびリレー
回路１０ａ，１０ｂ，１０ｃ……を順次ONとして、ゲー
トライン４ａ，４ｂ，４ｃ……に定電圧源９から例えば
10〜20Ｖ程度の一定電圧を印加し、電流計１１により、
ソースライン５ａ，５ｂ，５ｃ……に流れる電流を測定
して、これらの交点の絶縁抵抗値の検査を行う。なお、
リレー回路１２ａ，１２ｂ，１２ｃ……は、通常はON状
態すなわちグランドに接続された状態とし、測定中は、
OFF状態とする。またこのような、リレー回路１０ａ，
１０ｂ，１０ｃ……およびリレー回路１２ａ，１２ｂ，
１２ｃ……による電流計１１とグランドとの切替え、１
つのリレー回路によって行ってもよい。
回路１０ａ，１０ｂ，１０ｃ……を順次ONとして、ゲー
トライン４ａ，４ｂ，４ｃ……に定電圧源９から例えば
10〜20Ｖ程度の一定電圧を印加し、電流計１１により、
ソースライン５ａ，５ｂ，５ｃ……に流れる電流を測定
して、これらの交点の絶縁抵抗値の検査を行う。なお、
リレー回路１２ａ，１２ｂ，１２ｃ……は、通常はON状
態すなわちグランドに接続された状態とし、測定中は、
OFF状態とする。またこのような、リレー回路１０ａ，
１０ｂ，１０ｃ……およびリレー回路１２ａ，１２ｂ，
１２ｃ……による電流計１１とグランドとの切替え、１
つのリレー回路によって行ってもよい。
この時、定電圧源９から少なくとも次に測定を行うゲー
トラインに予め電圧を印加しておき、充電を済ませた安
定した状態から測定が開始できる状態としておく。例え
ばリレー回路８ｂおよびリレー回路１０ｂをONとして交
点Ｐ１の絶縁抵抗値の測定を行っている場合であって、
次にソースライン５ｃの測定を行う場合は、少なくとも
ソースライン５ｂの測定中に、少なくともリレー回路８
ｃをONとしておき、ソースライン５ｃに予め電圧を印加
しておき、ソースライン５ｃの測定を開始する時点で
は、ソースライン５ｃの充電が終了し、安定した状態か
ら測定を開始することができる状態としておく。
トラインに予め電圧を印加しておき、充電を済ませた安
定した状態から測定が開始できる状態としておく。例え
ばリレー回路８ｂおよびリレー回路１０ｂをONとして交
点Ｐ１の絶縁抵抗値の測定を行っている場合であって、
次にソースライン５ｃの測定を行う場合は、少なくとも
ソースライン５ｂの測定中に、少なくともリレー回路８
ｃをONとしておき、ソースライン５ｃに予め電圧を印加
しておき、ソースライン５ｃの測定を開始する時点で
は、ソースライン５ｃの充電が終了し、安定した状態か
ら測定を開始することができる状態としておく。
そして、上記手順を繰り返すことにより、各ゲートライ
ン４ａ，４ｂ，４ｃ……とソースライン５ａ，５ｂ，５
ｃ……の交点の絶縁抵抗値の検査を行う。
ン４ａ，４ｂ，４ｃ……とソースライン５ａ，５ｂ，５
ｃ……の交点の絶縁抵抗値の検査を行う。
なお、上記リレー回路８ａ，８ｂ，８ｃ……およびリレ
ー回路１０ａ，１０ｂ，１０ｃ……の切替えは、例えば
マイクロコンピュータ等による制御により短時間で行う
ことができる。また、ソースラインへの電圧の印加は、
測定開始前の複数のソースラインに対して同時に行って
も良い。
ー回路１０ａ，１０ｂ，１０ｃ……の切替えは、例えば
マイクロコンピュータ等による制御により短時間で行う
ことができる。また、ソースラインへの電圧の印加は、
測定開始前の複数のソースラインに対して同時に行って
も良い。
すなわち、この実施例の電気回路の検査法では、測定を
行うラインを予め充電しておき、充電を済ませた安定し
た状態から測定を開始するので、測定対象の電気容量お
よび電気抵抗が大きく、時定数が長い場合でも、従来方
法に較べて短時間で測定を行うことができる。
行うラインを予め充電しておき、充電を済ませた安定し
た状態から測定を開始するので、測定対象の電気容量お
よび電気抵抗が大きく、時定数が長い場合でも、従来方
法に較べて短時間で測定を行うことができる。
［発明の効果］ 上述のように、本発明の液晶表示装置用基板の検査方法
では、従来に比べて大幅に検査時間を短縮することがで
きる。
では、従来に比べて大幅に検査時間を短縮することがで
きる。
第１図は本発明の一実施例の電気回路の検査方法を説明
するための液晶表示装置用基板および検査装置の構成図
である。 １……ガラス基板、２……ピクセル、３MOS形TFT、４…
…ゲートライン、５……ソースライン、６……ゲートリ
ード電極、７……ソースリード電極、８，１０，１２…
…リレー回路、９……定電圧源、１０……電流計。
するための液晶表示装置用基板および検査装置の構成図
である。 １……ガラス基板、２……ピクセル、３MOS形TFT、４…
…ゲートライン、５……ソースライン、６……ゲートリ
ード電極、７……ソースリード電極、８，１０，１２…
…リレー回路、９……定電圧源、１０……電流計。
Claims (1)
- 【請求項１】液晶表示装置用基板のピクセル間に格子状
に配列されたゲートラインとソースラインの交点におけ
る絶縁抵抗を順次検査するにあたり、 少なくとも次に測定を行う前記ソースラインに予め電圧
を印加して充電しておき、該ソースラインのゲートライ
ンとの交点における絶縁抵抗の検査開始時点までにこの
ソースラインに接続された電気回路を電気的に安定な状
態としておくことを特徴とする液晶表示装置用基板の検
査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30395187A JPH0648422B2 (ja) | 1987-12-01 | 1987-12-01 | 液晶表示装置用基板の検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30395187A JPH0648422B2 (ja) | 1987-12-01 | 1987-12-01 | 液晶表示装置用基板の検査方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01144093A JPH01144093A (ja) | 1989-06-06 |
| JPH0648422B2 true JPH0648422B2 (ja) | 1994-06-22 |
Family
ID=17927252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30395187A Expired - Fee Related JPH0648422B2 (ja) | 1987-12-01 | 1987-12-01 | 液晶表示装置用基板の検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0648422B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04351972A (ja) * | 1990-04-26 | 1992-12-07 | Genrad Inc | フラットパネルディスプレイ用制御マトリックスの試験方法 |
| JPH0659283A (ja) * | 1992-04-27 | 1994-03-04 | Terenikusu:Kk | Ｔｆｔ−ｌｃｄの検査方法及びその装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0782165B2 (ja) * | 1984-08-16 | 1995-09-06 | セイコーエプソン株式会社 | 液晶表示装置の製造方法 |
-
1987
- 1987-12-01 JP JP30395187A patent/JPH0648422B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01144093A (ja) | 1989-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01161316A (ja) | 液晶表示装置の検査方法 | |
| JPH05240901A (ja) | 液晶表示装置用基板の粒子線式試験方法 | |
| JPH08101397A (ja) | 薄膜トランジスタ型液晶表示装置とその製造方法 | |
| US5550484A (en) | Apparatus and method for inspecting thin film transistor | |
| JP2002055141A (ja) | アレイ基板の検査方法及び該検査装置 | |
| JPH0648422B2 (ja) | 液晶表示装置用基板の検査方法 | |
| JPH1184420A (ja) | 液晶表示装置、アレイ基板の検査方法およびアレイ基板用テスタ | |
| JP2506840B2 (ja) | アクティブマトリックスアレイの検査方法 | |
| JPH05333370A (ja) | アクティブマトリクス型液晶表示素子 | |
| JPS62151769A (ja) | アクテイブマトリクス基板の検査方法 | |
| JPH0769676B2 (ja) | アクティブマトリックスアレイおよびその検査方法 | |
| JPH07287247A (ja) | アクティブマトリクス基板の検査方法 | |
| JPH07120694B2 (ja) | 液晶表示装置の検査装置及びその検査方法 | |
| JPH0915645A (ja) | アクティブマトリクス液晶表示素子 | |
| JP2612444B2 (ja) | 液晶表示装置用基板検査装置 | |
| JPH04314032A (ja) | 薄膜トランジスタの欠陥検査方法 | |
| JPH08220557A (ja) | 液晶表示装置、その検査方法及び静電気防止方法 | |
| KR200179140Y1 (ko) | 액정표시장치 | |
| JPS63123093A (ja) | 液晶表示装置の欠陥検査方法 | |
| JP3191898B2 (ja) | 薄膜トランジスタアレイの検査方法 | |
| JP3121038B2 (ja) | Ｌｃｄ基板上のｔｆｔ画素の検査方法及び検査装置 | |
| JPH05113574A (ja) | マトリクス表示装置 | |
| JPH01191197A (ja) | 表示パネルのアクティブマトリックス基板の試験方法 | |
| JPH05107298A (ja) | 配線装置の検査方法、製造方法および検査装置 | |
| JPH01212328A (ja) | 液晶ディスプレイ検査装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |