JPH064812U - 定電流回路 - Google Patents

Abstract

(57)【要約】 【目的】 バイアス用直流電源を不要とし、且つ極めて
安定な定電流を得る。 【構成】 第１端子に第２PNP トランジスタ（以下トラ
ンジスタをＴｒと略記する）のエミッタと第１電流検出
抵抗の一端とを、この第１電流検出抵抗の他端に第２PN
P Ｔｒのベースと第１PNP Ｔｒのエミッタとを、この第
１PNP Ｔｒのベースに第２PNP Ｔｒのコレクタと第１NP
N Ｔｒのコレクタとを、この第１NPN Ｔｒのベースに第
１PNP Ｔｒのコレクタと第２NPN Ｔｒのコレクタとを、
この第２NPN Ｔｒのベースに第１NPN Ｔｒのエミッタと
第２電流検出抵抗の一端とを、この第２電流検出抵抗の
他端に第２NPN Ｔｒのエミッタと第２端子とを接続し、
第１及び第２PNP Ｔｒの各ベース間、第２PNP Ｔｒと第
１NPN Ｔｒの各コレクタ間、又は第１及び第２NPN Ｔｒ
の各ベース間のいずれか一箇所に発振防止用コンデンサ
を接続する。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、電力増幅器等において用いられる定電流回路に関する。

【０００２】

【従来の技術】

従来における代表的な定電流回路は、図２に示す如く、第１端子010 にコレク タが接続された第１ＰＮＰトランジスタ01のベースに、第２ＮＰＮトランジスタ 02のコレクタが接続され、ここに直流電源020 が抵抗021 を介して接続される。 前記第１ＮＰＮトランジスタ01のエミッタには、電流検出抵抗03の一端と前記第 ２ＮＰＮトランジスタ02のベースとが接続され、この第２ＮＰＮトランジスタ02 のエミッタと前記電流検出抵抗03の他端とが第２端子に接続された回路構成とな っている。

【０００３】 この回路は、第１ＮＰＮトランジスタ01のエミッタ電流による電流検出抵抗03 の電圧降下が、第２ＮＰＮトランジスタ02のベース−エミッタ間電圧Ｖ_BEと同じ になるような負帰還がかかり、次式で示すように、出力電流Ｉ_O が定電流として 流れるように動作する。

【０００４】 Ｉ_O ＝Ｖ_BE／Ｒ_S ，但しＲ_S は電流検出抵抗(03)値

【０００５】

【考案が解決しようとする課題】

この様な構造を有する従来の定電流回路は、第２ＮＰＮトランジスタ02のベー ス−エミッタ間電圧Ｖ_BEを基準電圧として利用しているが、このＶ_BEは第２ＮＰ Ｎトランジスタ02に流れる電流、すなわち直流電源020 等の電圧に変動が生じる とこれに応じて変化し、このＶ_BEの変化と同じ割合で出力電流Ｉ_O も変化すると いう解決すべき欠点があった。

【０００６】 そこで本考案は、上記従来例に付する欠点を解消し、上記直流電源020 を必要 とすることなく、極めて安定な定電流を供給できる定電流回路を提供することを 目的とする。

【０００７】

【課題を解決するための手段】

上記目的を達成するための本考案に係る定電流回路は、第１端子10に第２ＰＮ Ｐトランジスタ5 のエミッタと第１電流検出抵抗6 の一端とが接続され、前記第 ２ＰＮＰトランジスタ5 のベースに前記第１電流検出抵抗6 の他端と第１ＰＮＰ トランジスタ4 のエミッタとが接続され、この第１ＰＮＰトランジスタ4 のベー スに前記第２ＰＮＰトランジスタ5 のコレクタと第１ＮＰＮトランジスタ1 のコ レクタとが接続され、この第１ＮＰＮトランジスタ1 のベースに前記第１ＰＮＰ トランジスタ4 のコレクタと第２ＮＰＮトランジスタ2 のコレクタとが接続され 、この第２ＮＰＮトランジスタ2 のベースに前記第１ＮＰＮトランジスタ1 のエ ミッタと第２電流検出抵抗3 の一端とが接続され、この第２電流検出抵抗3 の他 端に前記第２ＮＰＮトランジスタ2 のエミッタと第２端子11とが接続され、前記 第２ＰＮＰトランジスタ5 のベース−第１ＰＮＰトランジスタ4 のベース間、前 記第１ＮＰＮトランジスタ1 のコレクタ−第１ＰＮＰトランジスタ4 のコレクタ 間、又は前記第１ＮＰＮトランジスタ1 のベース−前記第２ＮＰＮトランジスタ 2 のベース間の少なくとも１箇所に発振防止用コンデンサが接続されたことを特 徴とする。

【０００８】

【作用】

そして、この様な構成の定電流回路では、その出力電流Ｉ_O は、図１よりも明 らかなように、第１ＰＮＰトランジスタ4 のコレクタ電流と第１ＮＰＮトランジ スタ1 のコレクタ電流の総和となる。

【０００９】 まず、第１ＮＰＮトランジスタ1 のコレクタ電流に着目し、この第１ＮＰＮト ランジスタ1 のコレクタ電流が、何らかの要因で増加したとすると、第１ＰＮＰ トランジスタ4 のベース電流が増加し、第１ＰＮＰトランジスタ4 のエミッタ電 流が増加し、第１電流検出抵抗6 の電圧降下が増加し、第２ＰＮＰトランジスタ 5 のＶ_BEが増加し、第１ＰＮＰトランジスタ4 のベース電流が減少し、この第１ ＰＮＰトランジスタ4 のコレクタ電流の増加が抑制され、第１ＮＰＮトランジス タ1 のベース電流が減少し、第１ＮＰＮトランジスタ1 のコレクタ電流が減少す る、という負帰還が成立するため、第１ＮＰＮトランジスタ1 のコレクタ電流は 一定となる。

【００１０】 第１ＰＮＰトランジスタ4 のコレクタ電流についても、本考案に係る定電流回 路は、トランジスタの極性が異なるのみで、第１端子010 側と第２端子011 側で 対称に構成されているため、前記第１ＰＮＰトランジスタのコレクタ電流と同様 に一定となる。従って、これらの総和である出力電流Ｉ_O も一定となる。

【００１１】 なお、発振防止用コンデンサ7,8,9 は、この定電流回路に生ずる正帰還を中和 し、安定に動作させるものである。

【００１２】

【実施例】

図１により、本考案の実施例を詳述する。図１は、本考案の実施例の回路図で あり、1 は第１ＮＰＮトランジスタ、2 は第２ＮＰＮトランジスタ、3 は第２電 流検出抵抗、4 は第１ＰＮＰトランジスタ、5 は第２ＰＮＰトランジスタ、6 は 第１電流検出抵抗、7,8,9 は発振防止用コンデンサである。

【００１３】 まず第１端子10に第２ＰＮＰトランジスタ5 のエミッタ端子と第１電流検出抵 抗6 の一端とを接続する。この第１電流検出抵抗6 の他端に前記第２ＰＮＰトラ ンジスタ5 のベース端子と第１ＰＮＰトランジスタ4 のエミッタ端子とを接続す る。この第１ＰＮＰトランジスタ4 のベースには前記第２ＰＮＰトランジスタ5 のコレクタ端子と第１ＮＰＮトランジスタ1 のコレクタ端子とを接続する。この 第１ＮＰＮトランジスタ1 のベースには前記第１ＰＮＰトランジスタ4 のコレク タ端子と第２ＮＰＮトランジスタ2 のコレクタ端子とを接続する。この第２ＮＰ Ｎトランジスタ2 のベースに前記第１ＮＰＮトランジスタ1 のエミッタ端子と第 ２電流検出抵抗3 の一端とを接続する。そしてこの第２電流検出抵抗3 の他端と 前記第２ＮＰＮトランジスタ4 のエミッタ端子とを第２端子に接続する。

【００１４】 次に、この様にして得られたトランジスタ回路の前記第１及び第２ＰＮＰトラ ンジスタ4,5 の各ベース間、または前記第１ＰＮＰトランジスタ4 と前記第１Ｎ ＰＮトランジスタ1 の各コレクタ間、あるいは前記第１及び第２ＮＰＮトランジ スタ1,2 の各ベース間の通常いずれか一箇所に発振防止用コンデンサ7,8,9 を接 続する。こうして本考案に係る定電流回路が得られる。

【００１５】 以上、本考案に係る定電流回路について代表的と思われる実施例を基に詳述し たが、本考案の実施態様は、上記実施例の構造に限定されるものではなく、前記 した実用新案登録請求の範囲に記載の構成要件を具備し、本考案にいう作用を呈 し、以下に述べる効果を有する限りにおいて、適宜改変して実施しうるものであ る。

【００１６】

【効果】

本考案に係る定電流回路は、前記本考案の構成及び作用により、以下に述べる 効果を有する。 (1) 第１ＮＰＮトランジスタ及び第１ＰＮＰトランジスタに流れる電流が安定化 するため、極めて安定な出力電流が得られる。 (2) バイアス電流を与えるための直流電源が不要となるため、この直流電源の変 動の影響を受けることがなく、また２端子回路網となるので取扱いが便利になる 。

【図面の簡単な説明】

【図１】本考案の実施例の定電流回路図。

【図２】従来の定電流回路図。

【符号の説明】

1 第１ＮＰＮトランジスタ 2 第２ＮＰＮトランジスタ 3 第２電流検出抵抗 4 第１ＰＮＰトランジスタ 5 第２ＰＮＰトランジスタ 6 第１電流検出抵抗 7,8,9 発振防止用コンデンサ 10 第１端子 11 第２端子

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 第１端子（１０）に第２ＰＮＰトランジ
   スタ（５）のエミッタと第１電流検出抵抗（６）の一端
   とが接続され、前記第２ＰＮＰトランジスタ（５）のベ
   ースに前記第１電流検出抵抗（６）の他端と第１ＰＮＰ
   トランジスタ（４）のエミッタとが接続され、この第１
   ＰＮＰトランジスタ（４）のベースに前記第２ＰＮＰト
   ランジスタ（５）のコレクタと第１ＮＰＮトランジスタ
   （１）のコレクタとが接続され、この第１ＮＰＮトラン
   ジスタ（１）のベースに前記第１ＰＮＰトランジスタ
   （４）のコレクタと第２ＮＰＮトランジスタ（２）のコ
   レクタとが接続され、この第２ＮＰＮトランジスタ
   （２）のベースに前記第１ＮＰＮトランジスタ（１）の
   エミッタと第２電流検出抵抗（３）の一端とが接続さ
   れ、この第２電流検出抵抗（３）の他端に前記第２ＮＰ
   Ｎトランジスタ（２）のエミッタと第２端子（１１）と
   が接続され、前記第２ＰＮＰトランジスタ（５）のベー
   ス−第１ＰＮＰトランジスタ（４）のベース間、前記第
   １ＮＰＮトランジスタ（１）のコレクタ−第１ＰＮＰト
   ランジスタ（４）のコレクタ間、又は前記第１ＮＰＮト
   ランジスタ（１）のベース−前記第２ＮＰＮトランジス
   タ（２）のベース間の少なくとも１箇所に発振防止用コ
   ンデンサが接続されたことを特徴とする定電流回路。