JPH0645720A - 段付き基板の製造方法及びこれにより製造可能な段付き基板 - Google Patents
段付き基板の製造方法及びこれにより製造可能な段付き基板Info
- Publication number
- JPH0645720A JPH0645720A JP19566192A JP19566192A JPH0645720A JP H0645720 A JPH0645720 A JP H0645720A JP 19566192 A JP19566192 A JP 19566192A JP 19566192 A JP19566192 A JP 19566192A JP H0645720 A JPH0645720 A JP H0645720A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- lands
- holes
- stepped
- cut
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
Landscapes
- Combinations Of Printed Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】
【目的】 搭載可能部品の高さ制限を緩和する。
【構成】 基板２４上に一列にスルーホール２６を形成
し、これと対応する位置にランド２２を形成する。スル
ーホール２６の配置線に沿って基板２４を切断し、切断
により得られた基板片をずらしてスルーホール２６の内
面の導電層とランド２２との半田付けを行う。この半田
付けにより２個の基板片が一体化され段付き基板が製造
されると共に、機械的強度が確保される。段付き基板の
形成により、この基板をＩＣカード等の厚みが制限され
たアセンブリ内に配置した場合における搭載部品高さ制
限が緩和される。
し、これと対応する位置にランド２２を形成する。スル
ーホール２６の配置線に沿って基板２４を切断し、切断
により得られた基板片をずらしてスルーホール２６の内
面の導電層とランド２２との半田付けを行う。この半田
付けにより２個の基板片が一体化され段付き基板が製造
されると共に、機械的強度が確保される。段付き基板の
形成により、この基板をＩＣカード等の厚みが制限され
たアセンブリ内に配置した場合における搭載部品高さ制
限が緩和される。
Description
【０００１】
【産業上の利用分野】本発明は、段付き基板の製造方法
及びこれによる製造可能な段付き基板に関する。
及びこれによる製造可能な段付き基板に関する。
【０００２】
【従来の技術】近年では、各種の回路を薄型に構成した
アセンブリが各種知られている。その代表的なものとし
ては、いわゆるＩＣカードがある。
アセンブリが各種知られている。その代表的なものとし
ては、いわゆるＩＣカードがある。
【０００３】図７には、ＩＣカードの内部構成が示され
ている。この図はＩＣカードの断面図であり、その内部
にはＩＣカードに係る回路を搭載する基板１０が配置さ
れている。この基板１０は、ＩＣカードのフレームによ
り支えられ当該基板１０上の回路と外部回路とを接続す
るためのコネクタ１２によって、位置決めされている。
基板１０の上下には、当該基板１０上の回路を外部と遮
蔽するための金属板１４が配置されている。
ている。この図はＩＣカードの断面図であり、その内部
にはＩＣカードに係る回路を搭載する基板１０が配置さ
れている。この基板１０は、ＩＣカードのフレームによ
り支えられ当該基板１０上の回路と外部回路とを接続す
るためのコネクタ１２によって、位置決めされている。
基板１０の上下には、当該基板１０上の回路を外部と遮
蔽するための金属板１４が配置されている。
【０００４】
【発明が解決しようとする課題】このような構成のＩＣ
カードでは、コネクタによって基板の位置が決定され、
当該基板と金属板との間隔により基板に搭載可能な各種
電子部品の高さが制限される。例えば、基板と下側の金
属板との間隔にある程度ゆとりがある場合であっても、
基板の上側には上側の金属板との間隔により制限される
高さの電子部品しか搭載することができない。
カードでは、コネクタによって基板の位置が決定され、
当該基板と金属板との間隔により基板に搭載可能な各種
電子部品の高さが制限される。例えば、基板と下側の金
属板との間隔にある程度ゆとりがある場合であっても、
基板の上側には上側の金属板との間隔により制限される
高さの電子部品しか搭載することができない。
【０００５】このような高さ制限を回避するためには、
基板としてフレキシブル基板等を用いれば良い。しか
し、フレキシブル基板は一般に高価であり、また設計上
もビア径等各種の制限が課せられる。
基板としてフレキシブル基板等を用いれば良い。しか
し、フレキシブル基板は一般に高価であり、また設計上
もビア径等各種の制限が課せられる。
【０００６】本発明は、フレキシブル基板を用いること
なく高さ制限を緩和し、ＩＣカードのように厚みが制限
されたアセンブリ内においてスペースを有効活用可能に
することを目的とする。
なく高さ制限を緩和し、ＩＣカードのように厚みが制限
されたアセンブリ内においてスペースを有効活用可能に
することを目的とする。
【０００７】
【課題を解決するための手段】このような目的を達成す
るために、本願出願人は、次のような段付き基板の製造
方法及びこれにより製造可能な段付き基板を提案する。
まず、本発明に係る製造方法は、内面に導電層を有する
複数個のスルーホールを基板上に一列に形成し、基板の
少なくとも片面にスルーホールと対応するよう複数個の
ランドを一列に形成し、各スルーホールが分割されるよ
う基板を切断し、分割されたスルーホールがランドと当
接した状態となるよう切断された基板を重ね合わせ、分
割されたスルーホールとランドとを半田付けすることに
より、切断された基板が段違い状態で一体化された段付
き基板を製造することを特徴とする。
るために、本願出願人は、次のような段付き基板の製造
方法及びこれにより製造可能な段付き基板を提案する。
まず、本発明に係る製造方法は、内面に導電層を有する
複数個のスルーホールを基板上に一列に形成し、基板の
少なくとも片面にスルーホールと対応するよう複数個の
ランドを一列に形成し、各スルーホールが分割されるよ
う基板を切断し、分割されたスルーホールがランドと当
接した状態となるよう切断された基板を重ね合わせ、分
割されたスルーホールとランドとを半田付けすることに
より、切断された基板が段違い状態で一体化された段付
き基板を製造することを特徴とする。
【０００８】また、本発明に係る段付き基板は、複数の
半筒状の電極が端面に一列に形成された第１の基板と、
第１の基板の各電極とそれぞれ半田付けされた一列のラ
ンドを有する第２の基板と、を備えることを特徴とす
る。
半筒状の電極が端面に一列に形成された第１の基板と、
第１の基板の各電極とそれぞれ半田付けされた一列のラ
ンドを有する第２の基板と、を備えることを特徴とす
る。
【０００９】
【作用】本発明の製造方法においては、スルーホールの
切断及びこのスルーホールとランドとの半田付けによっ
て、切断された２片の基板が段違い状態で一体化され
る。このようにして製造される段付き基板、すなわち本
発明に係る段付き基板をＩＣカードのように厚みが制限
されたアセンブリ内において使用した場合、基板の位置
決めによって生じる搭載可能な部品の高さ制限が緩和さ
れる。すなわち、本発明に係る段違い基板を例えばＩＣ
カードにおいて従来と同様に位置決めした場合、当該基
板の片側において基板の厚み分だけ高さ制限が緩和され
ることになる。
切断及びこのスルーホールとランドとの半田付けによっ
て、切断された２片の基板が段違い状態で一体化され
る。このようにして製造される段付き基板、すなわち本
発明に係る段付き基板をＩＣカードのように厚みが制限
されたアセンブリ内において使用した場合、基板の位置
決めによって生じる搭載可能な部品の高さ制限が緩和さ
れる。すなわち、本発明に係る段違い基板を例えばＩＣ
カードにおいて従来と同様に位置決めした場合、当該基
板の片側において基板の厚み分だけ高さ制限が緩和され
ることになる。
【００１０】
【実施例】以下、本発明の好適な実施例について図面に
基づき説明する。
基づき説明する。
【００１１】図１には、本発明の一実施例に係る段付き
基板の形状が示されている。この図に示されるように、
本実施例の段付き基板は親基板１６と子基板１８から構
成されている。親基板１６と子基板１８はスルーホール
を切断して得られる電極２０とランド２２との半田付け
によって電気的に接続されまた一体化されている。
基板の形状が示されている。この図に示されるように、
本実施例の段付き基板は親基板１６と子基板１８から構
成されている。親基板１６と子基板１８はスルーホール
を切断して得られる電極２０とランド２２との半田付け
によって電気的に接続されまた一体化されている。
【００１２】図２乃至図４には、この実施例を製造する
際の仕掛品形状が示されている。以下、これらの図を用
いて本実施例の製造方法について説明する。
際の仕掛品形状が示されている。以下、これらの図を用
いて本実施例の製造方法について説明する。
【００１３】まず、この実施例では、図２（ａ）に示さ
れるような基板２４を用いる。この基板２４には内部に
導電層を有するスルーホール２６が一列に形成されてお
り、さらにこの基板２４の片面にはスルーホール２６と
１対１に対応するようランド２２が形成されている。こ
れらスルーホール２６及びランド２２は、基板２４上の
各電極パターンと電気的に接続されているが、ここでは
図示の簡単化のため当該電極パターンは省略する。ま
た、ランド２２は、図２（ｂ）及び（ｃ）からも明らか
なように、基板２４の表裏に形成されている。但し、基
板２４の表側のランド２２と裏側のランド２２は、スル
ーホール２６に対して対称な位置に、すなわち表側のラ
ンド２２は図中右側に、裏側のランドは図中左側に、そ
れぞれスルーホール２６との間隔が等しくなるよう形成
されている。
れるような基板２４を用いる。この基板２４には内部に
導電層を有するスルーホール２６が一列に形成されてお
り、さらにこの基板２４の片面にはスルーホール２６と
１対１に対応するようランド２２が形成されている。こ
れらスルーホール２６及びランド２２は、基板２４上の
各電極パターンと電気的に接続されているが、ここでは
図示の簡単化のため当該電極パターンは省略する。ま
た、ランド２２は、図２（ｂ）及び（ｃ）からも明らか
なように、基板２４の表裏に形成されている。但し、基
板２４の表側のランド２２と裏側のランド２２は、スル
ーホール２６に対して対称な位置に、すなわち表側のラ
ンド２２は図中右側に、裏側のランドは図中左側に、そ
れぞれスルーホール２６との間隔が等しくなるよう形成
されている。
【００１４】このようにスルーホール２６及びランド２
２が形成された基板２４を、次に、スルーホール２６の
配置線に沿って切断する。その際、当該切断は、スルー
ホール２６内部に設けられている導電層を損わないよう
行う必要がある。図３には、この切断後の基板形状が示
されている。
２が形成された基板２４を、次に、スルーホール２６の
配置線に沿って切断する。その際、当該切断は、スルー
ホール２６内部に設けられている導電層を損わないよう
行う必要がある。図３には、この切断後の基板形状が示
されている。
【００１５】この図に示されるように、スルーホール２
６の配置線に沿って基板２４を切断すると、２個の基板
１６、１８が形成される。２個の基板のうち一方の基板
１６は図１において親基板として示されていたものであ
り、他方の基板１８は図１において子基板１８として示
されていたものである。また、スルーホール２６はその
内部の導電層を損わないように切断されており、この結
果得られるスルーホール２６内部の導電層は図１におけ
る電極２０として用いられる。
６の配置線に沿って基板２４を切断すると、２個の基板
１６、１８が形成される。２個の基板のうち一方の基板
１６は図１において親基板として示されていたものであ
り、他方の基板１８は図１において子基板１８として示
されていたものである。また、スルーホール２６はその
内部の導電層を損わないように切断されており、この結
果得られるスルーホール２６内部の導電層は図１におけ
る電極２０として用いられる。
【００１６】次に、このように切断された親基板１６と
子基板１８とが、電極２０とランド２２とがそれぞれ当
接するよう重ね合わせられる。すなわち、図４に示され
るような位置で重ね合わせられる。図５には、この重ね
合わせを行った状態でのランド２２と電極２０の位置関
係が拡大して示されている。
子基板１８とが、電極２０とランド２２とがそれぞれ当
接するよう重ね合わせられる。すなわち、図４に示され
るような位置で重ね合わせられる。図５には、この重ね
合わせを行った状態でのランド２２と電極２０の位置関
係が拡大して示されている。
【００１７】このような重ね合わせ状態で、ランド２２
と電極２０との半田付けを行うことにより、親基板１６
と子基板１８を一体化でき、本実施例に係る段付き基板
が得られることとなる。この半田付けを行う場合、例え
ば、ランド２２上に半田ペースト等を印刷した上で親基
板１６及び子基板１８を図６に示すような治具２８上に
搭載固定する。この状態で、治具２８と共に親基板１６
及び個基板１８をリフローに投入すればリフロー半田付
けにより、図１に示されるような構成の段付き基板が得
られる。
と電極２０との半田付けを行うことにより、親基板１６
と子基板１８を一体化でき、本実施例に係る段付き基板
が得られることとなる。この半田付けを行う場合、例え
ば、ランド２２上に半田ペースト等を印刷した上で親基
板１６及び子基板１８を図６に示すような治具２８上に
搭載固定する。この状態で、治具２８と共に親基板１６
及び個基板１８をリフローに投入すればリフロー半田付
けにより、図１に示されるような構成の段付き基板が得
られる。
【００１８】なお、図において３０はガイド穴であり、
このガイド穴３０に治具２８のピン３２を挿入すること
により、親基板１６と子基板１８との位置決めが行われ
る。むろん、図６に示される治具２８を用いてマニュア
ルで半田付けを行ってもかまわない。このような治具を
用いることにより、親基板１６と子基板１８とを位置精
度良くかつ隙間がないように一体化することができ、一
体化に係る強度が向上することとなる。図中、斜線で示
される部位３４を折り取るようにすれば、ガイド穴３０
が製品上に残ることはない。
このガイド穴３０に治具２８のピン３２を挿入すること
により、親基板１６と子基板１８との位置決めが行われ
る。むろん、図６に示される治具２８を用いてマニュア
ルで半田付けを行ってもかまわない。このような治具を
用いることにより、親基板１６と子基板１８とを位置精
度良くかつ隙間がないように一体化することができ、一
体化に係る強度が向上することとなる。図中、斜線で示
される部位３４を折り取るようにすれば、ガイド穴３０
が製品上に残ることはない。
【００１９】
【発明の効果】以上説明したように、本発明によれば、
１枚の基板を切断し、スルーホールとランドの半田付け
により段付き基板を製造するようにしたため、このＩＣ
カード等の厚みが制限されたアセンブリ内において搭載
可能な部品の高さ制限を緩和することができる。また、
その際フレキシブル基板を用いていないため、設計上の
制限が少なくまたコストダウンできる。特に基板両面に
ランドを設けた場合には重ね合せ部分の機械的強度が高
くなり、またスルーホールの穴径が大きくできるので型
抜きが可能となるためさらなるコストダウンが可能であ
り、配線密度を緩和できる。加えて、治具を用いること
により量産への対応が可能となる。
１枚の基板を切断し、スルーホールとランドの半田付け
により段付き基板を製造するようにしたため、このＩＣ
カード等の厚みが制限されたアセンブリ内において搭載
可能な部品の高さ制限を緩和することができる。また、
その際フレキシブル基板を用いていないため、設計上の
制限が少なくまたコストダウンできる。特に基板両面に
ランドを設けた場合には重ね合せ部分の機械的強度が高
くなり、またスルーホールの穴径が大きくできるので型
抜きが可能となるためさらなるコストダウンが可能であ
り、配線密度を緩和できる。加えて、治具を用いること
により量産への対応が可能となる。
【図１】本発明の一実施例に係る段付き基板の構成を示
す斜視図であり、図１（ａ）は表を、図１（ｂ）は裏
を、それぞれ示す図である。
す斜視図であり、図１（ａ）は表を、図１（ｂ）は裏
を、それぞれ示す図である。
【図２】この実施例を製造する際に用いる基板の形状を
示す図であり、図２（ａ）は表を、図２（ｂ）は側面
を、図２（ｃ）は裏を、それぞれ示す図である。
示す図であり、図２（ａ）は表を、図２（ｂ）は側面
を、図２（ｃ）は裏を、それぞれ示す図である。
【図３】図２に示される基板をスルーホール配置線に沿
って切断した後の基板形状を示す図であり、図３（ａ）
は表を、図３（ｂ）は側面を、図３（ｃ）は裏面を、そ
れぞれ示す図である。
って切断した後の基板形状を示す図であり、図３（ａ）
は表を、図３（ｂ）は側面を、図３（ｃ）は裏面を、そ
れぞれ示す図である。
【図４】図３に示される切断後の基板を重ね合わせた状
態を示す図であり、図４（ａ）は表を、図４（ｂ）は側
面を、図４（ｃ）は裏を、それぞれ示す図である。
態を示す図であり、図４（ａ）は表を、図４（ｂ）は側
面を、図４（ｃ）は裏を、それぞれ示す図である。
【図５】図４の状態での電極とランドの位置関係を示す
図である。
図である。
【図６】本実施例において半田付けに用いる治具の形状
を示す斜視図である。
を示す斜視図である。
【図７】一従来例に係るＩＣカードの構成を示す部分断
面図である。
面図である。
１６ 親基板 １８ 子基板 ２０ 電極 ２２ ランド ２４ 基板 ２６ スルーホール ２８ 治具
Claims (2)
- 【請求項１】 内面に導電層を有する複数個のスルーホ
ールを基板上に一列に形成し、 基板の少なくとも片面にスルーホールと対応するよう複
数個のランドを一列に形成し、 各スルーホールが分割されるよう基板を切断し、 分割されたスルーホールがランドと当接した状態となる
よう切断された基板を重ね合わせ、 分割されたスルーホールとランドとを半田付けすること
により、 切断された基板が段違い状態で一体化された段付き基板
を製造することを特徴とする段付き基板の製造方法。 - 【請求項２】 複数の半筒状の電極が端面に一列に形成
された第１の基板と、 第１の基板の各電極とそれぞれ半田付けされた一列のラ
ンドを有する第２の基板と、 を備えることを特徴とする段付き基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19566192A JP3237212B2 (ja) | 1992-07-22 | 1992-07-22 | 段付き基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19566192A JP3237212B2 (ja) | 1992-07-22 | 1992-07-22 | 段付き基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0645720A true JPH0645720A (ja) | 1994-02-18 |
| JP3237212B2 JP3237212B2 (ja) | 2001-12-10 |
Family
ID=16344892
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19566192A Expired - Fee Related JP3237212B2 (ja) | 1992-07-22 | 1992-07-22 | 段付き基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3237212B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107710887A (zh) * | 2015-06-19 | 2018-02-16 | 日本电信电话株式会社 | 柔性印刷电路板的焊料接合构造 |
-
1992
- 1992-07-22 JP JP19566192A patent/JP3237212B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107710887A (zh) * | 2015-06-19 | 2018-02-16 | 日本电信电话株式会社 | 柔性印刷电路板的焊料接合构造 |
| EP3313156A4 (en) * | 2015-06-19 | 2019-01-30 | Nippon Telegraph and Telephone Corporation | SOLDER STRUCTURE FOR SOLDERING OF SOFT PRINTED CIRCUIT BOARD |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3237212B2 (ja) | 2001-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0412714Y2 (ja) | ||
| JPH06334298A (ja) | 表面実装部品の搭載構造 | |
| JPH06260368A (ja) | コンデンサおよびシールドケース | |
| EP1058307A1 (en) | Electronic unit effectively utilizing circuit board surface | |
| JPH10313157A (ja) | プリント基板 | |
| JP3673417B2 (ja) | 多層状ハイブリッド集積回路装置の構造及びその製造方法 | |
| JPH03181191A (ja) | 配線基板 | |
| CN215912388U (zh) | 框形电路板、电路板拼板、电路组件和电子设备 | |
| JPH0645720A (ja) | 段付き基板の製造方法及びこれにより製造可能な段付き基板 | |
| JPS63114299A (ja) | プリント配線板 | |
| JPH0685485A (ja) | Ｌｃ基板及びその製造方法 | |
| JPH0685465A (ja) | Ｓｍｄモジュール用基板及びその製造方法 | |
| KR850000166B1 (ko) | 프린트 배선판의 제조방법 | |
| JPH0766543A (ja) | プリント基板 | |
| JP3263863B2 (ja) | ハイブリッドｉｃ用基板とこれを用いたハイブリッドｉｃの製造方法 | |
| JP3170033B2 (ja) | 電子回路装置 | |
| JP2006020243A (ja) | 表面実装用電子部品及びメイン基板ユニット | |
| JPS6125239B2 (ja) | ||
| JPH04132177A (ja) | 混成集積回路装置および混成集積回路装置における角柱部材への端子リードの装着方法 | |
| JP2573207B2 (ja) | 表面実装部品用パツケ−ジ | |
| JPH0249741Y2 (ja) | ||
| JPH01217869A (ja) | 混成集積回路装置 | |
| JPH09293949A (ja) | 樹脂製回路基板の製造方法 | |
| JPH0685164A (ja) | ハイブリッドｉｃ基板の実装構造 | |
| JPH08181244A (ja) | 半導体キャリア |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071005 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081005 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20091005 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20101005 |
|
| LAPS | Cancellation because of no payment of annual fees |