JPH0645520A - パワートランジスタ - Google Patents
パワートランジスタInfo
- Publication number
- JPH0645520A JPH0645520A JP5075191A JP7519193A JPH0645520A JP H0645520 A JPH0645520 A JP H0645520A JP 5075191 A JP5075191 A JP 5075191A JP 7519193 A JP7519193 A JP 7519193A JP H0645520 A JPH0645520 A JP H0645520A
- Authority
- JP
- Japan
- Prior art keywords
- transistors
- contacts
- power transistor
- finger
- individual
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000013021 overheating Methods 0.000 claims description 5
- 230000003068 static effect Effects 0.000 claims description 4
- 238000012546 transfer Methods 0.000 claims description 3
- 230000001419 dependent effect Effects 0.000 claims 2
- 230000007423 decrease Effects 0.000 claims 1
- 238000004364 calculation method Methods 0.000 abstract description 5
- 238000004088 simulation Methods 0.000 abstract description 2
- 239000004065 semiconductor Substances 0.000 description 16
- 238000010438 heat treatment Methods 0.000 description 8
- 238000013461 design Methods 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 6
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 5
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000005259 measurement Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009897 systematic effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0804—Emitter regions of bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】個別トランジスタに十分に均一な加熱が生ずる
ようにする。 【構成】電気的に接続される多数の個別トランジスタを
備え、これらの個別トランジスタのコンタクトを、トラ
ンジスタの予め与えられた出力範囲に対しては動作時に
十分に均一な温度分布を生じるような相互間隔で配置す
る。
ようにする。 【構成】電気的に接続される多数の個別トランジスタを
備え、これらの個別トランジスタのコンタクトを、トラ
ンジスタの予め与えられた出力範囲に対しては動作時に
十分に均一な温度分布を生じるような相互間隔で配置す
る。
Description
【０００１】
【産業上の利用分野】本発明は、多数の能動トランジス
タ領域を有するパワートランジスタ、所謂マルチフィン
ガートランジスタに関する。
タ領域を有するパワートランジスタ、所謂マルチフィン
ガートランジスタに関する。
【０００２】
【従来の技術】パワートランジスタは多重に並んで集積
されてフィンガー状コンタクトを設けられた個別トラン
ジスタから一般に構成される。従って、このようなパワ
ートランジスタは一般にマルチフィンガートランジスタ
と称される。並列にすることによって個々のトランジス
タよりも高い出力が得られる。このようなフィンガー状
コンタクトは電界効果トランジスタ（特にＨＥＭＴ）の
ゲートまたはバイポーラトランジスタのエミッタとな
る。
されてフィンガー状コンタクトを設けられた個別トラン
ジスタから一般に構成される。従って、このようなパワ
ートランジスタは一般にマルチフィンガートランジスタ
と称される。並列にすることによって個々のトランジス
タよりも高い出力が得られる。このようなフィンガー状
コンタクトは電界効果トランジスタ（特にＨＥＭＴ）の
ゲートまたはバイポーラトランジスタのエミッタとな
る。
【０００３】パワートランジスタは動作中に損失パワー
を熱として放出する。上述したマルチフィンガートラン
ジスタの場合、この熱は列をなす個別トランジスタにお
いてそれぞれ外側に位置するトランジスタに比較して中
央のトランジスタの過熱を生ぜしめる。従来、マルチフ
ィンガートランジスタにおける個別トランジスタの不均
一加熱は測定によって検出され、分析され、そして理論
的モデルによって説明された。例えばエミッタ回路に設
けられた抵抗のような電気的回路手段によって不均一加
熱を補償することができる（例えば、刊行物「アイトリ
プルイー、トランサクションズ（ＩＥＥＥ Ｔｒａｎｓ
ａｃｔｉｏｎｓ）」ＥＤ−３６（５）、１９８９年発
行、第８５４頁以降に掲載されたＧ．−Ｂ．ガオ（Ｇａ
ｏ）ほか著“高出力ヘテロ接合形バイポーラトランジス
タの熱設計研究（ＴｈｅｒｍａｌＤｅｓｉｇｎ Ｓｔｕ
ｄｉｅｓ ｏｆ Ｈｉｇｈ Ｐｏｗｅｒ Ｈｅｔｅｒｏ
ｊｕｎｃｔｉｏｎ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔ
ｏｒｓ）”および刊行物「（ＩＥＥＥ Ｔｒａｎｓａｃ
ｔｉｏｎｓ）」ＥＤ−３８（２）、１９９１年発行、第
１８５頁以降に掲載されたＧ．−Ｂ．ガオ（Ｇａｏ）ほ
か著“ＡｌＧａＡｓ／ＧａＡｓパワーヘテロ接合形バイ
ポーラトランジスタのエミッタ安定抵抗設計および電流
取扱性（Ｅｍｉｔｔｅｒ Ｂａｌｌａｓｔｉｎｇ Ｒｅ
ｓｉｓｔｏｒＤｅｓｉｇｎ ｆｏｒ，ａｎｄ Ｃｕｒｒ
ｅｎｔ Ｈａｎｄｌｉｎｇ Ｃａｐａｂｉｌｉｔｙ ｏ
ｆ ＡｌＧａＡｓ／ＧａＡｓ Ｐｏｗｅｒ Ｈｅｔｅｒ
ｏｊｕｎｃｔｉｏｎ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓ
ｔｏｒｓ）”参照）。列の中央部に位置する個別トラン
ジスタにとって許容し得る最高温度によってマルチフィ
ンガートランジスタの最大入力が制限される。
を熱として放出する。上述したマルチフィンガートラン
ジスタの場合、この熱は列をなす個別トランジスタにお
いてそれぞれ外側に位置するトランジスタに比較して中
央のトランジスタの過熱を生ぜしめる。従来、マルチフ
ィンガートランジスタにおける個別トランジスタの不均
一加熱は測定によって検出され、分析され、そして理論
的モデルによって説明された。例えばエミッタ回路に設
けられた抵抗のような電気的回路手段によって不均一加
熱を補償することができる（例えば、刊行物「アイトリ
プルイー、トランサクションズ（ＩＥＥＥ Ｔｒａｎｓ
ａｃｔｉｏｎｓ）」ＥＤ−３６（５）、１９８９年発
行、第８５４頁以降に掲載されたＧ．−Ｂ．ガオ（Ｇａ
ｏ）ほか著“高出力ヘテロ接合形バイポーラトランジス
タの熱設計研究（ＴｈｅｒｍａｌＤｅｓｉｇｎ Ｓｔｕ
ｄｉｅｓ ｏｆ Ｈｉｇｈ Ｐｏｗｅｒ Ｈｅｔｅｒｏ
ｊｕｎｃｔｉｏｎ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔ
ｏｒｓ）”および刊行物「（ＩＥＥＥ Ｔｒａｎｓａｃ
ｔｉｏｎｓ）」ＥＤ−３８（２）、１９９１年発行、第
１８５頁以降に掲載されたＧ．−Ｂ．ガオ（Ｇａｏ）ほ
か著“ＡｌＧａＡｓ／ＧａＡｓパワーヘテロ接合形バイ
ポーラトランジスタのエミッタ安定抵抗設計および電流
取扱性（Ｅｍｉｔｔｅｒ Ｂａｌｌａｓｔｉｎｇ Ｒｅ
ｓｉｓｔｏｒＤｅｓｉｇｎ ｆｏｒ，ａｎｄ Ｃｕｒｒ
ｅｎｔ Ｈａｎｄｌｉｎｇ Ｃａｐａｂｉｌｉｔｙ ｏ
ｆ ＡｌＧａＡｓ／ＧａＡｓ Ｐｏｗｅｒ Ｈｅｔｅｒ
ｏｊｕｎｃｔｉｏｎ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓ
ｔｏｒｓ）”参照）。列の中央部に位置する個別トラン
ジスタにとって許容し得る最高温度によってマルチフィ
ンガートランジスタの最大入力が制限される。
【０００４】集積回路を設計する際、感温性回路部品を
等温線上に配置することが一般に試みられている（例え
ば、刊行物「アプライド、フィジクス、レターズ（Ａｐ
ｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ）」５８
（１０）、１９９１年３月発行、第１０６８頁以降に掲
載されたＧ．−Ｂ．ガオ（Ｇａｏ）ほか著“シリコン基
板上に設けられたＡｌＧａＡｓ／ＧａＡｓパワーヘテロ
接合形バイポーラトランジスタの均一接合温度（Ｕｎｉ
ｆｏｒｍ ｊｕｎｃｔｉｏｎ ｔｅｍｐｅｒａｔｕｒｅ
ｏｆ ＡｌＧａＡｓ／ＧａＡｓ Ｐｏｗｅｒ Ｈｅｔ
ｅｒｏｊｕｎｃｔｉｏｎ Ｂｉｐｏｌａｒ Ｔｒａｎｓ
ｉｓｔｏｒｓ ｏｎ ＳｉｌｉｃｏｎＳｕｂｓｔｒａｔ
ｅ）”参照）。
等温線上に配置することが一般に試みられている（例え
ば、刊行物「アプライド、フィジクス、レターズ（Ａｐ
ｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ）」５８
（１０）、１９９１年３月発行、第１０６８頁以降に掲
載されたＧ．−Ｂ．ガオ（Ｇａｏ）ほか著“シリコン基
板上に設けられたＡｌＧａＡｓ／ＧａＡｓパワーヘテロ
接合形バイポーラトランジスタの均一接合温度（Ｕｎｉ
ｆｏｒｍ ｊｕｎｃｔｉｏｎ ｔｅｍｐｅｒａｔｕｒｅ
ｏｆ ＡｌＧａＡｓ／ＧａＡｓ Ｐｏｗｅｒ Ｈｅｔ
ｅｒｏｊｕｎｃｔｉｏｎ Ｂｉｐｏｌａｒ Ｔｒａｎｓ
ｉｓｔｏｒｓ ｏｎ ＳｉｌｉｃｏｎＳｕｂｓｔｒａｔ
ｅ）”参照）。
【０００５】当該半導体材料の熱伝導率が小さければ小
さい程、個別トランジスタの加熱は不均一となる。従っ
て、シリコンに比較してヒ化ガリウム（ＧａＡｓ）の熱
伝導率が小さいために、ＧａＡｓを使用すると、シリコ
ンの場合よりも不均一な加熱が見込まれる。半導体材料
の種々異なった熱伝導係数は関連する表データから知る
ことができる。
さい程、個別トランジスタの加熱は不均一となる。従っ
て、シリコンに比較してヒ化ガリウム（ＧａＡｓ）の熱
伝導率が小さいために、ＧａＡｓを使用すると、シリコ
ンの場合よりも不均一な加熱が見込まれる。半導体材料
の種々異なった熱伝導係数は関連する表データから知る
ことができる。
【０００６】能動トランジスタ領域、特にパワートラン
ジスタの能動トランジスタ領域は実際上半導体基体の表
面上に二次元に亘って存在する熱源を形成する。刊行物
「アイトリプルイー、トランサクションズ（ＩＥＥＥ
Ｔｒａｎｓａｃｔｉｏｎｓ）」ＥＤ−１９（１）、１９
７２年発行、第４１頁以降に掲載されたＲ．Ｄ．リンド
ステッド（Ｌｉｎｄｓｔｅｄ）およびＲ．Ｊ．サーティ
（Ｓｕｒｔｙ）著“半導体チップの安定状態の接合温度
（Ｓｔｅａｄｙ Ｓｔａｔｅ Ｊｕｎｃｔｉｏｎ Ｔｅ
ｍｐｅｒａｔｕｒｅｓ ｏｆ Ｓｅｍｉｃｏｎｄｕｃｔ
ｏｒ Ｃｈｉｐｓ）”には、三次元の静的温度シミュレ
ーションの計算が記載されており、この温度シミュレー
ションから、この場合には個別トランジスタが存在する
半導体表面上の温度分布が明らかになる。この半導体表
面に対して垂直に位置する第３の空間次元は冷却体を介
する熱排出の説明のために必要とされる。
ジスタの能動トランジスタ領域は実際上半導体基体の表
面上に二次元に亘って存在する熱源を形成する。刊行物
「アイトリプルイー、トランサクションズ（ＩＥＥＥ
Ｔｒａｎｓａｃｔｉｏｎｓ）」ＥＤ−１９（１）、１９
７２年発行、第４１頁以降に掲載されたＲ．Ｄ．リンド
ステッド（Ｌｉｎｄｓｔｅｄ）およびＲ．Ｊ．サーティ
（Ｓｕｒｔｙ）著“半導体チップの安定状態の接合温度
（Ｓｔｅａｄｙ Ｓｔａｔｅ Ｊｕｎｃｔｉｏｎ Ｔｅ
ｍｐｅｒａｔｕｒｅｓ ｏｆ Ｓｅｍｉｃｏｎｄｕｃｔ
ｏｒ Ｃｈｉｐｓ）”には、三次元の静的温度シミュレ
ーションの計算が記載されており、この温度シミュレー
ションから、この場合には個別トランジスタが存在する
半導体表面上の温度分布が明らかになる。この半導体表
面に対して垂直に位置する第３の空間次元は冷却体を介
する熱排出の説明のために必要とされる。
【０００７】
【発明が解決しようとする課題】本発明の課題は、個別
トランジスタの十分に均一な加熱が生じるように、多重
コンタクトを備えたパワートランジスタを構成すること
にある。
トランジスタの十分に均一な加熱が生じるように、多重
コンタクトを備えたパワートランジスタを構成すること
にある。
【０００８】
【課題を解決するための手段】上述の課題を解決するた
め、本発明によれば、モノリシックに集積されて電気的
に接続されそして一平面に配置された複数の個別トラン
ジスタを備え、この個別トランジスタのフィンガー状コ
ンタクトが１つまたは複数の共通コンタクト面によって
規定された並進対称性または鏡面対称性を破るように配
置され、それによってパワートランジスタの動作時の温
度が、有効電力の所定範囲内では個別トランジスタの配
置平面に対して平行に位置する平面においては、個別ト
ランジスタの一部にパワートランジスタの機能を妨害す
る過熱が生じないように、少なくとも三次元に亘って一
定に保持される。
め、本発明によれば、モノリシックに集積されて電気的
に接続されそして一平面に配置された複数の個別トラン
ジスタを備え、この個別トランジスタのフィンガー状コ
ンタクトが１つまたは複数の共通コンタクト面によって
規定された並進対称性または鏡面対称性を破るように配
置され、それによってパワートランジスタの動作時の温
度が、有効電力の所定範囲内では個別トランジスタの配
置平面に対して平行に位置する平面においては、個別ト
ランジスタの一部にパワートランジスタの機能を妨害す
る過熱が生じないように、少なくとも三次元に亘って一
定に保持される。
【０００９】本発明の構成は請求項２以降に記載されて
いる。
いる。
【００１０】パワートランジスタの本発明による構成
は、均一に負荷された個別トランジスタにおける不均一
加熱はフィンガー状コンタクトが相互に等間隔に配置さ
れることに起因するという認識に基づいている。温度分
布のシミュレーション計算を用いて、マルチフィンガー
トランジスタにおける個別トランジスタのコンタクト間
隔は、全ての個別トランジスタにとって有効電力の予め
与えられた範囲では動作中に少なくともほぼ同一の最大
温度が得られるように決定することができる。このよう
な均一温度分布は全トランジスタの効率を高め、そして
マルチフィンガートランジスタの部分的な過熱を防止す
る。
は、均一に負荷された個別トランジスタにおける不均一
加熱はフィンガー状コンタクトが相互に等間隔に配置さ
れることに起因するという認識に基づいている。温度分
布のシミュレーション計算を用いて、マルチフィンガー
トランジスタにおける個別トランジスタのコンタクト間
隔は、全ての個別トランジスタにとって有効電力の予め
与えられた範囲では動作中に少なくともほぼ同一の最大
温度が得られるように決定することができる。このよう
な均一温度分布は全トランジスタの効率を高め、そして
マルチフィンガートランジスタの部分的な過熱を防止す
る。
【００１１】
【実施例】次に本発明による実施例を図面に基づいて説
明する。
明する。
【００１２】本発明によるパワートランジスタにおいて
は、各個別トランジスタに対するマルチフィンガーコン
タクトは、トランジスタがこのトランジスタ用に企図さ
れている有効電力値でまたは有効電力範囲内で駆動され
る場合にそのトランジスタが少なくともほぼ均一に加熱
されるような間隔にて互いに配置されている。図１には
例えば中央の条帯状でかつ凹凸状または鋸歯状に縁部を
形成されたコンタクト（例えばベース）が示されてい
る。この凹凸状突起の各々からは３つのコンタクトフィ
ンガーが突出しており、これらのコンタクトフィンガー
には対向して位置するコンタクト（例えばエミッタ、コ
レクタ）の２つのコンタクトフィンガーがそれぞれ嵌ま
り込んでいる。それぞれ一組のコンタクトフィンガーに
よって形成されたこの個別トランジスタと列において次
に位置する個別トランジスタとの間隔は種々異なってい
る。図には理解を容易にするために列の始端部と終端部
とのコンタクトフィンガーだけが記載され、残りは破線
で示されている。中央コンタクトの両側が電流リードに
接続されている図示された装置においては、トランジス
タ相互間が従来一般的に行われているように同一間隔に
選定されている場合には、中央の個別トランジスタは縁
部の個別トランジスタよりも強く加熱される。本発明に
よれば、個別トランジスタの間隔は、加熱がほぼ均一に
行われ、それゆえ個別トランジスタの列全体に亘って動
作中にはほぼ同一温度となるように設定される。この実
施例においては図から分るようにトランジスタ相互の間
隔は、列の一番内側の個別トランジスタと一番外側の個
別トランジスタとを除いて、ほぼ等しい。それぞれ一番
内側の両トランジスタは間を詰められており、それゆえ
それらの相互間隔は小さくされており、そしてそれぞれ
外側へ続いているトランジスタとの間隔は大きくされて
いる。各列の端部に位置するトランジスタは同様に他の
トランジスタへ近づけられている。
は、各個別トランジスタに対するマルチフィンガーコン
タクトは、トランジスタがこのトランジスタ用に企図さ
れている有効電力値でまたは有効電力範囲内で駆動され
る場合にそのトランジスタが少なくともほぼ均一に加熱
されるような間隔にて互いに配置されている。図１には
例えば中央の条帯状でかつ凹凸状または鋸歯状に縁部を
形成されたコンタクト（例えばベース）が示されてい
る。この凹凸状突起の各々からは３つのコンタクトフィ
ンガーが突出しており、これらのコンタクトフィンガー
には対向して位置するコンタクト（例えばエミッタ、コ
レクタ）の２つのコンタクトフィンガーがそれぞれ嵌ま
り込んでいる。それぞれ一組のコンタクトフィンガーに
よって形成されたこの個別トランジスタと列において次
に位置する個別トランジスタとの間隔は種々異なってい
る。図には理解を容易にするために列の始端部と終端部
とのコンタクトフィンガーだけが記載され、残りは破線
で示されている。中央コンタクトの両側が電流リードに
接続されている図示された装置においては、トランジス
タ相互間が従来一般的に行われているように同一間隔に
選定されている場合には、中央の個別トランジスタは縁
部の個別トランジスタよりも強く加熱される。本発明に
よれば、個別トランジスタの間隔は、加熱がほぼ均一に
行われ、それゆえ個別トランジスタの列全体に亘って動
作中にはほぼ同一温度となるように設定される。この実
施例においては図から分るようにトランジスタ相互の間
隔は、列の一番内側の個別トランジスタと一番外側の個
別トランジスタとを除いて、ほぼ等しい。それぞれ一番
内側の両トランジスタは間を詰められており、それゆえ
それらの相互間隔は小さくされており、そしてそれぞれ
外側へ続いているトランジスタとの間隔は大きくされて
いる。各列の端部に位置するトランジスタは同様に他の
トランジスタへ近づけられている。
【００１３】図２に示された実施例においては、中央の
コンタクトへの電流は一方の側部だけから供給される。
この実施例においては本発明によれば電流供給部に接近
して設置された個別トランジスタ相互が大きな間隔を有
する場合に有効である。間隔は中央のコンタクトの他端
部へ向けて常に減らされている。それによって、中央の
コンタクトに沿った電圧降下はトランジスタのカットオ
フ電圧を減少させるが、この減少はコンタクト間隔を小
さくすることにより得られた加熱によって補償される。
コンタクトへの電流は一方の側部だけから供給される。
この実施例においては本発明によれば電流供給部に接近
して設置された個別トランジスタ相互が大きな間隔を有
する場合に有効である。間隔は中央のコンタクトの他端
部へ向けて常に減らされている。それによって、中央の
コンタクトに沿った電圧降下はトランジスタのカットオ
フ電圧を減少させるが、この減少はコンタクト間隔を小
さくすることにより得られた加熱によって補償される。
【００１４】図示されているような２列のコンタクト配
置の他にコンタクトは複数並列に配置することもでき、
トランジスタアレイに纏めることができる。その場合に
例えば並置されたコンタクトを互いにずらせて配置する
ことは有効である。本発明によるパワートランジスタに
とって重要なことは、何れの場合にも、（例えば条帯状
中央コンタクトの）何らかの方法で決定された方向にお
いてコンタクトの配置によって規定された並進対称性ま
たは鏡面対称性が個別トランジスタのフィンガーコンタ
クトの配置によって（例えば、条帯状コンタクトによっ
て与えられた長さ方向への不均一間隔によって）、トラ
ンジスタの動作時における温度分布が均一に生じるよう
に破られる、すなわち消されることである。個別トラン
ジスタの何れかの方法で似た不均一または非対称配置は
必ずしも均一な温度分布を形成しないので、個々のコン
タクトの相互間隔が物理的合法性を考慮されることは有
効である。
置の他にコンタクトは複数並列に配置することもでき、
トランジスタアレイに纏めることができる。その場合に
例えば並置されたコンタクトを互いにずらせて配置する
ことは有効である。本発明によるパワートランジスタに
とって重要なことは、何れの場合にも、（例えば条帯状
中央コンタクトの）何らかの方法で決定された方向にお
いてコンタクトの配置によって規定された並進対称性ま
たは鏡面対称性が個別トランジスタのフィンガーコンタ
クトの配置によって（例えば、条帯状コンタクトによっ
て与えられた長さ方向への不均一間隔によって）、トラ
ンジスタの動作時における温度分布が均一に生じるよう
に破られる、すなわち消されることである。個別トラン
ジスタの何れかの方法で似た不均一または非対称配置は
必ずしも均一な温度分布を形成しないので、個々のコン
タクトの相互間隔が物理的合法性を考慮されることは有
効である。
【００１５】図３には従ってこの物理的原則を説明する
ために表面上に２つの熱源Ｑ１、Ｑ２（コンタクトに相
応）が存在する半導体基体が斜視図にて例示されてい
る。平らな直方体の形状をしたこの半導体基体は寸法
Ａ、Ｂおよび厚みＦを有している。パワートランジスタ
の背面には有利にヒートシンクが設けられるかもしくは
トランジスタがこのようなヒートシンク上に取付けられ
るので、熱源とは反対側に位置する表面については一定
温度（例えば０゜Ｃ）と仮定することができる。半導体
基体の残りの表面は外界に対して熱的に絶縁されている
と見做される（▽Ｔ＝０）。矩形状として仮定されて表
面に存在する熱源Ｑ１、Ｑ２の寸法Ｃ１、Ｄ１、Ｃ２、
Ｄ２が同様に記載されている。トランジスタが動作中で
ある場合、所定の開始時間後に、静的な熱伝導方程式Δ
Ｔ＝０が当てはまる静的な温度分布が生ぜしめられる。
この熱伝導方程式は三次元の温度分布Ｔ（ｘ、ｙ、ｚ）
を算出するために利用することができる。上述した境界
条件から生じた方程式によりこの熱伝導方程式の積分を
行うことができる。境界条件はそれゆえ数学的に定義す
ることができる。
ために表面上に２つの熱源Ｑ１、Ｑ２（コンタクトに相
応）が存在する半導体基体が斜視図にて例示されてい
る。平らな直方体の形状をしたこの半導体基体は寸法
Ａ、Ｂおよび厚みＦを有している。パワートランジスタ
の背面には有利にヒートシンクが設けられるかもしくは
トランジスタがこのようなヒートシンク上に取付けられ
るので、熱源とは反対側に位置する表面については一定
温度（例えば０゜Ｃ）と仮定することができる。半導体
基体の残りの表面は外界に対して熱的に絶縁されている
と見做される（▽Ｔ＝０）。矩形状として仮定されて表
面に存在する熱源Ｑ１、Ｑ２の寸法Ｃ１、Ｄ１、Ｃ２、
Ｄ２が同様に記載されている。トランジスタが動作中で
ある場合、所定の開始時間後に、静的な熱伝導方程式Δ
Ｔ＝０が当てはまる静的な温度分布が生ぜしめられる。
この熱伝導方程式は三次元の温度分布Ｔ（ｘ、ｙ、ｚ）
を算出するために利用することができる。上述した境界
条件から生じた方程式によりこの熱伝導方程式の積分を
行うことができる。境界条件はそれゆえ数学的に定義す
ることができる。
【００１６】半導体基体の背面上のＴ＝一定；半導体基
体の残りの自由表面上の▽Ｔ＝０；熱源を設けられた面
の−κ▽Ｔ＝Ｑ
体の残りの自由表面上の▽Ｔ＝０；熱源を設けられた面
の−κ▽Ｔ＝Ｑ
【００１７】その場合ＱはＱ１もしくはＱ２である。熱
伝導係数κは半導体基体の材料および温度に依存する。
熱源はこの熱源にとって重要である両空間座標に依存す
る。図３には３つの直角方向を有する座標系が記載され
ている。
伝導係数κは半導体基体の材料および温度に依存する。
熱源はこの熱源にとって重要である両空間座標に依存す
る。図３には３つの直角方向を有する座標系が記載され
ている。
【００１８】コンタクト配置（単列、複数列、矩形状配
置）の種々可能な設計のための必要な演算労力を制限す
るために、与えられた方程式系は高速フーリエ変換方法
（例えば、ウイリアム（Ｗｉｌｌｉａｍ） Ｈ．プレス
（Ｐｒｅｓｓ）ほか著“数値的処方．科学演算方法（Ｎ
ｕｍｅｒｉｃａｌ Ｒｅｃｉｐｅｓ．Ｔｈｅ Ａｒｔｏ
ｆ Ｓｃｉｅｎｔｉｆｉｃ Ｃｏｍｐｕｔｉｎｇ）”ケ
ンブリッジ大学出版局、１９８９年発行によって有利に
数値的に解決される。刊行物「アイトリプルイー、トラ
ンサクションズ（ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎ
ｓ）」ＥＤ−１９、第４１巻、１９７２年発行に掲載さ
れ個々のコンタクト条帯用だけに実施されている演算は
このようにしてトランジスタ表面上のコンタクトの任意
個数および配置に関して実施することができる。期待す
るべき熱分布は従って原理的に任意の設計に関して有効
な方法で計算することができる。このためには、企図さ
れた設計に関しては試験用トランジスタの個々のコンタ
クトフィンガーの、コンタクトの設計つまり構成に依存
する損失パワーが測定によって決定されることだけが必
要である。この損失パワーは企図された有効電力にも依
存する。従って、有効電力のどの範囲でトランジスタが
駆動されるべきであるかを考慮することができる。演算
にとって重要である他のパラメータはコンタクトフィン
ガーの寸法とそれぞれの位置（図３においてはｘ−ｙ−
ｚ座標と寸法Ｃ１、Ｃ２、Ｄ１、Ｄ２）および半導体基
体の寸法Ａ、Ｂ、Ｆである。各半導体材料およびトラン
ジスタ設計に関してはこのようにしてトランジスタの企
図されたパワー範囲用のコンタクトの種々異なった配置
に対する温度分布が決定される。従って、個々のトラン
ジスタの過熱を防止するために、企図されたパワーに関
する温度分布が十分に均一であるようなコンタクトの配
置をシステマチックな方法で決定することができる。従
って、この数値的演算方法を用いると、トランジスタの
その都度企図されたパワーに関して本発明によるパワー
トランジスタの種々異なった実施例が比較的簡単に与え
られる。反対に、予め与えられた実施例および企図され
たパワー範囲に関して期待すべき温度分布を少なくとも
近似的に決定することも可能である。
置）の種々可能な設計のための必要な演算労力を制限す
るために、与えられた方程式系は高速フーリエ変換方法
（例えば、ウイリアム（Ｗｉｌｌｉａｍ） Ｈ．プレス
（Ｐｒｅｓｓ）ほか著“数値的処方．科学演算方法（Ｎ
ｕｍｅｒｉｃａｌ Ｒｅｃｉｐｅｓ．Ｔｈｅ Ａｒｔｏ
ｆ Ｓｃｉｅｎｔｉｆｉｃ Ｃｏｍｐｕｔｉｎｇ）”ケ
ンブリッジ大学出版局、１９８９年発行によって有利に
数値的に解決される。刊行物「アイトリプルイー、トラ
ンサクションズ（ＩＥＥＥ Ｔｒａｎｓａｃｔｉｏｎ
ｓ）」ＥＤ−１９、第４１巻、１９７２年発行に掲載さ
れ個々のコンタクト条帯用だけに実施されている演算は
このようにしてトランジスタ表面上のコンタクトの任意
個数および配置に関して実施することができる。期待す
るべき熱分布は従って原理的に任意の設計に関して有効
な方法で計算することができる。このためには、企図さ
れた設計に関しては試験用トランジスタの個々のコンタ
クトフィンガーの、コンタクトの設計つまり構成に依存
する損失パワーが測定によって決定されることだけが必
要である。この損失パワーは企図された有効電力にも依
存する。従って、有効電力のどの範囲でトランジスタが
駆動されるべきであるかを考慮することができる。演算
にとって重要である他のパラメータはコンタクトフィン
ガーの寸法とそれぞれの位置（図３においてはｘ−ｙ−
ｚ座標と寸法Ｃ１、Ｃ２、Ｄ１、Ｄ２）および半導体基
体の寸法Ａ、Ｂ、Ｆである。各半導体材料およびトラン
ジスタ設計に関してはこのようにしてトランジスタの企
図されたパワー範囲用のコンタクトの種々異なった配置
に対する温度分布が決定される。従って、個々のトラン
ジスタの過熱を防止するために、企図されたパワーに関
する温度分布が十分に均一であるようなコンタクトの配
置をシステマチックな方法で決定することができる。従
って、この数値的演算方法を用いると、トランジスタの
その都度企図されたパワーに関して本発明によるパワー
トランジスタの種々異なった実施例が比較的簡単に与え
られる。反対に、予め与えられた実施例および企図され
たパワー範囲に関して期待すべき温度分布を少なくとも
近似的に決定することも可能である。
【００１９】上述したパワートランジスタ（バイポーラ
トランジスタ、ＦＥＴ、ＨＥＭＴ等）によれば、パワー
が個々のトランジスタの過熱によって制限されることな
くまたは複雑な回路技術上の変更を必要とすることな
く、多数の個別トランジスタをモノリシックに集積して
半導体基体上に取付けることが簡単にできる。同様に、
このような多数の（マルチフィンガー）パワートランジ
スタを集積し、そして必要な場合には共通の電気的接続
部を設け、例えばアレイとして列および行に配置するこ
とが可能である。その場合、アレイに生ずるパワートラ
ンジスタの相互間隔は、本発明によれば、このアレイに
亘って均一な温度分布が得られる、即ち、個々のトラン
ジスタまたはアレイ全体の機能を阻害する過熱が個々の
トランジスタに生じないようにアレイの動作時に温度が
三次元に亘って一定に保持されるように調整される。
トランジスタ、ＦＥＴ、ＨＥＭＴ等）によれば、パワー
が個々のトランジスタの過熱によって制限されることな
くまたは複雑な回路技術上の変更を必要とすることな
く、多数の個別トランジスタをモノリシックに集積して
半導体基体上に取付けることが簡単にできる。同様に、
このような多数の（マルチフィンガー）パワートランジ
スタを集積し、そして必要な場合には共通の電気的接続
部を設け、例えばアレイとして列および行に配置するこ
とが可能である。その場合、アレイに生ずるパワートラ
ンジスタの相互間隔は、本発明によれば、このアレイに
亘って均一な温度分布が得られる、即ち、個々のトラン
ジスタまたはアレイ全体の機能を阻害する過熱が個々の
トランジスタに生じないようにアレイの動作時に温度が
三次元に亘って一定に保持されるように調整される。
【図１】本発明によるトランジスタの第１実施例におけ
るコンタクトの配置を示す概略図である。
るコンタクトの配置を示す概略図である。
【図２】本発明によるトランジスタの第２実施例におけ
るコンタクトの配置を示す概略図である。
るコンタクトの配置を示す概略図である。
【図３】２つのコンタクトを備えた半導体基体を示す斜
視図である。
視図である。
Ｑ１、Ｑ２ 熱源 Ａ、Ｂ、Ｃ１、Ｃ２、Ｄ１、Ｄ２、Ｆ 寸法
Claims (6)
- 【請求項１】 モノリシックに集積されて電気的に接続
され一平面に配置された複数の個別トランジスタを備
え、この個別トランジスタのフィンガー状コンタクトは
１つまたは複数の共通コンタクト面によって規定された
並進対称性または鏡面対称性を破るように配置され、そ
れによってパワートランジスタの動作時の温度は、有効
電力の所定範囲内では個別トランジスタの配置平面に対
して平行に位置する各平面においては、存在する個別ト
ランジスタの一部にパワートランジスタの機能を阻害す
る過熱が生じないように、少なくとも三次元に亘って一
定に保持されることを特徴とするパワートランジスタ。 - 【請求項２】 個別トランジスタとは反対側に位置する
表面はヒートシンクに結合され、残りの表面は少なくと
もほぼ熱的に絶縁され、フィンガー状コンタクトの配置
は高速フーリエ解析による静的熱伝導方程式ΔＴ（ｘ、
ｙ、ｚ）＝０の数値解から与えられ、その場合コンタク
トの領域では材料および温度に依存する熱伝導係数κと
位置に依存する熱源Ｑとを有する方程式−κ（Ｔ）▽Ｔ
（ｘ、ｙ、０）＝Ｑ（ｘ、ｙ、０）が境界条件として作
用することを特徴とする請求項１記載のパワートランジ
スタ。 - 【請求項３】 フィンガー状コンタクトは電流リードが
一端部だけに設けられている条帯状コンタクト面に沿っ
て横方向に配置され、連続するコンタクトの間隔はコン
タクト面の電流リード用端部から他の端部へ向かって厳
密に単調減少することを特徴とする請求項１または２記
載のパワートランジスタ。 - 【請求項４】 フィンガー状コンタクトは電流リードが
両端部に設けられている条帯状コンタクト面に沿って横
方向に配置され、このコンタクト面の長手方向に連続す
るコンタクト相互の間隔は種々異なっており、条帯状コ
ンタクト面の長手方向に対して垂直方向にそのコンタク
ト面の中央部を通って延びる直線に対して鏡面対称であ
ることを特徴とする請求項１または２記載のパワートラ
ンジスタ。 - 【請求項５】 それぞれの列において長手方向に連続す
るフィンガー状コンタクトの間隔は中央部および端部に
存在する間隔を除いてほぼ同一であり、連続する２つの
中央コンタクトはそれよりも小さな間隔を有ししかも両
方向へそれぞれ続く次のコンタクトとの間にそれよりも
大きな間隔を有し、端部に位置するコンタクトはそれぞ
れ続く次のコンタクトとの間にそれよりも小さな間隔を
有することを特徴とする請求項４記載のパワートランジ
スタ。 - 【請求項６】 共通に集積されて電気的接続部が設けら
れ、個々のパワートランジスタにアレイの機能を阻害す
る過熱が生じないようにアレイの動作時の温度が三次元
に亘って一定に保持されることを特徴とする請求項１な
いし５の１つに記載の複数のパワートランジスタからな
るアレイ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4207909.8 | 1992-03-12 | ||
| DE4207909 | 1992-03-12 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0645520A true JPH0645520A (ja) | 1994-02-18 |
Family
ID=6453906
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5075191A Withdrawn JPH0645520A (ja) | 1992-03-12 | 1993-03-08 | パワートランジスタ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5317176A (ja) |
| EP (1) | EP0560123A3 (ja) |
| JP (1) | JPH0645520A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005509295A (ja) * | 2001-11-02 | 2005-04-07 | ノースロップ グラマン コーポレーション | 熱均衡パワートランジスタ |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5721144A (en) * | 1995-04-27 | 1998-02-24 | International Business Machines Corporation | Method of making trimmable modular MOSFETs for high aspect ratio applications |
| US5939739A (en) * | 1996-05-31 | 1999-08-17 | The Whitaker Corporation | Separation of thermal and electrical paths in flip chip ballasted power heterojunction bipolar transistors |
| US5804867A (en) * | 1996-10-02 | 1998-09-08 | Ericsson Inc. | Thermally balanced radio frequency power transistor |
| US7406397B2 (en) * | 2004-09-02 | 2008-07-29 | International Business Machines Corporation | Self heating monitor for SiGe and SOI CMOS devices |
| JP2006332117A (ja) * | 2005-05-23 | 2006-12-07 | Sharp Corp | トランジスタ構造および電子機器 |
| US8203185B2 (en) | 2005-06-21 | 2012-06-19 | Cree, Inc. | Semiconductor devices having varying electrode widths to provide non-uniform gate pitches and related methods |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3943546A (en) * | 1968-08-01 | 1976-03-09 | Telefunken Patentverwertungsgesellschaft M.B.H. | Transistor |
| US3704398A (en) * | 1970-02-14 | 1972-11-28 | Nippon Electric Co | Multi-emitter power transistor having emitter region arrangement for achieving substantially uniform emitter-base junction temperatures |
| NL8204878A (nl) * | 1982-12-17 | 1984-07-16 | Philips Nv | Halfgeleiderinrichting. |
| JPS59210668A (ja) * | 1983-05-16 | 1984-11-29 | Fujitsu Ltd | 半導体装置 |
| JPS61168959A (ja) * | 1985-01-22 | 1986-07-30 | Nec Corp | 半導体装置 |
| EP0405877B1 (en) * | 1989-06-30 | 1994-03-16 | Texas Instruments Incorporated | Thermally optimized interdigitated transistor |
-
1993
- 1993-02-24 EP EP19930102867 patent/EP0560123A3/de not_active Withdrawn
- 1993-03-03 US US08/025,667 patent/US5317176A/en not_active Expired - Lifetime
- 1993-03-08 JP JP5075191A patent/JPH0645520A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005509295A (ja) * | 2001-11-02 | 2005-04-07 | ノースロップ グラマン コーポレーション | 熱均衡パワートランジスタ |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0560123A3 (en) | 1994-05-25 |
| EP0560123A2 (de) | 1993-09-15 |
| US5317176A (en) | 1994-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5797082B2 (ja) | 熱スペーサを有する半導体デバイス | |
| JP4964875B2 (ja) | 電子装置 | |
| US6563227B1 (en) | Temperature control method for integrated circuit | |
| JPH06342803A (ja) | トランジスタ | |
| JP2020520091A (ja) | 半導体電力変換デバイス用の集積ゲートレジスタ | |
| JP2002280556A (ja) | 電力用半導体装置 | |
| TW469647B (en) | Power transistors for radio frequencies | |
| US20090314008A1 (en) | Self-cooled vertical electronic component | |
| JPH0645520A (ja) | パワートランジスタ | |
| Osone et al. | Thermal performance of collector-up HBTs for small high-power amplifiers with a novel thermal via structure underneath the HBT fingers | |
| KR101023992B1 (ko) | 열전 바이어스 전압 생성기 | |
| JP3660832B2 (ja) | 半導体集積回路装置 | |
| US20060244012A1 (en) | Heterojunction bipolar transistor power device with efficient heat sinks | |
| JP2873049B2 (ja) | くし形トランジスタとその製法 | |
| US5057882A (en) | Thermally optimized interdigitated transistor | |
| JP2000040705A (ja) | 半導体装置およびその半導体装置を用いた増幅装置 | |
| JPH11260833A (ja) | 高出力半導体デバイスおよびその設計方法ならびに半導体集積回路 | |
| EP0950265B1 (en) | Uniform ballast resistance for a thermally balanced radio frequency power transistor | |
| JP3042256B2 (ja) | パワートランジスタ温度保護回路装置 | |
| Villa | Improved second breakdown of integrated bipolar power transistors | |
| EP0413479A1 (en) | Uniform temperature power transistor | |
| JPS636864A (ja) | トランジスタ装置 | |
| JPH0310696Y2 (ja) | ||
| JP2000277686A (ja) | 半導体集積回路 | |
| JPH07288299A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000509 |