JP2873049B2 - くし形トランジスタとその製法 - Google Patents
くし形トランジスタとその製法Info
- Publication number
- JP2873049B2 JP2873049B2 JP2170437A JP17043790A JP2873049B2 JP 2873049 B2 JP2873049 B2 JP 2873049B2 JP 2170437 A JP2170437 A JP 2170437A JP 17043790 A JP17043790 A JP 17043790A JP 2873049 B2 JP2873049 B2 JP 2873049B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- heat
- region
- comb
- regions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 3
- 239000004065 semiconductor Substances 0.000 claims description 27
- 230000005669 field effect Effects 0.000 description 18
- 239000000758 substrate Substances 0.000 description 10
- 230000008901 benefit Effects 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 9
- 230000017525 heat dissipation Effects 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 238000000034 method Methods 0.000 description 6
- 239000004020 conductor Substances 0.000 description 4
- 230000020169 heat generation Effects 0.000 description 4
- 239000007787 solid Substances 0.000 description 4
- 239000013598 vector Substances 0.000 description 4
- 239000002131 composite material Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 230000001186 cumulative effect Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000001803 electron scattering Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 230000008014 freezing Effects 0.000 description 1
- 238000007710 freezing Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004513 sizing Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 この発明はトランジスタを熱的に最適にすること、更
に具体的に云えば熱的に最適にした準くし形無線周波電
力トランジスタに関する。
に具体的に云えば熱的に最適にした準くし形無線周波電
力トランジスタに関する。
従来の技術及び問題点 固体トランジスタ及び固体集積回路が発明されてか
ら、固体電力増幅器は可成り関心を集めている。I2R損
失の結果として、電界効果トランジスタ（FET）及びバ
イポーラ接合トランジスタ（BJT）の能動領域で熱が発
生される。この熱が信頼性に影響を与え、従ってトラン
ジスタが故障するまでの平均時間（MTBF）に影響する。
フーリエの熱伝導の法則は、下記の１次元の式で物質の
中を通る空間的な熱の流れを表わしている。
ら、固体電力増幅器は可成り関心を集めている。I2R損
失の結果として、電界効果トランジスタ（FET）及びバ
イポーラ接合トランジスタ（BJT）の能動領域で熱が発
生される。この熱が信頼性に影響を与え、従ってトラン
ジスタが故障するまでの平均時間（MTBF）に影響する。
フーリエの熱伝導の法則は、下記の１次元の式で物質の
中を通る空間的な熱の流れを表わしている。
こゝでｑは単位面積当りの熱の割合を表わす熱フラッ
クスであり、ｋは伝導媒質の熱伝導度、Ｔは温度、t/dx
は距離に対する微分を表わす。更に一般的な形式はベク
トル表式である。
クスであり、ｋは伝導媒質の熱伝導度、Ｔは温度、t/dx
は距離に対する微分を表わす。更に一般的な形式はベク
トル表式である。
こゝで上に線を引いた量はベクトル量を表わし、記号
▽は発散を表わす。
▽は発散を表わす。
固体電力増幅器をその中に組込む半導体チップは、典
型的には、半導体の熱伝導度ksemiより少なくとも２倍
も大きい熱伝導度を持つ金属又は複合材料の上に取付け
るのが典形的である。その結果、ksemiが電力増幅器か
らの熱散逸の限界的な要素である。
型的には、半導体の熱伝導度ksemiより少なくとも２倍
も大きい熱伝導度を持つ金属又は複合材料の上に取付け
るのが典形的である。その結果、ksemiが電力増幅器か
らの熱散逸の限界的な要素である。
半導体の熱伝導度ksemiは温度の関数である。約20゜k
より高い温度では、ksemiは次の式で表わすことができ
る。
より高い温度では、ksemiは次の式で表わすことができ
る。
ksemi＝kOTO/T （３） こゝでkOは基準温度に於ける伝導媒質の熱伝導度、TO
は基準温度、Ｔは伝導媒質の温度である。基準温度TOは
一般的に室温であり、或いは゜Kである。純粋なシリコ
ン（Si）及び砒化ガリウム（GaAs）では、kOの値は夫々
1.45±0.05及び0.44±0.04W/cm−゜kである。
は基準温度、Ｔは伝導媒質の温度である。基準温度TOは
一般的に室温であり、或いは゜Kである。純粋なシリコ
ン（Si）及び砒化ガリウム（GaAs）では、kOの値は夫々
1.45±0.05及び0.44±0.04W/cm−゜kである。
半導体の不純物（即ち、ドーパント）濃度が1015原子
/cm3越える時、伝導媒質の熱伝導度が減少する。これは
光子−電子散乱によるものである。典形的な半導体装置
では、ksemiは半導体不純物によって約20％より多くは
劣化しない。
/cm3越える時、伝導媒質の熱伝導度が減少する。これは
光子−電子散乱によるものである。典形的な半導体装置
では、ksemiは半導体不純物によって約20％より多くは
劣化しない。
信頼性の検査から、半導体領域の動作温度Ｔ（動作）
は約150℃を越えてはならないことが分かった。多くの
半導体の周囲動作温度は約85℃である。こう云う制約が
ある為、電力増幅トランジスタによって発生されるrf電
力の密度は、許容し得る動作温度、従ってMTBFを維持す
る為に、予定の閾値PDmaxより低く抑えなければならな
い。
は約150℃を越えてはならないことが分かった。多くの
半導体の周囲動作温度は約85℃である。こう云う制約が
ある為、電力増幅トランジスタによって発生されるrf電
力の密度は、許容し得る動作温度、従ってMTBFを維持す
る為に、予定の閾値PDmaxより低く抑えなければならな
い。
普通、小形トランジスタ部分又は熱発生領域をくし形
にすることにより、全体的なチップ幅Ｗを最小限にしな
がら、rf電力密度を高くする。これらのトランジスタ部
分は、装置の動作中、Ｔ（動作）を許容し得る値より低
く保ちながら、互いにできるだけ接近して配置する。
にすることにより、全体的なチップ幅Ｗを最小限にしな
がら、rf電力密度を高くする。これらのトランジスタ部
分は、装置の動作中、Ｔ（動作）を許容し得る値より低
く保ちながら、互いにできるだけ接近して配置する。
高周波の用途では別の問題が起こる。トランジスタを
取付ける空所の幅（大体チップ幅Ｗに等しい）が増加す
るにつれて、導波管共振モードが可能になる。こう云う
モードがrfエネルギーの一部分をトランジスタ入力に実
効的にフィードバックする。この為回路損失が増加し、
望ましくないトランジスタの振動を招くことがある。空
所の幅が、装置の動作周波数に於ける実効波長の半分λ
/2未満になる時、導波管共振モードは著しく減衰する。
取付ける空所の幅（大体チップ幅Ｗに等しい）が増加す
るにつれて、導波管共振モードが可能になる。こう云う
モードがrfエネルギーの一部分をトランジスタ入力に実
効的にフィードバックする。この為回路損失が増加し、
望ましくないトランジスタの振動を招くことがある。空
所の幅が、装置の動作周波数に於ける実効波長の半分λ
/2未満になる時、導波管共振モードは著しく減衰する。
こう云う普通のくし形トランジスタ構造に固有の問題
は、隣接したトランジスタ部分が、隣りのトランジスタ
部分が要求する熱散逸に可成りの寄与を持つことであ
る。一層高い周波数での装置の用途ではrf電力を増加す
る要求がある結果、標準的なくし形トランジスタ構造で
は最早十分ではない。
は、隣接したトランジスタ部分が、隣りのトランジスタ
部分が要求する熱散逸に可成りの寄与を持つことであ
る。一層高い周波数での装置の用途ではrf電力を増加す
る要求がある結果、標準的なくし形トランジスタ構造で
は最早十分ではない。
従来の別の方式は、一層薄手の半導体基板を使うこと
である。こうすると、ｚを基板の厚さ方向として、dT/d
zが増加し、熱伝達が増加する。然し、モノリシック・
マークロ波集積回路の様な多くの集積回路の用途では、
分布伝送線路の様な他の部品が、基板の厚さに下限を定
める。
である。こうすると、ｚを基板の厚さ方向として、dT/d
zが増加し、熱伝達が増加する。然し、モノリシック・
マークロ波集積回路の様な多くの集積回路の用途では、
分布伝送線路の様な他の部品が、基板の厚さに下限を定
める。
上の述べた所から、一定の物理的な寸法内で増加した
rf電力を発生することができる様にしながら、許容し得
る様な熱散逸を持つ高周波rf電力トランジスタに対する
要望が生じていることが理解されよう。
rf電力を発生することができる様にしながら、許容し得
る様な熱散逸を持つ高周波rf電力トランジスタに対する
要望が生じていることが理解されよう。
問題点を解決する為の手段及び作用 この発明の一面では、半導体層の面に形成されたくし
形トランジスタを提供する。この面に複数個のサブトラ
ンジスタが形成され、その入力が共通に接続され、その
出力が共通に接続され、各々のサブトランジスタは、ト
ランジスタの動作中に熱を発生する熱発生領域を有す
る。熱発生領域はｘ方向の一列に配置されるが、隣接す
る熱発生領域からはｙ方向にずれている。従って、各々
の熱発生領域からの熱は、隣接する熱発生領域とは独立
に、少なくとも所望の予定量だけ散逸され、トランジス
タのＴ（動作）を許容し得る動作限界内に保つ。
形トランジスタを提供する。この面に複数個のサブトラ
ンジスタが形成され、その入力が共通に接続され、その
出力が共通に接続され、各々のサブトランジスタは、ト
ランジスタの動作中に熱を発生する熱発生領域を有す
る。熱発生領域はｘ方向の一列に配置されるが、隣接す
る熱発生領域からはｙ方向にずれている。従って、各々
の熱発生領域からの熱は、隣接する熱発生領域とは独立
に、少なくとも所望の予定量だけ散逸され、トランジス
タのＴ（動作）を許容し得る動作限界内に保つ。
この発明の別の一面では、各々の熱発生領域は、例え
ば電界効果トランジスタのチャンネル領域であってよい
が、中心がＶ字形の線上に位置ぎめされ、これらの部分
を含むより多くのトランジスタが、実効動作波長の半分
未満である横方向の予定の空所の寸法（ｗ）内に収まる
様にし、こうして導波管共振モードの問題を避ける様に
なっている。この発明の別の技術的な利点は、チャンネ
ル領域の相互のＶ字形の配置は外向きに弯曲させること
ができることである。隣接したチャンネル領域とＶ字形
の両端の間の横方向の間隔は、各領域の散逸条件に合う
様に予定の距離に定める。Ｖ字形の各々の枝がトランジ
スタの縦軸線の方へ内向きに弯曲する時、隣接したチャ
ンネル部分の間の横方向の間隔は、ずれが増加する為
に、減少することができる。
ば電界効果トランジスタのチャンネル領域であってよい
が、中心がＶ字形の線上に位置ぎめされ、これらの部分
を含むより多くのトランジスタが、実効動作波長の半分
未満である横方向の予定の空所の寸法（ｗ）内に収まる
様にし、こうして導波管共振モードの問題を避ける様に
なっている。この発明の別の技術的な利点は、チャンネ
ル領域の相互のＶ字形の配置は外向きに弯曲させること
ができることである。隣接したチャンネル領域とＶ字形
の両端の間の横方向の間隔は、各領域の散逸条件に合う
様に予定の距離に定める。Ｖ字形の各々の枝がトランジ
スタの縦軸線の方へ内向きに弯曲する時、隣接したチャ
ンネル部分の間の横方向の間隔は、ずれが増加する為
に、減少することができる。
このＶ字形の配置により、種々の信号通路からの信号
を非対称に組合わせる点で、別の技術的な利点が得られ
る。この為、この装置内では位相相殺が殆ど或いは全く
起こらず、従って、普通のくし形トランジスタで通常経
験する様な電力損失がこの為に起こらない。
を非対称に組合わせる点で、別の技術的な利点が得られ
る。この為、この装置内では位相相殺が殆ど或いは全く
起こらず、従って、普通のくし形トランジスタで通常経
験する様な電力損失がこの為に起こらない。
この発明の好ましい実施例では、電力トランジスタは
接合形電界効果トランジスタである。ドレイン接点及び
ゲート接点が縦軸線上に配置される。一対のゲート・マ
ニホルドがゲート接点から、ドレイン接点に向かって縦
方向に、そして縦軸線から横方向外向きに伸びる。複数
個のチャンネル領域が、前に述べた様に、ゲート・マニ
ホルドとＶ字形パターン上のドレイン接点の間に形成さ
れる。各々のゲート領域の電気的なコンダクタンスが、
１つのゲート・マニホルドに導電結合された夫々のゲー
ト電極によって制御される。
接合形電界効果トランジスタである。ドレイン接点及び
ゲート接点が縦軸線上に配置される。一対のゲート・マ
ニホルドがゲート接点から、ドレイン接点に向かって縦
方向に、そして縦軸線から横方向外向きに伸びる。複数
個のチャンネル領域が、前に述べた様に、ゲート・マニ
ホルドとＶ字形パターン上のドレイン接点の間に形成さ
れる。各々のゲート領域の電気的なコンダクタンスが、
１つのゲート・マニホルドに導電結合された夫々のゲー
ト電極によって制御される。
各々のチャンネル領域にはドレイン領域が付設されて
おり、これはドレイン接点から伸びる拡散フィンガーと
して形成することが好ましい。各々のチャンネル領域に
対し、更にソース領域があり、これは１つのゲート・マ
ニホルドの上の金属空気、ブリッジを介して、２つのソ
ース接点の内の一方に電気結合される。
おり、これはドレイン接点から伸びる拡散フィンガーと
して形成することが好ましい。各々のチャンネル領域に
対し、更にソース領域があり、これは１つのゲート・マ
ニホルドの上の金属空気、ブリッジを介して、２つのソ
ース接点の内の一方に電気結合される。
この発明は、幅又は横方向の寸法が一層小さいが、同
時に動作中にトランジスタの熱散逸能力を高めると共
に、多重並列信号通路の位相相殺による損失を避けるト
ランジスタの設計を提供する点で、重要な技術的な利点
をもたらす。従って、この発明のトランジスタは、一層
高い電力及び一層高いrf周波数で動作させることがで
き、λ/2より小さい幅ｗを持つチップに、より多くのト
ランジスタを納めることができる。
時に動作中にトランジスタの熱散逸能力を高めると共
に、多重並列信号通路の位相相殺による損失を避けるト
ランジスタの設計を提供する点で、重要な技術的な利点
をもたらす。従って、この発明のトランジスタは、一層
高い電力及び一層高いrf周波数で動作させることがで
き、λ/2より小さい幅ｗを持つチップに、より多くのト
ランジスタを納めることができる。
この発明のその他の面並びにその利点は、以下図面に
ついて詳しく説明する所から理解されよう。
ついて詳しく説明する所から理解されよう。
実 施 例 電力トランジスタの様な半導体装置内にある熱発生領
域の任意の点から、熱は３つのベクトル成分、第１図に
示す様な典形的な３次元座標系の軸線に対応するx,y
及、びｚに分解して散逸することができる。
域の任意の点から、熱は３つのベクトル成分、第１図に
示す様な典形的な３次元座標系の軸線に対応するx,y
及、びｚに分解して散逸することができる。
第２図は従来のくし形トランジスタを著しく簡単に示
す斜視図である。普通、トランジスタは半導体基板又は
バルク半導体12の面10に形成される。一般的に基板12は
ｚ方向の厚さが、ｙ方向又はｘ方向の長さ又は幅よりも
ずっと小さい。トランジスタが複数個の熱発生部分14を
持ち、電界効果トランジスタの場合、これらは隣り合う
ソース及びドレイン領域（図に示してない）の間に配置
されたチャンネル領域である。この発明の考えは、熱発
生領域14がバイポーラ装置全体で構成される様なバイポ
ーラ装置にも適用し得る。
す斜視図である。普通、トランジスタは半導体基板又は
バルク半導体12の面10に形成される。一般的に基板12は
ｚ方向の厚さが、ｙ方向又はｘ方向の長さ又は幅よりも
ずっと小さい。トランジスタが複数個の熱発生部分14を
持ち、電界効果トランジスタの場合、これらは隣り合う
ソース及びドレイン領域（図に示してない）の間に配置
されたチャンネル領域である。この発明の考えは、熱発
生領域14がバイポーラ装置全体で構成される様なバイポ
ーラ装置にも適用し得る。
動作中、各々の熱発生領域14が熱を発し、それがx,y
及びｚ方向に伝達される、qx,qy,qzと記したベクトル
は、これらの適切な方向に於ける熱伝達を表わす。
及びｚ方向に伝達される、qx,qy,qzと記したベクトル
は、これらの適切な方向に於ける熱伝達を表わす。
ｚ方向の温度微分dT/dzは、ｘ及びｙ方向の温度微分d
T/dx及びdT/dyより大きい。これは、半導体チップ12を
取付ける金属又は複合材料（図に示してない）の熱伝導
度の為である。熱伝達を解析する為、金属又は複合取付
け材料の熱伝導度を無限大で一定温度Ｔ（シンク）にあ
ると仮定する。
T/dx及びdT/dyより大きい。これは、半導体チップ12を
取付ける金属又は複合材料（図に示してない）の熱伝導
度の為である。熱伝達を解析する為、金属又は複合取付
け材料の熱伝導度を無限大で一定温度Ｔ（シンク）にあ
ると仮定する。
半導体基板12の厚さｚ及びＴ（動作）が一定であれ
ば、トランジスタの隣接する熱発生部分14の間の間隔を
短縮する為に採り得る唯一の方法は、隣り合ったトラン
ジスタ部分からのqxの寄与を少なくすることである。
ば、トランジスタの隣接する熱発生部分14の間の間隔を
短縮する為に採り得る唯一の方法は、隣り合ったトラン
ジスタ部分からのqxの寄与を少なくすることである。
第３図には、この発明による準くし形トランジスタを
簡略に示す斜視図が示されている。第２図も第３図も、
同様な部分には同じ参照数字を用いている。これから分
かる様に、隣接したトランジスタ部分14の位置はｙ方向
にずれていて、隣りのトランジスタ部分14からのqxの寄
与を減少している。隣接するトランジスタ部分14からの
熱のqx成分を部分的に除くことにより、このくし形トラ
ンジスタは、他の全ての因子が同じであると仮定すれ
ば、熱を一層効率よく散逸することができ、従って、ト
ランジスタは一層高い電力で一層低い又はそれと同じＴ
（動作）で動作させることができる。
簡略に示す斜視図が示されている。第２図も第３図も、
同様な部分には同じ参照数字を用いている。これから分
かる様に、隣接したトランジスタ部分14の位置はｙ方向
にずれていて、隣りのトランジスタ部分14からのqxの寄
与を減少している。隣接するトランジスタ部分14からの
熱のqx成分を部分的に除くことにより、このくし形トラ
ンジスタは、他の全ての因子が同じであると仮定すれ
ば、熱を一層効率よく散逸することができ、従って、ト
ランジスタは一層高い電力で一層低い又はそれと同じＴ
（動作）で動作させることができる。
個々のトランジスタ部分14をｙ方向にずらすことは、
実際の装置では幾通りかの方法で実現することができ
る。考えられる１例が第４図及び第５図に示されてい
る。第４図はマイクロ波電力用に使う準くし形トランジ
スタを著しく拡大した簡略平面図である。このトランジ
スタを全体的に50で示してあり、これが半導体基板52の
面に形成されている。図面を見易くする為、第４図には
トランジスタ50の或る構成要素しか示してない。
実際の装置では幾通りかの方法で実現することができ
る。考えられる１例が第４図及び第５図に示されてい
る。第４図はマイクロ波電力用に使う準くし形トランジ
スタを著しく拡大した簡略平面図である。このトランジ
スタを全体的に50で示してあり、これが半導体基板52の
面に形成されている。図面を見易くする為、第４図には
トランジスタ50の或る構成要素しか示してない。
トランジスタ50は金属半導体電界効果トランジスタ
（MESFET）である。ドレイン接点が54に示してある。ド
レイン接点54、複数個のソース・バイア56及びゲート接
点58を介して、他の増幅構成部品に接続がなされてい
る。この各々の接点は、半導体基板52の面に対する不活
性化誘電体層（図面に示してない）を介して行なわれ
る。
（MESFET）である。ドレイン接点が54に示してある。ド
レイン接点54、複数個のソース・バイア56及びゲート接
点58を介して、他の増幅構成部品に接続がなされてい
る。この各々の接点は、半導体基板52の面に対する不活
性化誘電体層（図面に示してない）を介して行なわれ
る。
ドレイン接点54がメタライズしたドレイン・マニホル
ドに誘電接続されている。このマニホルドの輪郭を60に
示してある。図示の実施例では、ドレイン・マニホルド
60は中空の菱形パターンであり、一対の下側アーム62を
有する。メタライズした複数個のドレイン接点フィンガ
ー64が下側のドレイン・マニホルド・アーム62からゲー
ト接点58の方向に縦方向に伸びている。各々のドレイン
接点フィンガー64が、半導体層52に拡散した夫々のドレ
イン領域（図面に示してないが第５図参照）に接続され
る。
ドに誘電接続されている。このマニホルドの輪郭を60に
示してある。図示の実施例では、ドレイン・マニホルド
60は中空の菱形パターンであり、一対の下側アーム62を
有する。メタライズした複数個のドレイン接点フィンガ
ー64が下側のドレイン・マニホルド・アーム62からゲー
ト接点58の方向に縦方向に伸びている。各々のドレイン
接点フィンガー64が、半導体層52に拡散した夫々のドレ
イン領域（図面に示してないが第５図参照）に接続され
る。
トランジスタ50が複数個のチャンネル領域80を有す
る。チャンネル領域80は、トランジスタ50の動作中に発
生される大部分の熱の源であり、その場所が装置50全体
のモデルを決めるものとなることがある。基板52が例え
ば砒化ガリウムである場合、各々のチャンネル領域80は
夫々のドレイン領域と夫々のソース領域（両方とも後で
説明する）の間にある（Ｎ）形の材料の細長い矩形であ
り、縦方向又はｙ方向に於ける各々のチャンネル領域80
の長さは横方向又はｘ方向の幅よりもずっと大きい。
（第４図ではｙが垂直方向であり、ｘは水平方向であ
る） 各々の矩形チャンネル領域80が隣接するチャンネル領
域80からｙ方向にずれている。各々のチャンネル領域80
が図式的に82に示した金属導体を介して、全体を86で示
したゲート・マニホルドの２つの金属アーム84の内の一
方に接続されている。ゲート・マニホルド86がゲート接
点58に接続される。
る。チャンネル領域80は、トランジスタ50の動作中に発
生される大部分の熱の源であり、その場所が装置50全体
のモデルを決めるものとなることがある。基板52が例え
ば砒化ガリウムである場合、各々のチャンネル領域80は
夫々のドレイン領域と夫々のソース領域（両方とも後で
説明する）の間にある（Ｎ）形の材料の細長い矩形であ
り、縦方向又はｙ方向に於ける各々のチャンネル領域80
の長さは横方向又はｘ方向の幅よりもずっと大きい。
（第４図ではｙが垂直方向であり、ｘは水平方向であ
る） 各々の矩形チャンネル領域80が隣接するチャンネル領
域80からｙ方向にずれている。各々のチャンネル領域80
が図式的に82に示した金属導体を介して、全体を86で示
したゲート・マニホルドの２つの金属アーム84の内の一
方に接続されている。ゲート・マニホルド86がゲート接
点58に接続される。
各々のチャンネル領域80の片側に夫々のソース領域88
（図面に示してないが第５図参照）が配置されている。
各々のソース領域88（Ｎ＋）になる様に半導体基板52に
拡散され、ドレイン領域も（Ｎ＋）になる様に選ばれて
いる。各々のソース領域88が、夫々の導電空気ブリッジ
92を介して２つの金属ソース接点パッド90の一方に接続
される。このブリッジは、その上を通るゲート・マニホ
ルド・アーム84から、誘電体不活性化層（図面に示して
ない）及び空気の両方によって絶縁して分離されてい
る。
（図面に示してないが第５図参照）が配置されている。
各々のソース領域88（Ｎ＋）になる様に半導体基板52に
拡散され、ドレイン領域も（Ｎ＋）になる様に選ばれて
いる。各々のソース領域88が、夫々の導電空気ブリッジ
92を介して２つの金属ソース接点パッド90の一方に接続
される。このブリッジは、その上を通るゲート・マニホ
ルド・アーム84から、誘電体不活性化層（図面に示して
ない）及び空気の両方によって絶縁して分離されてい
る。
トランジスタ50の縦方向の半分が第５図に更に詳しく
示されている。ｙ軸を100に示してあり、トランジスタ5
0の右半分しか示してない。チャンネル領域102−118
は、ｙ軸100から横方向に進むにつれて、一定量だけず
れているのではない。その代わりに、チャンネル領域10
2−108の縦方向の中心は、横方向に漸進的に弯曲しなが
ら、ｙ軸100からドレイン接点54に向かって縦方向に伸
びる弯曲したＶ字形の軌跡上にのっかる。この内、内側
に配置されたチャンネル領域102−108は、大体一定量だ
め、ｙ方向に互いにずれている。更に外側のチャンネル
領域110−118の相互の並びにチャンネル領域108からの
増分的なずれは、ｙ軸100から横方向に進むにつれて、
減少し始める。この弓形又は蛇行形の位置ぎめは、有限
差分法を用いた熱モデル・プログラムを用いて最適にし
た。
示されている。ｙ軸を100に示してあり、トランジスタ5
0の右半分しか示してない。チャンネル領域102−118
は、ｙ軸100から横方向に進むにつれて、一定量だけず
れているのではない。その代わりに、チャンネル領域10
2−108の縦方向の中心は、横方向に漸進的に弯曲しなが
ら、ｙ軸100からドレイン接点54に向かって縦方向に伸
びる弯曲したＶ字形の軌跡上にのっかる。この内、内側
に配置されたチャンネル領域102−108は、大体一定量だ
め、ｙ方向に互いにずれている。更に外側のチャンネル
領域110−118の相互の並びにチャンネル領域108からの
増分的なずれは、ｙ軸100から横方向に進むにつれて、
減少し始める。この弓形又は蛇行形の位置ぎめは、有限
差分法を用いた熱モデル・プログラムを用いて最適にし
た。
各々のチャンネル領域102−118は対応するゲート電極
120−136を持ち、これが夫々のチャンネル領域102−118
の表面に直結になっている。ショットキー接合の降伏を
改善する為、各々のゲート電極120−136が半導体基板50
の面内に引込んでいる。各々のチャンネル領域が図示の
実施例では１つのゲート電極としか関連していないが、
この発明は多重電極を持つチャンネル領域にも適用され
る。
120−136を持ち、これが夫々のチャンネル領域102−118
の表面に直結になっている。ショットキー接合の降伏を
改善する為、各々のゲート電極120−136が半導体基板50
の面内に引込んでいる。各々のチャンネル領域が図示の
実施例では１つのゲート電極としか関連していないが、
この発明は多重電極を持つチャンネル領域にも適用され
る。
ｘ方向又は横方向のチャンネル領域102−118の隔たり
は、、ｙ軸から進むにつれて増加する。これは、軸100
の近くでは隣り合ったチャンネル領域の間のｙ方向のず
れが一層大きく、軸100から更に遠い隣接したチャンネ
ル領域では、ｙ方向のずれが比較的小さいからである。
その為、軸100から比較的離れたチャンネル領域に隣接
する任意のチャンネル領域からの熱成分ｘが重大な関
心事になり、軸100近くにあるチャンネル領域に比べ
て、一層大きな横方向の間隔が必要になる。
は、、ｙ軸から進むにつれて増加する。これは、軸100
の近くでは隣り合ったチャンネル領域の間のｙ方向のず
れが一層大きく、軸100から更に遠い隣接したチャンネ
ル領域では、ｙ方向のずれが比較的小さいからである。
その為、軸100から比較的離れたチャンネル領域に隣接
する任意のチャンネル領域からの熱成分ｘが重大な関
心事になり、軸100近くにあるチャンネル領域に比べ
て、一層大きな横方向の間隔が必要になる。
図示のトランジスタ50は、ｘ方向の一列に幾つかの同
様なトランジスタを設けて、チップ上に形成することが
好ましい。チップ幅ｗは、導波管共振モード、並びにrf
エネルギーの一部分がトランジスタ50の入力にフィード
バックされるのを防止する為に、導波管カットオフ周波
数λ/2未満に抑えなければならない。この発明のトラン
ジスタが弓形のＶ字形の設計であることにより、隣り合
ったチャンネル領域102−118の間隔を十分密にして、任
意の特定の電力用に一層小さいｗを使うことができる様
になる。他方、熱的な最適化により、全てのチャンネル
領域102乃至118に亘って一定のチャンネル又は温度Ｔ
（動作）が保たれる様に保証している。
様なトランジスタを設けて、チップ上に形成することが
好ましい。チップ幅ｗは、導波管共振モード、並びにrf
エネルギーの一部分がトランジスタ50の入力にフィード
バックされるのを防止する為に、導波管カットオフ周波
数λ/2未満に抑えなければならない。この発明のトラン
ジスタが弓形のＶ字形の設計であることにより、隣り合
ったチャンネル領域102−118の間隔を十分密にして、任
意の特定の電力用に一層小さいｗを使うことができる様
になる。他方、熱的な最適化により、全てのチャンネル
領域102乃至118に亘って一定のチャンネル又は温度Ｔ
（動作）が保たれる様に保証している。
この発明の別の利点は非対称の組合わせ構造であるこ
とである。信号がゲート接点58に現われ、種々のトラン
ジスタ部分によって増幅されて、複数個の多重並列通路
を介してドレイン接点54に現われる。この多重並列通路
の各々の１つには伝播の遅延時間が関係している。例え
ば、１つの通路では、信号がゲート接点58からゲート・
マニホルド86へ進み、ゲート・マニホルド・アーム84を
登る。それがゲート導体122に進み、そこでチャンネル
領域104から供給された電流で増幅される。増幅された
信号がドレイン領域148を通り、関連するドレイン接点
フィンガー150を通って、ドレイン接点アーム62へ行
き、そこからドレイン接点54へ行く。
とである。信号がゲート接点58に現われ、種々のトラン
ジスタ部分によって増幅されて、複数個の多重並列通路
を介してドレイン接点54に現われる。この多重並列通路
の各々の１つには伝播の遅延時間が関係している。例え
ば、１つの通路では、信号がゲート接点58からゲート・
マニホルド86へ進み、ゲート・マニホルド・アーム84を
登る。それがゲート導体122に進み、そこでチャンネル
領域104から供給された電流で増幅される。増幅された
信号がドレイン領域148を通り、関連するドレイン接点
フィンガー150を通って、ドレイン接点アーム62へ行
き、そこからドレイン接点54へ行く。
別の並列通路では、信号がゲート接点マニホルド・ア
ーム84を全部進んでゲート導体118に進む。増幅された
信号がドレイン領域152を通り、そこからドレイン・フ
ィンガー154を通ってドレイン・マニホルド60及びドレ
イン接点54へ行く。これらの２つの並列通路並びにその
中間にある種々の他の信号通路は遅延時間が大体同じで
ある。これは、ゲート接点58から特定のチャンネル領域
102−118までの長さが増加するにつれて、関連するドレ
イン領域からドレイン接点54までの長さが減少するから
である。従って、この装置では、多重並列通路による伝
播遅延時間が異なることによる信号の位相相殺がない。
ーム84を全部進んでゲート導体118に進む。増幅された
信号がドレイン領域152を通り、そこからドレイン・フ
ィンガー154を通ってドレイン・マニホルド60及びドレ
イン接点54へ行く。これらの２つの並列通路並びにその
中間にある種々の他の信号通路は遅延時間が大体同じで
ある。これは、ゲート接点58から特定のチャンネル領域
102−118までの長さが増加するにつれて、関連するドレ
イン領域からドレイン接点54までの長さが減少するから
である。従って、この装置では、多重並列通路による伝
播遅延時間が異なることによる信号の位相相殺がない。
要約すれば、多重チャンネル領域が特定の軸線を基準
として互いにずれていて、隣接するチャンネル領域に生
じた発熱散逸部分を除去する様な新規な準くし形トラン
ジスタを説明した。このトランジスタは、装置内にある
各々のチャンネル領域に一様なＴ（動作）を保つ様なモ
デルになっていると同時に、横方向の寸法は導波管カッ
トオフ周波数より小さい。この発明のトランジスタは、
多重信号通路に関係する伝播遅延時間が等しいと云う別
の利点がある。
として互いにずれていて、隣接するチャンネル領域に生
じた発熱散逸部分を除去する様な新規な準くし形トラン
ジスタを説明した。このトランジスタは、装置内にある
各々のチャンネル領域に一様なＴ（動作）を保つ様なモ
デルになっていると同時に、横方向の寸法は導波管カッ
トオフ周波数より小さい。この発明のトランジスタは、
多重信号通路に関係する伝播遅延時間が等しいと云う別
の利点がある。
好ましい実施例並びにその利点を以上詳しく説明した
が、この発明がそれに制限されず、特許請求の範囲のみ
によって限定されることを承知されたい。以上の説明に
関連して更に下記の項を開示する。
が、この発明がそれに制限されず、特許請求の範囲のみ
によって限定されることを承知されたい。以上の説明に
関連して更に下記の項を開示する。
（１）半導体層の面に形成されたくし形トランジスタに
於いて、前記面に形成されていて、共通に接続された入
力及び共通に接続された出力を持つ複数個のサブトラン
ジスタを有し、各々のサブトランジスタはトランジスタ
の動作中に熱を発生する熱発生領域を有し、該熱発生領
域はｘ方向に相隔たっており、各々の熱発生領域は隣接
する熱発生領域から、前記ｘ方向に対して垂直なｙ方向
にずれていて、前記熱発生領域からの熱が、隣接する熱
発生領域とは無関係に、少なくとも所望の量だけ散逸さ
れるくし形トランジスタ。
於いて、前記面に形成されていて、共通に接続された入
力及び共通に接続された出力を持つ複数個のサブトラン
ジスタを有し、各々のサブトランジスタはトランジスタ
の動作中に熱を発生する熱発生領域を有し、該熱発生領
域はｘ方向に相隔たっており、各々の熱発生領域は隣接
する熱発生領域から、前記ｘ方向に対して垂直なｙ方向
にずれていて、前記熱発生領域からの熱が、隣接する熱
発生領域とは無関係に、少なくとも所望の量だけ散逸さ
れるくし形トランジスタ。
（２）（１）項に記載したくし形トランジスタに於い
て、熱発生領域の列がＶ字形であるくし形トランジス
タ。
て、熱発生領域の列がＶ字形であるくし形トランジス
タ。
（３）（２）項に記載したくし形トランジスタに於い
て、各々の熱発生領域が中心を持ち、中心の軌跡がＶ字
形の曲線を形成していて、縦軸線から横方向に伸びるア
ームを持ち、各々のアームが軸線の近くで比較的急峻な
角度を持つと共に、その両端では比較的急峻でない角度
に弯曲しており、各々の熱発生領域と横方向に隣接する
熱発生領域の間の距離が、縦軸線からの該熱発生領域の
距離の関数として増加して、トランジスタ全体に亘って
熱発生領域の温度を略一定に保つくし形トランジスタ。
て、各々の熱発生領域が中心を持ち、中心の軌跡がＶ字
形の曲線を形成していて、縦軸線から横方向に伸びるア
ームを持ち、各々のアームが軸線の近くで比較的急峻な
角度を持つと共に、その両端では比較的急峻でない角度
に弯曲しており、各々の熱発生領域と横方向に隣接する
熱発生領域の間の距離が、縦軸線からの該熱発生領域の
距離の関数として増加して、トランジスタ全体に亘って
熱発生領域の温度を略一定に保つくし形トランジスタ。
（４）（１）項に記載したくし形トランジスタに於い
て、くし形トランジスタが電界効果トランジスタであ
り、各々の熱発生領域が、当該チャンネル領域の両側に
配置された夫々のドレイン領域及びソース領域の間にあ
るチャンネル領域で構成され、各々のドレイン領域が共
通に接続され、各々のソース領域が共通に接続されてい
るくし形トランジスタ。
て、くし形トランジスタが電界効果トランジスタであ
り、各々の熱発生領域が、当該チャンネル領域の両側に
配置された夫々のドレイン領域及びソース領域の間にあ
るチャンネル領域で構成され、各々のドレイン領域が共
通に接続され、各々のソース領域が共通に接続されてい
るくし形トランジスタ。
（５）（１）項に記載したくし形トランジスタに於い
て、信号入力及び信号出力を持ち、複数個の並列信号通
路が信号入力から信号出力まで伸びており、各々の信号
通路には夫々熱発生領域が付設されており、各々の信号
通路の信号伝播遅延時間が残りの信号通路のそれと略同
じであるくし形トランジスタ。
て、信号入力及び信号出力を持ち、複数個の並列信号通
路が信号入力から信号出力まで伸びており、各々の信号
通路には夫々熱発生領域が付設されており、各々の信号
通路の信号伝播遅延時間が残りの信号通路のそれと略同
じであるくし形トランジスタ。
（６）（１）項に記載したくし形トランジスタに於い
て、トランジスタがバイポーラであるくし形トランジス
タ。
て、トランジスタがバイポーラであるくし形トランジス
タ。
（７）半導体層の面に形成された集積回路に於いて、該
面に形成された複数個のトランジスタを有し、各々のト
ランジスタは集積回路の動作中に熱を発生する熱発生領
域を有し、該熱発生領域はｘ方向に互いに隔たってお
り、各々の熱発生領域は前記ｘ方向に対して垂直なｙ方
向に隣接する熱発生領域からずれていて、各々の熱発生
領域から発する熱が更に有効に散逸され得る様にした集
積回路。
面に形成された複数個のトランジスタを有し、各々のト
ランジスタは集積回路の動作中に熱を発生する熱発生領
域を有し、該熱発生領域はｘ方向に互いに隔たってお
り、各々の熱発生領域は前記ｘ方向に対して垂直なｙ方
向に隣接する熱発生領域からずれていて、各々の熱発生
領域から発する熱が更に有効に散逸され得る様にした集
積回路。
（８）半導体層の面に形成された電界効果くし形トラン
ジスタに於いて、該面に形成された導電ドレイン接点
と、前記面に形成され、前記ドレイン接点から縦方向に
隔たる導電ゲート接点と、前記面に形成され、前記ゲー
ト接点から横方向に隔たる第１及び第２の導電ソース接
点と、前記第１のソース接点及びドレイン接点の間で隔
たる様に前記面に形成されていて、前記ゲート接点に電
気結合されると共に、それからドレイン接点に向かって
縦方向に伸びると共に横方向に伸びている第１の細長い
導電ゲート・マニホルドと、前記第２のソース接点及び
ドレイン接点の間で隔たる様に前記面に形成されてい
て、前記ゲート接点に電気結合されると共に、それから
前記第１のゲート・マニホルドと同じ方向に縦方向に伸
びると共に、前記第１のゲート・マニホルドとは反対方
向の横方向に伸びる第２の細徴い導電ゲート・マニホル
ドと、各々の当該ドレイン領域が前記ドレイン接点に電
気結合されると共に互いに隔たっていて、各々のドレイ
ン領域が前記ドレイン接点及びゲート・マニホルドの内
の予定の１つの間に形成される様に、前記面に形成され
た複数個のドレイン領域と、各々の当該ソース領域が前
記ソース接点の内の予め選ばれた１つに電気結合されて
いて、前記ドレンイン領域から隔たって、それとくし形
になる様に前記面に形成されている複数個のソース領域
と、夫々のソース領域及びドレイン領域の間で前記層内
に限定された複数個のチャンネル領域とを有し、各々の
チャンネル領域は縦方向に細長いと共に、次に隣り合う
チャンネル領域から縦方向にずれていて、熱散逸を助け
る様になっており、各々のチャンネル領域に対し、それ
に隣接して少なくとも１つの導電ゲート電極が配置され
てゲート・マニホルドの内の予定の１つに結合されてい
る電界効果くし形トランジスタ。
ジスタに於いて、該面に形成された導電ドレイン接点
と、前記面に形成され、前記ドレイン接点から縦方向に
隔たる導電ゲート接点と、前記面に形成され、前記ゲー
ト接点から横方向に隔たる第１及び第２の導電ソース接
点と、前記第１のソース接点及びドレイン接点の間で隔
たる様に前記面に形成されていて、前記ゲート接点に電
気結合されると共に、それからドレイン接点に向かって
縦方向に伸びると共に横方向に伸びている第１の細長い
導電ゲート・マニホルドと、前記第２のソース接点及び
ドレイン接点の間で隔たる様に前記面に形成されてい
て、前記ゲート接点に電気結合されると共に、それから
前記第１のゲート・マニホルドと同じ方向に縦方向に伸
びると共に、前記第１のゲート・マニホルドとは反対方
向の横方向に伸びる第２の細徴い導電ゲート・マニホル
ドと、各々の当該ドレイン領域が前記ドレイン接点に電
気結合されると共に互いに隔たっていて、各々のドレイ
ン領域が前記ドレイン接点及びゲート・マニホルドの内
の予定の１つの間に形成される様に、前記面に形成され
た複数個のドレイン領域と、各々の当該ソース領域が前
記ソース接点の内の予め選ばれた１つに電気結合されて
いて、前記ドレンイン領域から隔たって、それとくし形
になる様に前記面に形成されている複数個のソース領域
と、夫々のソース領域及びドレイン領域の間で前記層内
に限定された複数個のチャンネル領域とを有し、各々の
チャンネル領域は縦方向に細長いと共に、次に隣り合う
チャンネル領域から縦方向にずれていて、熱散逸を助け
る様になっており、各々のチャンネル領域に対し、それ
に隣接して少なくとも１つの導電ゲート電極が配置され
てゲート・マニホルドの内の予定の１つに結合されてい
る電界効果くし形トランジスタ。
（９）（８）項に記載した電界効果くし形トランジスタ
に於いて、各々のチャンネル領域に隣接して複数個のゲ
ート電極が配置されている電界効果くし形トランジス
タ。
に於いて、各々のチャンネル領域に隣接して複数個のゲ
ート電極が配置されている電界効果くし形トランジス
タ。
（10）（８）項に記載した電界効果くし形トランジスタ
に於いて、複数個の導電空気ブリッジを有し、各々の空
気ブリッジは夫々のゲート・マニホルドに跨る様に形成
されていて、１つのソース接点を夫々のソース領域に接
続する電界効果くし形トランジスタ。
に於いて、複数個の導電空気ブリッジを有し、各々の空
気ブリッジは夫々のゲート・マニホルドに跨る様に形成
されていて、１つのソース接点を夫々のソース領域に接
続する電界効果くし形トランジスタ。
（11）（８）項に記載した電界効果くし形トランジスタ
に於いて、ドレイン領域が該ドレイン領域からゲート接
点に向かって縦方向に伸びる略平行な複数個の細長いド
レイン・フィンガーを有し、前記ドレイン接点は半導体
層内に拡散領域を持ち、各々のドレイン・フィンガーが
ドレイン接点の拡散領域の一体の延長部である電界効果
くし形トランジスタ。
に於いて、ドレイン領域が該ドレイン領域からゲート接
点に向かって縦方向に伸びる略平行な複数個の細長いド
レイン・フィンガーを有し、前記ドレイン接点は半導体
層内に拡散領域を持ち、各々のドレイン・フィンガーが
ドレイン接点の拡散領域の一体の延長部である電界効果
くし形トランジスタ。
（12）（８）項に記載した電界効果くし形トランジスタ
に於いて、該トランジスタが接合形電界効果トランジス
タであり、各々の導電ゲート電極が夫々のチャンネル領
域に接して、そのコンダクタンスを制御する電界効果く
し形トランジスタ。
に於いて、該トランジスタが接合形電界効果トランジス
タであり、各々の導電ゲート電極が夫々のチャンネル領
域に接して、そのコンダクタンスを制御する電界効果く
し形トランジスタ。
（13）（12）項に記載した電界効果くし形トランジスタ
に於いて、トランジスタが金属半導体電界効果トランジ
スタである電界効果くし形トランジスタ。
に於いて、トランジスタが金属半導体電界効果トランジ
スタである電界効果くし形トランジスタ。
（14）（８）項に記載した電界凍効果くし形トランジス
タに於いて、該トランジスタがドレイン接点に信号を発
生し、前記ソース領域、前記ドレイン領域及び前記チャ
ンネル領域は横方向の一列となって互いに直列に隣接し
て配置されており、複数個の同様なトランジスタがチッ
プ上に前記列内で前記くし形トランジスタと共に形成さ
れており、該トランジスタの累算的な横方向の寸法は信
号の実効波長の半分未満になる様に予め選ばれている電
界効果くし形トランジスタ。
タに於いて、該トランジスタがドレイン接点に信号を発
生し、前記ソース領域、前記ドレイン領域及び前記チャ
ンネル領域は横方向の一列となって互いに直列に隣接し
て配置されており、複数個の同様なトランジスタがチッ
プ上に前記列内で前記くし形トランジスタと共に形成さ
れており、該トランジスタの累算的な横方向の寸法は信
号の実効波長の半分未満になる様に予め選ばれている電
界効果くし形トランジスタ。
（15）複数個の熱発生領域を有するくし形トランジスタ
を製造する方法に於いて、前記トランジスタを動作させ
る平均動作温度を選び、該トランジスタの熱発生領域を
少なくとも一方の方向に互いにずれる様に位置ぎめし
て、トランジスタが熱的に最適にされ、最後の熱発生領
域の温度がトランジスタ全体に亘って略一様である様に
する工程を含む方法。
を製造する方法に於いて、前記トランジスタを動作させ
る平均動作温度を選び、該トランジスタの熱発生領域を
少なくとも一方の方向に互いにずれる様に位置ぎめし
て、トランジスタが熱的に最適にされ、最後の熱発生領
域の温度がトランジスタ全体に亘って略一様である様に
する工程を含む方法。
（16）（15）項に記載した方法に於いて、各々の熱発生
領域の中心を曲線上に配置し、該曲線の第１の部分は前
記１つの方向と比較的小さい角度をなし、前記曲線の第
２の部分は前記１つの方向と比較的大きな角度をなす様
に弯曲しており、曲線の第１の部分上で、前記１つの方
向に対して垂直な横方向に熱発生領域を予定量だけ隔
て、前記曲線の第２の部分上で横方向に熱発生領域を、
前記曲線の第１の部分上にある熱発生領域の横方向の間
隔より更に大きい量だけ隔てる工程を含む方法。
領域の中心を曲線上に配置し、該曲線の第１の部分は前
記１つの方向と比較的小さい角度をなし、前記曲線の第
２の部分は前記１つの方向と比較的大きな角度をなす様
に弯曲しており、曲線の第１の部分上で、前記１つの方
向に対して垂直な横方向に熱発生領域を予定量だけ隔
て、前記曲線の第２の部分上で横方向に熱発生領域を、
前記曲線の第１の部分上にある熱発生領域の横方向の間
隔より更に大きい量だけ隔てる工程を含む方法。
（17）（15）項に記載した方法に於いて、トランジスタ
が夫々の熱発生領域に関連する複数個の信号通路を有
し、各々の信号通路を、その信号伝播遅延時間が残りの
信号通路と略一様になる様に形成する工程を含む方法。
が夫々の熱発生領域に関連する複数個の信号通路を有
し、各々の信号通路を、その信号伝播遅延時間が残りの
信号通路と略一様になる様に形成する工程を含む方法。
（18）（12）項に記載した方法に於いて、くし形トラン
ジスタが実効波長を持つ信号を出力し、更に、前記１つ
の方向に対して横方向の一列に熱発生領域を位置ぎめ
し、複数個の同じ様なくし形トランジスタをチップ上に
前記一列内に位置ぎめし、前記１つの方向に対して横方
向に於ける長さが前記波長の半分未満になって、比較的
減衰のない導波管共振モードが起こらない様に、前記ト
ランジスタの列の長さの寸法を定める工程を含む方法。
ジスタが実効波長を持つ信号を出力し、更に、前記１つ
の方向に対して横方向の一列に熱発生領域を位置ぎめ
し、複数個の同じ様なくし形トランジスタをチップ上に
前記一列内に位置ぎめし、前記１つの方向に対して横方
向に於ける長さが前記波長の半分未満になって、比較的
減衰のない導波管共振モードが起こらない様に、前記ト
ランジスタの列の長さの寸法を定める工程を含む方法。
（19）半導体層の面に形成されたくし形トランジスタに
於いて、前記面に形成されていて、入力が共通に接続さ
れ、出力が共通に接続された複数個のサブトランジスタ
を有し、各々のサブトランジスタはｙ方向に細長いと共
に第１及び第２の両端を持つ熱発生領域を有し、該熱発
生領域はトランジスタの動作中に熱を発生し、前記熱発
生領域は前記ｙ方向に対して垂直なｘ方向に相隔たって
いると共に前記ｙ方向に変位していて、隣接する熱発生
領域の第１の端が互いにｙ方向にずれると共に、隣接す
る熱発生領域の第２の端は互いにｙ方向にずれる様にし
て、熱発生領域からの熱が、隣接する熱発生領域とは無
関係に、少なくとも所望量だけ散逸される様にしたくし
形トランジスタ。
於いて、前記面に形成されていて、入力が共通に接続さ
れ、出力が共通に接続された複数個のサブトランジスタ
を有し、各々のサブトランジスタはｙ方向に細長いと共
に第１及び第２の両端を持つ熱発生領域を有し、該熱発
生領域はトランジスタの動作中に熱を発生し、前記熱発
生領域は前記ｙ方向に対して垂直なｘ方向に相隔たって
いると共に前記ｙ方向に変位していて、隣接する熱発生
領域の第１の端が互いにｙ方向にずれると共に、隣接す
る熱発生領域の第２の端は互いにｙ方向にずれる様にし
て、熱発生領域からの熱が、隣接する熱発生領域とは無
関係に、少なくとも所望量だけ散逸される様にしたくし
形トランジスタ。
（20）rf電力用の準くし形トランジスタ（50）がｙ方向
に互いにずれた複数個のチャンネル領域（102−118）を
持ち、隣接するチャンネル領域からのｘ発熱成分が任
意の１つのチャンネル領域に影響する程度が、従来のく
し形構造に於ける隣接するチャンネル領域からのｘよ
りも少なくなる様になっている。好ましい実施例では、
チャンネル領域（102−118）が弯曲した１つのＶ字形の
列内に形成され、全てのトランジスタ部分の累算的な横
方向の幅が導波管カットオフ周波数より小さくなる様に
なっている。トランジスタ部分のＶ字形の列は、並列信
号通路が大体同じ電波遅延時間を持つと云う利点をもた
らし、装置内の位相相殺がない。
に互いにずれた複数個のチャンネル領域（102−118）を
持ち、隣接するチャンネル領域からのｘ発熱成分が任
意の１つのチャンネル領域に影響する程度が、従来のく
し形構造に於ける隣接するチャンネル領域からのｘよ
りも少なくなる様になっている。好ましい実施例では、
チャンネル領域（102−118）が弯曲した１つのＶ字形の
列内に形成され、全てのトランジスタ部分の累算的な横
方向の幅が導波管カットオフ周波数より小さくなる様に
なっている。トランジスタ部分のＶ字形の列は、並列信
号通路が大体同じ電波遅延時間を持つと云う利点をもた
らし、装置内の位相相殺がない。
第１図はこの発明を説明するのに役立つ３次元座標系の
略図、第２図は従来のくし形トランジスタを著しく図式
的に示す斜視図、第３図はこの発明の準くし形トランジ
スタを著しく図式的に示す斜視図で、熱散逸の利点を示
している。第４図はこの発明を用いたマイクロ波信号電
力増幅トランジスタを著しく拡大した簡略平面図、第５
図は第４図に示したトランジスタの半分の詳細図であ
る。 主な符号の説明 52:基板 80:チャンネル領域（熱発生領域）
略図、第２図は従来のくし形トランジスタを著しく図式
的に示す斜視図、第３図はこの発明の準くし形トランジ
スタを著しく図式的に示す斜視図で、熱散逸の利点を示
している。第４図はこの発明を用いたマイクロ波信号電
力増幅トランジスタを著しく拡大した簡略平面図、第５
図は第４図に示したトランジスタの半分の詳細図であ
る。 主な符号の説明 52:基板 80:チャンネル領域（熱発生領域）
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 27/082 29/812 (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/337 - 21/338 H01L 27/095 H01L 27/098 H01L 29/775 - 29/778 H01L 29/80 - 29/812 H01L 21/822 H01L 21/8222 - 21/8228 H01L 21/8232 H01L 27/06 H01L 27/08 H01L 27/082
Claims (2)
- 【請求項１】半導体層の面に形成されたくし形トランジ
スタに於いて、前記面に形成されていて、共通に接続さ
れた入力及び共通に接続された出力を持つ複数個のサブ
トランジスタを有し、各々のサブトランジスタはトラン
ジスタの動作中に熱を発生する熱発生領域を有し、該熱
発生領域はｘ方向に相隔たっており、各々の熱発生領域
は隣接する熱発生領域から、前記ｘ方向に対して垂直な
ｙ方向にずれていて、前記熱発生領域からの熱が、隣接
する熱発生領域とは無関係に、少なくとも所望の量だけ
散逸されるくし形トランジスタ。 - 【請求項２】複数個の熱発生領域を有するくし形トラン
ジスタを製造する方法に於いて、前記トランジスタを動
作させる平均動作温度を選び、該トランジスタの熱発生
領域を少なくとも一方の方向に互いにずれる様に位置ぎ
めして、トランジスタが熱的に最適にされ、最後の熱発
生領域の温度がトランジスタ全体に亘って略一様である
様にする工程を含む方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US37442289A | 1989-06-30 | 1989-06-30 | |
| US374422 | 1999-08-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03123035A JPH03123035A (ja) | 1991-05-24 |
| JP2873049B2 true JP2873049B2 (ja) | 1999-03-24 |
Family
ID=23476747
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2170437A Expired - Fee Related JP2873049B2 (ja) | 1989-06-30 | 1990-06-29 | くし形トランジスタとその製法 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0405877B1 (ja) |
| JP (1) | JP2873049B2 (ja) |
| DE (1) | DE69007351T2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0560123A3 (en) * | 1992-03-12 | 1994-05-25 | Siemens Ag | Power transistor with multiple finger contacts |
| US6034383A (en) * | 1997-11-13 | 2000-03-07 | Northrop Grumman Corporation | High power density microwave HBT with uniform signal distribution |
| SE520109C2 (sv) * | 2000-05-17 | 2003-05-27 | Ericsson Telefon Ab L M | Effekttransistorer för radiofrekvenser |
| JP6165368B1 (ja) * | 2016-07-25 | 2017-07-19 | 三菱電機株式会社 | 半導体装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2175441B (en) * | 1985-05-03 | 1989-05-10 | Texas Instruments Ltd | Power bipolar transistor |
-
1990
- 1990-06-25 DE DE1990607351 patent/DE69007351T2/de not_active Expired - Fee Related
- 1990-06-25 EP EP19900306902 patent/EP0405877B1/en not_active Expired - Lifetime
- 1990-06-29 JP JP2170437A patent/JP2873049B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0405877B1 (en) | 1994-03-16 |
| EP0405877A2 (en) | 1991-01-02 |
| EP0405877A3 (en) | 1991-06-26 |
| JPH03123035A (ja) | 1991-05-24 |
| DE69007351D1 (de) | 1994-04-21 |
| DE69007351T2 (de) | 1994-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6900482B2 (en) | Semiconductor device having divided active regions with comb-teeth electrodes thereon | |
| JP6064054B2 (ja) | トランジスタ、トランジスタの放熱構造及びトランジスタの製造方法 | |
| JP5797082B2 (ja) | 熱スペーサを有する半導体デバイス | |
| US10361271B2 (en) | Semiconductor device and method of manufacturing the same | |
| US9502330B1 (en) | Coolant distribution structure for monolithic microwave integrated circuits (MMICs) | |
| US20220262709A1 (en) | High power transistors | |
| US6507047B2 (en) | Power transistors for radio frequencies | |
| JP2873049B2 (ja) | くし形トランジスタとその製法 | |
| EP0494625B1 (en) | Semiconductor device for improving high-frequency characteristics and avoiding chip cracking | |
| US5057882A (en) | Thermally optimized interdigitated transistor | |
| US6545543B2 (en) | Small aspect ratio MMIC power amplifier layout | |
| EP3952108A1 (en) | Monolithic microwave integrated circuit (mmic) cascode connected transistor circuit | |
| US5210596A (en) | Thermally optimized interdigitated transistor | |
| US7919855B2 (en) | Topside thermal management of semiconductor devices using boron phosphide contacting a gate terminal | |
| JP2001093914A (ja) | 半導体能動素子及び半導体集積回路 | |
| JPH0645520A (ja) | パワートランジスタ | |
| JP2023122726A (ja) | 半導体装置 | |
| JP2554672B2 (ja) | 電界効果型半導体装置 | |
| US5414296A (en) | Venetian blind cell layout for RF power transistor | |
| JP2000040705A (ja) | 半導体装置およびその半導体装置を用いた増幅装置 | |
| US20200013692A1 (en) | Semiconductor power device including wire or ribbon bonds over device active region | |
| JP7294385B2 (ja) | 半導体増幅素子及び半導体増幅装置 | |
| JPH10200312A (ja) | マイクロ波集積回路 | |
| JPH03142845A (ja) | 電界効果トランジスタ | |
| JPH0494137A (ja) | 電界効果トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090108 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |