JP2000277686A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JP2000277686A JP2000277686A JP11086147A JP8614799A JP2000277686A JP 2000277686 A JP2000277686 A JP 2000277686A JP 11086147 A JP11086147 A JP 11086147A JP 8614799 A JP8614799 A JP 8614799A JP 2000277686 A JP2000277686 A JP 2000277686A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor integrated
- integrated circuit
- transistor
- pnp
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 229910052782 aluminium Inorganic materials 0.000 claims description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 9
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 230000035945 sensitivity Effects 0.000 claims description 5
- 238000012935 Averaging Methods 0.000 abstract 1
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 温度勾配による素子の温度特性のばらつきを
圧縮できる半導体集積回路を提供する。 【解決手段】 この半導体集積回路１０は、パワートラ
ンジスタ１１を配設し、さらに、ＮＰＮトランジスタ１
２、ＰＮＰトランジスタ１３、ＰＮＰトランジスタ１４
を実装している。また、各素子１２，１３，１４は、温
度により特性が変動するので、パワートランジスタ１１
から等距離Ｚだけ離して配設している。さらに、これら
の各素子１２，１３，１４はアルミニウム配線１５で覆
うようにしている。ＰＮＰトランジスタ１３及び１４に
より差動増幅回路が形成されているのであれば、基板よ
りも熱伝導率の高いアルミニウム配線１５は温度勾配に
よる特性のばらつきを圧縮し、熱分布を平均化するので
有効である。もちろん、ＰＮＰトランジスタ１３及び１
４はペア性が向上する。
圧縮できる半導体集積回路を提供する。 【解決手段】 この半導体集積回路１０は、パワートラ
ンジスタ１１を配設し、さらに、ＮＰＮトランジスタ１
２、ＰＮＰトランジスタ１３、ＰＮＰトランジスタ１４
を実装している。また、各素子１２，１３，１４は、温
度により特性が変動するので、パワートランジスタ１１
から等距離Ｚだけ離して配設している。さらに、これら
の各素子１２，１３，１４はアルミニウム配線１５で覆
うようにしている。ＰＮＰトランジスタ１３及び１４に
より差動増幅回路が形成されているのであれば、基板よ
りも熱伝導率の高いアルミニウム配線１５は温度勾配に
よる特性のばらつきを圧縮し、熱分布を平均化するので
有効である。もちろん、ＰＮＰトランジスタ１３及び１
４はペア性が向上する。
Description
【０００１】
【発明の属する技術分野】本発明は、パワートランジス
タ等のパワーデバイスを内蔵する半導体集積回路に関す
る。
タ等のパワーデバイスを内蔵する半導体集積回路に関す
る。
【０００２】
【従来の技術】パワートランジスタ等の発熱する素子を
内蔵するチップでは、その素子から離れるにしたがって
温度が下がり温度勾配ができる。しかし、同チップ上に
実装されるトランジスタや抵抗は温度により特性が変動
する。
内蔵するチップでは、その素子から離れるにしたがって
温度が下がり温度勾配ができる。しかし、同チップ上に
実装されるトランジスタや抵抗は温度により特性が変動
する。
【０００３】例えば、図６に示すように、パワートラン
ジスタ１１を内蔵したチップ１０上に、さらに、ＮＰＮ
トランジスタ１２、ＰＮＰトランジスタ１３、ＰＮＰト
ランジスタ１４が実装されているとする。これらの各素
子１２，１３，１４は、温度により特性が変動するの
で、パワートランジスタ１１から等距離Ｚだけ離し、温
度特性を揃えるようにしている。特に、入力段差動素
子、カレントミラー回路等のペア性を備える素子は、熱
源から等距離に配置し、温度による特性を揃える必要が
ある。
ジスタ１１を内蔵したチップ１０上に、さらに、ＮＰＮ
トランジスタ１２、ＰＮＰトランジスタ１３、ＰＮＰト
ランジスタ１４が実装されているとする。これらの各素
子１２，１３，１４は、温度により特性が変動するの
で、パワートランジスタ１１から等距離Ｚだけ離し、温
度特性を揃えるようにしている。特に、入力段差動素
子、カレントミラー回路等のペア性を備える素子は、熱
源から等距離に配置し、温度による特性を揃える必要が
ある。
【０００４】
【発明が解決しようとする課題】ところで、上記チップ
を形成している基盤はあまり熱伝導率が高くないので、
温度勾配による素子のばらつきがあまり圧縮できなかっ
た。
を形成している基盤はあまり熱伝導率が高くないので、
温度勾配による素子のばらつきがあまり圧縮できなかっ
た。
【０００５】本発明は、上記実情に鑑みてなされたもの
であり、温度勾配による素子の温度特性のばらつきを圧
縮できる半導体集積回路の提供を目的とする。
であり、温度勾配による素子の温度特性のばらつきを圧
縮できる半導体集積回路の提供を目的とする。
【０００６】
【課題を解決するための手段】本発明に係る半導体集積
回路は、上記課題を解決するために、発熱する素子を基
板上に配設してなる半導体集積回路において、上記基板
よりも熱伝導率の高い金属で、上記基板上に配設されて
いる熱温度感度の高い他の複数の素子を覆う。
回路は、上記課題を解決するために、発熱する素子を基
板上に配設してなる半導体集積回路において、上記基板
よりも熱伝導率の高い金属で、上記基板上に配設されて
いる熱温度感度の高い他の複数の素子を覆う。
【０００７】上記熱温度感度の高い他の複数の素子は、
差動増幅回路を構成する同じ型のトランジスタである。
また、上記熱伝導率の高い金属として、アルミニウムを
用いる。
差動増幅回路を構成する同じ型のトランジスタである。
また、上記熱伝導率の高い金属として、アルミニウムを
用いる。
【０００８】
【発明の実施の形態】以下、本発明に係る半導体集積回
路の実施の形態について図面を参照しながら説明する。
路の実施の形態について図面を参照しながら説明する。
【０００９】上記半導体集積回路の具体例を図１に示
す。この半導体集積回路１０は、パワートランジスタ１
１を配設し、さらに、ＮＰＮトランジスタ１２、ＰＮＰ
トランジスタ１３、ＰＮＰトランジスタ１４を実装して
いる。
す。この半導体集積回路１０は、パワートランジスタ１
１を配設し、さらに、ＮＰＮトランジスタ１２、ＰＮＰ
トランジスタ１３、ＰＮＰトランジスタ１４を実装して
いる。
【００１０】また、各素子１２，１３，１４は、温度に
より特性が変動するので、パワートランジスタ１１から
等距離Ｚだけ離して配設している。さらに、これらの各
素子１２，１３，１４は基板よりも熱伝導率の高い金
属、例えばアルミニウム配線１５で覆うようにしてい
る。
より特性が変動するので、パワートランジスタ１１から
等距離Ｚだけ離して配設している。さらに、これらの各
素子１２，１３，１４は基板よりも熱伝導率の高い金
属、例えばアルミニウム配線１５で覆うようにしてい
る。
【００１１】特に、ＰＮＰトランジスタ１３及び１４に
より差動増幅回路が形成されているのであれば、基板よ
りも熱伝導率の高いアルミニウム配線１５は温度勾配に
よる特性のばらつきを圧縮し、熱分布を平均化するので
有効である。もちろん、ＰＮＰトランジスタ１３及び１
４はペア性が向上する。
より差動増幅回路が形成されているのであれば、基板よ
りも熱伝導率の高いアルミニウム配線１５は温度勾配に
よる特性のばらつきを圧縮し、熱分布を平均化するので
有効である。もちろん、ＰＮＰトランジスタ１３及び１
４はペア性が向上する。
【００１２】図２には、上記半導体集積回路の変形例を
示す。この半導体集積回路１０は、ＮＰＮトランジスタ
１２、ＰＮＰトランジスタ１３、ＰＮＰトランジスタ１
４をパワートランジスタ１１から等距離に配設すること
なく、すなわちそれぞれ距離Ｘ，Ｙ，Ｚの位置に配設し
ながらも、アルミニウム配線１５で覆っている。基板よ
りも熱伝導率の高い金属であるアルミニウム配線１５で
覆うだけでも、十分に温度勾配を少なくでき、ペア性を
保つことができるものもある。
示す。この半導体集積回路１０は、ＮＰＮトランジスタ
１２、ＰＮＰトランジスタ１３、ＰＮＰトランジスタ１
４をパワートランジスタ１１から等距離に配設すること
なく、すなわちそれぞれ距離Ｘ，Ｙ，Ｚの位置に配設し
ながらも、アルミニウム配線１５で覆っている。基板よ
りも熱伝導率の高い金属であるアルミニウム配線１５で
覆うだけでも、十分に温度勾配を少なくでき、ペア性を
保つことができるものもある。
【００１３】図３には上記変形例の、さらに詳細な具体
例を示す。
例を示す。
【００１４】半導体集積回路２０には、パワートランジ
スタ２１と、差動増幅回路を構成する二つのＰＮＰトラ
ンジスタ３１及び４１が配設されている。
スタ２１と、差動増幅回路を構成する二つのＰＮＰトラ
ンジスタ３１及び４１が配設されている。
【００１５】パワートランジスタ２１の、コレクタ２
２、ベース２４、エミッタ２６には、コレクタ取り出し
部２３、ベース取り出し部２５ａ及び２５ｂ、エミッタ
取り出し部２７が形成されている。
２、ベース２４、エミッタ２６には、コレクタ取り出し
部２３、ベース取り出し部２５ａ及び２５ｂ、エミッタ
取り出し部２７が形成されている。
【００１６】ＰＮＰトランジスタ３１及び４１には、コ
レクタ３２及び４２、ベース３４及び４４、エミッタ３
６及び４６の他、各取り出し部、すなわち、コレクタ取
り出し部３３及び４３、ベース取り出し部３５及び４
５、エミッタ取り出し部３７及び４７が形成されてい
る。
レクタ３２及び４２、ベース３４及び４４、エミッタ３
６及び４６の他、各取り出し部、すなわち、コレクタ取
り出し部３３及び４３、ベース取り出し部３５及び４
５、エミッタ取り出し部３７及び４７が形成されてい
る。
【００１７】図４に示すように、差動増幅回路７１はＰ
ＮＰトランジスタ３１及び４１で構成されている。この
ため、二つの同じＰＮＰトランジスタ３１及び４１の、
温度勾配に対する熱伝導率が異なるのは、特性上好まし
くない。そこで、これら二つのＰＮＰトランジスタ３１
及び４１をアルミニウム配線５１で覆っている。この図
３に示した半導体集積回路２０は、基板よりも熱伝導率
の高い金属であるアルミニウム配線５１で二つのＰＮＰ
トランジスタ３１及び４１を覆っているので、十分に温
度勾配を少なくでき、ペア性を保つことができるものも
ある。
ＮＰトランジスタ３１及び４１で構成されている。この
ため、二つの同じＰＮＰトランジスタ３１及び４１の、
温度勾配に対する熱伝導率が異なるのは、特性上好まし
くない。そこで、これら二つのＰＮＰトランジスタ３１
及び４１をアルミニウム配線５１で覆っている。この図
３に示した半導体集積回路２０は、基板よりも熱伝導率
の高い金属であるアルミニウム配線５１で二つのＰＮＰ
トランジスタ３１及び４１を覆っているので、十分に温
度勾配を少なくでき、ペア性を保つことができるものも
ある。
【００１８】図５には、図３上のＡＡ’での断面を示
す。左側にはパワートランジスタ２１の断面を、右側に
は差動増幅回路７１を構成する二つのＰＮＰトランジス
タ３１及び４１の断面を示す。この図５において、６１
は酸化膜であり、６２は保護膜である。
す。左側にはパワートランジスタ２１の断面を、右側に
は差動増幅回路７１を構成する二つのＰＮＰトランジス
タ３１及び４１の断面を示す。この図５において、６１
は酸化膜であり、６２は保護膜である。
【００１９】
【発明の効果】本発明によれば、発熱する素子を基板上
に配設してなる半導体集積回路において、上記基板より
も熱伝導率の高い金属で、上記基板上に配設されている
熱温度感度の高い他の複数の素子を覆うので、温度勾配
による素子の温度特性のばらつきを圧縮できる。
に配設してなる半導体集積回路において、上記基板より
も熱伝導率の高い金属で、上記基板上に配設されている
熱温度感度の高い他の複数の素子を覆うので、温度勾配
による素子の温度特性のばらつきを圧縮できる。
【図面の簡単な説明】
【図１】本発明の半導体集積回路の具体例を示す平面図
である。
である。
【図２】本発明の半導体集積回路の変形例を示す平面図
である。
である。
【図３】本発明の半導体集積回路の変形例の、さらに詳
細な具体例を示す平面図である。
細な具体例を示す平面図である。
【図４】上記図３に示した詳細な具体例中の、差動増幅
回路の等価回路図である。
回路の等価回路図である。
【図５】上記図３に示した詳細な具体例の、断面図であ
る。
る。
【図６】従来の半導体集積回路の平面図である。
１０ 半導体集積回路 １１ パワートランジスタ １２ ＮＰＮトランジスタ １３ ＰＮＰトランジスタ １４ ＰＮＰトランジスタ １５ アルミニウム配線
Claims (3)
- 【請求項１】 発熱する素子を基板上に配設してなる半
導体集積回路において、 上記基板よりも熱伝導率の高い金属で、上記基板上に配
設されている熱温度感度の高い他の複数の素子を覆うこ
とを特徴とする半導体集積回路。 - 【請求項２】 上記熱温度感度の高い他の複数の素子
は、差動増幅回路を構成する同じ型のトランジスタであ
ることを特徴とする請求項１記載の半導体集積回路。 - 【請求項３】 上記熱伝導率の高い金属として、アルミ
ニウムを用いることを特徴とする請求項１記載の半導体
集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11086147A JP2000277686A (ja) | 1999-03-29 | 1999-03-29 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11086147A JP2000277686A (ja) | 1999-03-29 | 1999-03-29 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000277686A true JP2000277686A (ja) | 2000-10-06 |
Family
ID=13878636
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11086147A Pending JP2000277686A (ja) | 1999-03-29 | 1999-03-29 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000277686A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005079425A (ja) * | 2003-09-02 | 2005-03-24 | Rohm Co Ltd | 半導体集積回路 |
| JP2007043153A (ja) * | 2005-08-01 | 2007-02-15 | Marvell World Trade Ltd | ダイを急熱するためのオンダイ加熱回路及び制御ループ |
| US7852098B2 (en) | 2005-08-01 | 2010-12-14 | Marvell World Trade Ltd. | On-die heating circuit and control loop for rapid heating of the die |
-
1999
- 1999-03-29 JP JP11086147A patent/JP2000277686A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005079425A (ja) * | 2003-09-02 | 2005-03-24 | Rohm Co Ltd | 半導体集積回路 |
| CN100369250C (zh) * | 2003-09-02 | 2008-02-13 | 罗姆股份有限公司 | 半导体集成电路 |
| JP2007043153A (ja) * | 2005-08-01 | 2007-02-15 | Marvell World Trade Ltd | ダイを急熱するためのオンダイ加熱回路及び制御ループ |
| US7852098B2 (en) | 2005-08-01 | 2010-12-14 | Marvell World Trade Ltd. | On-die heating circuit and control loop for rapid heating of the die |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4257061A (en) | Thermally isolated monolithic semiconductor die | |
| JP2000277686A (ja) | 半導体集積回路 | |
| US4599634A (en) | Stress insensitive integrated circuit | |
| JPH01214048A (ja) | 半導体集積装置 | |
| US3260900A (en) | Temperature compensating barrier layer semiconductor | |
| JPH0645520A (ja) | パワートランジスタ | |
| US5623232A (en) | Topography for integrated circuit operational amplifier having low impedance input for current feedback | |
| US3341785A (en) | Integrated wide-band amplifier system using negative feedback means including a thermally-coupled low-pass thermal filter | |
| JP3042256B2 (ja) | パワートランジスタ温度保護回路装置 | |
| JP2612100B2 (ja) | 半導体圧力センサ | |
| JPH05129519A (ja) | 半導体集積回路 | |
| EP0950265B1 (en) | Uniform ballast resistance for a thermally balanced radio frequency power transistor | |
| JPH03276772A (ja) | サーモパイル型赤外線センサ | |
| JPH01138429A (ja) | サ−モパイル | |
| US6713669B2 (en) | Thermoelectric conversion component | |
| JP2604671B2 (ja) | バイアス回路 | |
| US11942903B1 (en) | Monolithic differential pair thermocouple amplifier | |
| JPH06169037A (ja) | 半導体パッケージ | |
| JPH09129820A (ja) | 半導体装置 | |
| JP3102006B2 (ja) | 高周波高出力トランジスタ | |
| JP2000174214A (ja) | 半導体集積回路 | |
| JP3400098B2 (ja) | 熱源素子と温度依存素子を有する回路 | |
| JPH03283433A (ja) | 半導体集積回路 | |
| JP2002365140A (ja) | 赤外線センサ | |
| JPH0812097B2 (ja) | 流速センサ |