JPH0640364B2 - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH0640364B2 JPH0640364B2 JP1082785A JP1082785A JPH0640364B2 JP H0640364 B2 JPH0640364 B2 JP H0640364B2 JP 1082785 A JP1082785 A JP 1082785A JP 1082785 A JP1082785 A JP 1082785A JP H0640364 B2 JPH0640364 B2 JP H0640364B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- head drive
- integrated circuit
- semiconductor integrated
- current path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
- G11B19/02—Control of operating function, e.g. switching from recording to reproducing
- G11B19/04—Arrangements for preventing, inhibiting, or warning against double recording on the same blank or against other recording or reproducing malfunctions
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B2005/0002—Special dispositions or recording techniques
- G11B2005/0005—Arrangements, methods or circuits
- G11B2005/001—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure
- G11B2005/0013—Controlling recording characteristics of record carriers or transducing characteristics of transducers by means not being part of their structure of transducers, e.g. linearisation, equalisation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/455—Arrangements for functional testing of heads; Measuring arrangements for heads
Landscapes
- Digital Magnetic Recording (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】 ［技術分野］ この発明は、半導体集積回路技術に関し、例えば磁気デ
ィスク装置における記録再生用の半導体集積回路装置に
利用して有効な技術に関する。
ィスク装置における記録再生用の半導体集積回路装置に
利用して有効な技術に関する。
［背景技術］ 第３図に、ハードディスクドライバやフロッピーディス
クドライバのような磁気ディスク装置における記録再生
用ＩＣ（半導体集積回路）のヘッド駆動部の構成が示さ
れている。すなわち、電源電圧Ｖccと端子Ａ，Ｂ間に
は、バイポーラトランジスタＱ１，Ｑ２が、また端子
Ａ，Ｂと定電流源ＣＣ０間にはトランジスタＱ３，Ｑ４
が互いに対をなすように接続されている。そして、上記
端子Ａ，Ｂ間に磁気ヘッドを構成するコイルＬが外付け
されるとともに、トランジスタＱ１，Ｑ２およびＱ３，
Ｑ４のベース端子には、相補的な書込みデータ信号Ｄ，
がそれぞれ印加される。これによって、書込みデータ
信号Ｄ，が変化するとコイルに流される電流の向きが
変わり、そのときの磁界の反転によって磁気ディスクに
対し、データの書込みが行なわれる。
クドライバのような磁気ディスク装置における記録再生
用ＩＣ（半導体集積回路）のヘッド駆動部の構成が示さ
れている。すなわち、電源電圧Ｖccと端子Ａ，Ｂ間に
は、バイポーラトランジスタＱ１，Ｑ２が、また端子
Ａ，Ｂと定電流源ＣＣ０間にはトランジスタＱ３，Ｑ４
が互いに対をなすように接続されている。そして、上記
端子Ａ，Ｂ間に磁気ヘッドを構成するコイルＬが外付け
されるとともに、トランジスタＱ１，Ｑ２およびＱ３，
Ｑ４のベース端子には、相補的な書込みデータ信号Ｄ，
がそれぞれ印加される。これによって、書込みデータ
信号Ｄ，が変化するとコイルに流される電流の向きが
変わり、そのときの磁界の反転によって磁気ディスクに
対し、データの書込みが行なわれる。
しかしながら、磁気ヘッド内のコイルＬが断線していた
ような場合には、正常な書込みが行なえない。そこで、
そのような異常を検出する回路を記録再生用ＩＣ内に設
けてやる必要がある。
ような場合には、正常な書込みが行なえない。そこで、
そのような異常を検出する回路を記録再生用ＩＣ内に設
けてやる必要がある。
ところで、第３図に示すヘッド駆動部の端子Ａ，Ｂの電
位Ｖａ，Ｖｂは、それぞれ正常時には第４図（Ｂ）に示
すように変化するものが、上記のごとく磁気ヘッド内の
コイルＬが断線したような場合には、同図（Ｃ）に示す
ようにＶccレベルに非常に近いレベルまで上昇して行く
ようになる。
位Ｖａ，Ｖｂは、それぞれ正常時には第４図（Ｂ）に示
すように変化するものが、上記のごとく磁気ヘッド内の
コイルＬが断線したような場合には、同図（Ｃ）に示す
ようにＶccレベルに非常に近いレベルまで上昇して行く
ようになる。
そこで、例えば［株］日立製作所製ＨＤ１０２１２８の
ような従来の記録再生用ＩＣでは、第４図（Ｃ）に示す
ように端子ＡまたはＢのハイレベルの電位ＶａＨよりも
高い基準電圧Ｖｒｅｆを設定して、この基準電圧Ｖｒｅ
ｆと端子ＡまたはＢの電位Ｖａ（Ｖｂ）とをコンパレー
タで常時比較して、ＶａがＶｒｅｆを越えた時点で異常
信号を出力するようにされていた。
ような従来の記録再生用ＩＣでは、第４図（Ｃ）に示す
ように端子ＡまたはＢのハイレベルの電位ＶａＨよりも
高い基準電圧Ｖｒｅｆを設定して、この基準電圧Ｖｒｅ
ｆと端子ＡまたはＢの電位Ｖａ（Ｖｂ）とをコンパレー
タで常時比較して、ＶａがＶｒｅｆを越えた時点で異常
信号を出力するようにされていた。
一方、記録再生用ＩＣにおいては、端子Ａ，Ｂに接続さ
れる磁気ヘッド特にコイルＬの特性に応じて定電流源Ｃ
Ｃ０によってヘッド駆動部に流す書込み電流Ｉｗを調整
して、最適な書込み条件を設定することが行なわれる。
しかして、このように書込み電流Ｉｗを調整すると、第
５図に示すように端子Ａ，Ｂの電圧ＶａＨも変動してし
まう。ところが、従来の記録再生用ＩＣにおいては、同
図に実線イで示すように基準電圧Ｖｒｅｆが固定されて
いた。
れる磁気ヘッド特にコイルＬの特性に応じて定電流源Ｃ
Ｃ０によってヘッド駆動部に流す書込み電流Ｉｗを調整
して、最適な書込み条件を設定することが行なわれる。
しかして、このように書込み電流Ｉｗを調整すると、第
５図に示すように端子Ａ，Ｂの電圧ＶａＨも変動してし
まう。ところが、従来の記録再生用ＩＣにおいては、同
図に実線イで示すように基準電圧Ｖｒｅｆが固定されて
いた。
そのため、書込み電流Ｉｗの大きさによって、検出マー
ジンが変化してしまい、これによって予め基準電圧Ｖｒ
ｅｆを高めに設定しておくと検出精度が低下し、また、
Ｖｒｅｆを低めに設定しておくと正常な書込み動作時に
も誤まって異常信号が形成されてしまうおそれがある。
上記のような問題点があることが、本発明者によって明
らかにされた。
ジンが変化してしまい、これによって予め基準電圧Ｖｒ
ｅｆを高めに設定しておくと検出精度が低下し、また、
Ｖｒｅｆを低めに設定しておくと正常な書込み動作時に
も誤まって異常信号が形成されてしまうおそれがある。
上記のような問題点があることが、本発明者によって明
らかにされた。
［発明の目的］ この発明の目的は、例えば磁気ディスク装置の記録再生
用ＩＣにおける異常検出回路に適用した場合に、ヘッド
の特性に応じて書込み電流値を変化させてもヘッドの断
線等の異常の検出マージンが低下されないような半導体
集積回路技術を提供することにある。
用ＩＣにおける異常検出回路に適用した場合に、ヘッド
の特性に応じて書込み電流値を変化させてもヘッドの断
線等の異常の検出マージンが低下されないような半導体
集積回路技術を提供することにある。
この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明らかに
なるであろう。
ついては、本明細書の記述および添附図面から明らかに
なるであろう。
［発明の概要］ 本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。
を説明すれば、下記のとおりである。
すなわち、ヘッド駆動部に書込み電流を流す定電流源
に、ヘッド駆動部およびその前段の回路から定電流源ま
での電流経路と同じ構成の電流経路を別個に設け、この
新たな電流経路には、上記定電流源によってヘッド駆動
部の書込み電流に比例した電流を流してやることによ
り、ヘッド駆動部の出力端子の電位と同じもしくはそれ
と一定の電位差を有する電位を発生させ、その電位に基
づいて異常検出用の基準電圧を形成させることによっ
て、定電流源によって流される電流がヘッドの特性に応
じて調整されたときに変化されるヘッド駆動部の出力端
子の電位と同じ傾向で基準電圧が変化されるようにし、
これによってヘッドの断線のような異常を検出する際の
マージンが低下されないようにするという上記目的を達
成するものである。
に、ヘッド駆動部およびその前段の回路から定電流源ま
での電流経路と同じ構成の電流経路を別個に設け、この
新たな電流経路には、上記定電流源によってヘッド駆動
部の書込み電流に比例した電流を流してやることによ
り、ヘッド駆動部の出力端子の電位と同じもしくはそれ
と一定の電位差を有する電位を発生させ、その電位に基
づいて異常検出用の基準電圧を形成させることによっ
て、定電流源によって流される電流がヘッドの特性に応
じて調整されたときに変化されるヘッド駆動部の出力端
子の電位と同じ傾向で基準電圧が変化されるようにし、
これによってヘッドの断線のような異常を検出する際の
マージンが低下されないようにするという上記目的を達
成するものである。
［実施例１］ 第１図には、本発明を磁気ディスク装置の記録再生用Ｉ
Ｃにおける異常検出回路に適用した場合の第１の実施例
が示されている。
Ｃにおける異常検出回路に適用した場合の第１の実施例
が示されている。
トランジスタＱ１〜Ｑ４からなるヘッド駆動部の前段に
は、書込みデータＤ，に基づいて、トランジスタＱ１
〜Ｑ４の駆動信号を形成する回路が設けられている。こ
の回路は、エミッタが共通接続された一対の差動トラン
ジスタＱＯ１，ＱＯ２とそのコレクタ抵抗Ｒ１，Ｒ２お
よび定電流源ＣＣ１とからなる差動アンプによって構成
されている。なお、図面には、トランジスタＱ１〜Ｑ４
のうち、Ｑ１とＱ２のベースに印加される信号を形成す
る差動アンプのみ示されているが、トランジスタＱ３と
Ｑ４のベースに印加される信号も同様な構成の差動アン
プによって形成される。
は、書込みデータＤ，に基づいて、トランジスタＱ１
〜Ｑ４の駆動信号を形成する回路が設けられている。こ
の回路は、エミッタが共通接続された一対の差動トラン
ジスタＱＯ１，ＱＯ２とそのコレクタ抵抗Ｒ１，Ｒ２お
よび定電流源ＣＣ１とからなる差動アンプによって構成
されている。なお、図面には、トランジスタＱ１〜Ｑ４
のうち、Ｑ１とＱ２のベースに印加される信号を形成す
る差動アンプのみ示されているが、トランジスタＱ３と
Ｑ４のベースに印加される信号も同様な構成の差動アン
プによって形成される。
また、この実施例では、上記ヘッド駆動部を構成するト
ランジスタＱ３とＱ４のエミッタ端子に、定電流源ＣＣ
０が選択用スイッチトランジスタＱ５を介して接続され
ている、なお、定電流源ＣＣ０は、特に制限されない
が、外付け回路によって構成されている。トランジスタ
Ｑ５のベース端子には選択信号Ｓが印加されおり、選択
信号Ｓがハイレベルにされると、トランジスタＱ５がオ
ンされて定電流源ＣＣ０によってヘッド駆動部に書込み
電流Ｉｗ′が流されて選択的に駆動状態にされる。しか
して、選択信号Ｓがロウレベルにされると、トランジス
タＱ５がカットオフ状態にされるため、ヘッド駆動部は
非駆動状態にされる。
ランジスタＱ３とＱ４のエミッタ端子に、定電流源ＣＣ
０が選択用スイッチトランジスタＱ５を介して接続され
ている、なお、定電流源ＣＣ０は、特に制限されない
が、外付け回路によって構成されている。トランジスタ
Ｑ５のベース端子には選択信号Ｓが印加されおり、選択
信号Ｓがハイレベルにされると、トランジスタＱ５がオ
ンされて定電流源ＣＣ０によってヘッド駆動部に書込み
電流Ｉｗ′が流されて選択的に駆動状態にされる。しか
して、選択信号Ｓがロウレベルにされると、トランジス
タＱ５がカットオフ状態にされるため、ヘッド駆動部は
非駆動状態にされる。
そして、上記選択用トランジスタＱ５と並列にトランジ
スタＱ６がエミッタを共通に接続されている。このトラ
ンジスタＱ６は、そのエミッタサイズが上記選択用トラ
ンジスタＱ５のエミッタサイズのおよそ１０分の１以下
になるように形成され、かつベース端子にはトランジス
タＱ５のベース端子に印加される信号と同じ選択信号Ｓ
が印加される。これによって、トランジスタＱ５がオン
状態にされたとき、トランジスタＱ６にはトランジスタ
Ｑ５とのエミッタサイズの比に比例した電流が流され
る。つまり、トランジスタＱ５とＱ６のエミッタサイズ
Ｅｓ５，Ｅｓ６の比を１０：１とすると、トランジスタ
Ｑ６にはトランジスタＱ５のコレクタ電流Ｉｗ′の１０
分の１のコレクタ電流Ｉｗ″が流されることになる。
スタＱ６がエミッタを共通に接続されている。このトラ
ンジスタＱ６は、そのエミッタサイズが上記選択用トラ
ンジスタＱ５のエミッタサイズのおよそ１０分の１以下
になるように形成され、かつベース端子にはトランジス
タＱ５のベース端子に印加される信号と同じ選択信号Ｓ
が印加される。これによって、トランジスタＱ５がオン
状態にされたとき、トランジスタＱ６にはトランジスタ
Ｑ５とのエミッタサイズの比に比例した電流が流され
る。つまり、トランジスタＱ５とＱ６のエミッタサイズ
Ｅｓ５，Ｅｓ６の比を１０：１とすると、トランジスタ
Ｑ６にはトランジスタＱ５のコレクタ電流Ｉｗ′の１０
分の１のコレクタ電流Ｉｗ″が流されることになる。
さらに、上記トランジスタＱ６のコレクタ端子と電源電
圧Ｖccとの間には、ベース・コレクタ間が短絡されてダ
イオードとして作用するようにされたＰＮＰ型のトラン
ジスタＱ８と、ＮＰＮ型のトランジスタＱ７が直列に接
続されている。また、このトランジスタＱ７のベース端
子と電源電圧Ｖccとの間には抵抗Ｒ３が接続されてい
る。そして、上記トランジスタＱ７のエミッタサイズＥ
ｓ７は、ヘッド駆動部内のトランジスタＱ１のエミッタ
サイズ比Ｅｓ１との比が、前記トランジスタＱ５，Ｑ３
のエミッタサイズ比Ｅｓ５：Ｅｓ６と同じになるように
形成されている。また、抵抗Ｒ３は、ヘッド駆動部前段
の差動アンプ内のコレクタ抵抗Ｒ１との抵抗比が１／Ｒ
１：１／Ｒ３＝Ｅｓ５：Ｅｓ６（この実施例では１０：
１）となるように抵抗値が設定されている。
圧Ｖccとの間には、ベース・コレクタ間が短絡されてダ
イオードとして作用するようにされたＰＮＰ型のトラン
ジスタＱ８と、ＮＰＮ型のトランジスタＱ７が直列に接
続されている。また、このトランジスタＱ７のベース端
子と電源電圧Ｖccとの間には抵抗Ｒ３が接続されてい
る。そして、上記トランジスタＱ７のエミッタサイズＥ
ｓ７は、ヘッド駆動部内のトランジスタＱ１のエミッタ
サイズ比Ｅｓ１との比が、前記トランジスタＱ５，Ｑ３
のエミッタサイズ比Ｅｓ５：Ｅｓ６と同じになるように
形成されている。また、抵抗Ｒ３は、ヘッド駆動部前段
の差動アンプ内のコレクタ抵抗Ｒ１との抵抗比が１／Ｒ
１：１／Ｒ３＝Ｅｓ５：Ｅｓ６（この実施例では１０：
１）となるように抵抗値が設定されている。
さら、この実施例では、上記トランジスタＱ８とカレン
トミラー接続されたトランジスタＱ９が設けられ、この
トランジスタＱ９のエミッタ端子と電源電圧Ｖccとの間
には、抵抗Ｒ４とＲ５とが直列に接続され、この抵抗Ｒ
４とＲ５の接続ノードｎ１の電位が基準電圧Ｖｒｅｆと
して取り出されてコンパレータＣＭＰ１とＣＭＰ２の反
転入力端子に印加されている。コンパレータＣＭＰ１と
ＣＭＰ２の非反転入力端子には、ヘッド駆動部の端子Ａ
およびＢの電位ＶａとＶｂがそれぞれ印加されている。
トミラー接続されたトランジスタＱ９が設けられ、この
トランジスタＱ９のエミッタ端子と電源電圧Ｖccとの間
には、抵抗Ｒ４とＲ５とが直列に接続され、この抵抗Ｒ
４とＲ５の接続ノードｎ１の電位が基準電圧Ｖｒｅｆと
して取り出されてコンパレータＣＭＰ１とＣＭＰ２の反
転入力端子に印加されている。コンパレータＣＭＰ１と
ＣＭＰ２の非反転入力端子には、ヘッド駆動部の端子Ａ
およびＢの電位ＶａとＶｂがそれぞれ印加されている。
従って、この実施例においては、ヘッド駆動部のコイル
Ｌが正常であれば、選択信号ＳによってトランジスタＱ
５とＱ６がオン状態にされると、定電流源ＣＣ０によっ
てヘッド駆動部には書込み電流Ｉｗ′が流され、またト
ランジスタＱ７，Ｑ８，Ｑ６の経路には上記書込み電流
Ｉｗ′の１０分の１の電流Ｉｗ″がそれぞれ流される。
Ｌが正常であれば、選択信号ＳによってトランジスタＱ
５とＱ６がオン状態にされると、定電流源ＣＣ０によっ
てヘッド駆動部には書込み電流Ｉｗ′が流され、またト
ランジスタＱ７，Ｑ８，Ｑ６の経路には上記書込み電流
Ｉｗ′の１０分の１の電流Ｉｗ″がそれぞれ流される。
ところが、トランジスタＱ７とＱ１のベース端子と電源
電圧Ｖccとの間に接続された抵抗Ｒ３とＲ１の比は１
０：１にされている。そのため、抵抗Ｒ３を流れる電流
が、Ｒ１を流れる電流の１０分の１であっても、抵抗Ｒ
３とＲ１による電圧降下量は等しくなる。その結果、ト
ランジスタＱ１とＱ７のベース端子に印加される電圧は
等しくなる。しかも、トランジスタＱ１とＱ７のエミッ
タサイズの比は１０：１にされているため、上記のごと
くトランジスタＱ７に流される電流がＱ１の１０分の１
になっていると、トランジスタＱ１とＱ７におけるベー
ス・エミッタ間の電圧差ＶＢＥも等しくなる。
電圧Ｖccとの間に接続された抵抗Ｒ３とＲ１の比は１
０：１にされている。そのため、抵抗Ｒ３を流れる電流
が、Ｒ１を流れる電流の１０分の１であっても、抵抗Ｒ
３とＲ１による電圧降下量は等しくなる。その結果、ト
ランジスタＱ１とＱ７のベース端子に印加される電圧は
等しくなる。しかも、トランジスタＱ１とＱ７のエミッ
タサイズの比は１０：１にされているため、上記のごと
くトランジスタＱ７に流される電流がＱ１の１０分の１
になっていると、トランジスタＱ１とＱ７におけるベー
ス・エミッタ間の電圧差ＶＢＥも等しくなる。
これによって、トランジスタＱ７のエミッタ端子すなわ
ちノードｎ３には、トランジスタＱ１がオンされている
ときの端子Ａの電位ＶａＨと同一レベルの電位が表われ
る。しかも、ヘッド駆動部内の書込み電流の向きが変わ
ってもトランジスタＱ５に流される電流Ｉｗ′は変わら
ないので、ノードｎ３の電位は一定である。そして、こ
のノードｎ３の電位は、トランジスタＱ８とカレントミ
ラー接続されたトランジスタＱ９によって、ノードｎ２
に再現される。
ちノードｎ３には、トランジスタＱ１がオンされている
ときの端子Ａの電位ＶａＨと同一レベルの電位が表われ
る。しかも、ヘッド駆動部内の書込み電流の向きが変わ
ってもトランジスタＱ５に流される電流Ｉｗ′は変わら
ないので、ノードｎ３の電位は一定である。そして、こ
のノードｎ３の電位は、トランジスタＱ８とカレントミ
ラー接続されたトランジスタＱ９によって、ノードｎ２
に再現される。
その結果、ノードｎ１には、正常時の端子Ａのハイレベ
ル状態での電位ＶａＨと電源電圧Ｖccとの電位差を抵抗
比Ｒ４：Ｒ５で分割したような基準電圧Ｖｒｅｆが発生
される。しかも、ヘッド駆動部および基準電圧発生部
は、同一の定電流源ＣＣ０によって引かれているので、
定電流Ｉｗが変化すると書込み電流Ｉｗ′も電流Ｉｗ″
も同じ割合で変化する。そのため、ノードｎ１の電位す
なわち発生される基準電圧Ｖｒｅｆは、第５図に破線ロ
で示すごとく、コイルＬの特性に応じて定電流源ＣＣ０
によって流す書込み電流を変えてやったときに変化する
端子Ａのハイレベルの電位ＶａＨと同じ傾向で変化する
ようになる。
ル状態での電位ＶａＨと電源電圧Ｖccとの電位差を抵抗
比Ｒ４：Ｒ５で分割したような基準電圧Ｖｒｅｆが発生
される。しかも、ヘッド駆動部および基準電圧発生部
は、同一の定電流源ＣＣ０によって引かれているので、
定電流Ｉｗが変化すると書込み電流Ｉｗ′も電流Ｉｗ″
も同じ割合で変化する。そのため、ノードｎ１の電位す
なわち発生される基準電圧Ｖｒｅｆは、第５図に破線ロ
で示すごとく、コイルＬの特性に応じて定電流源ＣＣ０
によって流す書込み電流を変えてやったときに変化する
端子Ａのハイレベルの電位ＶａＨと同じ傾向で変化する
ようになる。
これによって、書込み電流Ｉｗが変化されても、コンパ
レータＣＭＰによるヘッドの断線のような異常を検出す
る際のマージンは低下しなくなる。その結果、異常検出
精度の低下や正常な状態での誤まった異常検出が防止さ
れるようになる。
レータＣＭＰによるヘッドの断線のような異常を検出す
る際のマージンは低下しなくなる。その結果、異常検出
精度の低下や正常な状態での誤まった異常検出が防止さ
れるようになる。
［実施例２］ 第２図には、本発明の第２の実施例が示されている。
この実施例では、基準電圧発生部内にヘッド駆動部の端
子ＡまたはＢと同じ電位を発生させて、それを抵抗分割
して基準電圧Ｖｒｅｆを作ってやる代わりに、予めトラ
ンジスタＱ７のベースに、トランジスタＱ１のベース電
位よりも検出マージンΔＶ（約０．２Ｖ）分だけ高い電
圧を印加させるようにされている。トランジスタＱ１と
Ｑ７のエミッタサイズ比および抵抗Ｒ１とＲ３の抵抗比
の設定の仕方は、第１の実施例と同じである。
子ＡまたはＢと同じ電位を発生させて、それを抵抗分割
して基準電圧Ｖｒｅｆを作ってやる代わりに、予めトラ
ンジスタＱ７のベースに、トランジスタＱ１のベース電
位よりも検出マージンΔＶ（約０．２Ｖ）分だけ高い電
圧を印加させるようにされている。トランジスタＱ１と
Ｑ７のエミッタサイズ比および抵抗Ｒ１とＲ３の抵抗比
の設定の仕方は、第１の実施例と同じである。
従って、この実施例においては、トランジスタＱ７のエ
ミッタ端子に＜常にヘッド駆動部内の端子Ａのハイレベ
ル状態での電位ＶａＨよりもΔＶ（約０．２Ｖ）だけ高
い電圧が発生される。そのため、この電位を基準電圧Ｖ
ｒｅｆとして取り出してやれば、定電流源ＣＣ０によっ
て流される書込み電流Ｉｗが変化しても、検出マージン
が低下するおそれはない。
ミッタ端子に＜常にヘッド駆動部内の端子Ａのハイレベ
ル状態での電位ＶａＨよりもΔＶ（約０．２Ｖ）だけ高
い電圧が発生される。そのため、この電位を基準電圧Ｖ
ｒｅｆとして取り出してやれば、定電流源ＣＣ０によっ
て流される書込み電流Ｉｗが変化しても、検出マージン
が低下するおそれはない。
しかも、この実施例では、第１の実施例のようにカレン
トミラー接続されたＰＮＰ型トランジスタＱ８，Ｑ９を
設ける必要がないので、トランジスタＱ８としてＮＰＮ
型を用いることできる。そのため、ヘッド駆動部側と基
準電圧発生部側とが完全に対称的な回路構成になるの
で、よりマージンの正確な基準電圧Ｖｒｅｆが得られ
る、また、ＰＮＰ型トランジスタが不要になるので、プ
ロセスやレイアウトの面でも有利である。
トミラー接続されたＰＮＰ型トランジスタＱ８，Ｑ９を
設ける必要がないので、トランジスタＱ８としてＮＰＮ
型を用いることできる。そのため、ヘッド駆動部側と基
準電圧発生部側とが完全に対称的な回路構成になるの
で、よりマージンの正確な基準電圧Ｖｒｅｆが得られ
る、また、ＰＮＰ型トランジスタが不要になるので、プ
ロセスやレイアウトの面でも有利である。
なお、上記実施例では、定電流源ＣＣ０は外付け回路で
構成されていると説明したが、ヘッド駆動部等と同一の
半導体基板上に一体に形成するようにしてもよいことは
いうまでもない。
構成されていると説明したが、ヘッド駆動部等と同一の
半導体基板上に一体に形成するようにしてもよいことは
いうまでもない。
［効果］ 磁気ディスク装置の記録再生用ＩＣにおいて、ヘッド駆
動部に書込み電流を流す定電流源に、ヘッド駆動部およ
びその前段の回路から定電流源までの電流経路と同じ構
成の電流経路を接続し、この第２の電流経路には上記定
電流源によってヘッド駆動部の書込み電流に比例した電
流を流してやることにより、ヘッド駆動部の出力端子の
電位と同じもしくはそれと一定の電位差を有する電圧を
発生させ、その電圧に基づいて異常検出用の基準電圧を
形成するようにしたので、定電流源によってヘッド駆動
部に流される電流がヘッドの特性に応じて調整されたと
きに変化するヘッド駆動部の出力端子の電位と同じ傾向
で基準電圧が変化するようになるという作用により、ヘ
ッドの断線のような異常を検出する際のマージンが低下
されないようになる。また、これによって、異常検出精
度が向上されるとともに、正常な書込み動作時に誤まっ
て異常信号が形成されるのが防止されるという効果があ
る。
動部に書込み電流を流す定電流源に、ヘッド駆動部およ
びその前段の回路から定電流源までの電流経路と同じ構
成の電流経路を接続し、この第２の電流経路には上記定
電流源によってヘッド駆動部の書込み電流に比例した電
流を流してやることにより、ヘッド駆動部の出力端子の
電位と同じもしくはそれと一定の電位差を有する電圧を
発生させ、その電圧に基づいて異常検出用の基準電圧を
形成するようにしたので、定電流源によってヘッド駆動
部に流される電流がヘッドの特性に応じて調整されたと
きに変化するヘッド駆動部の出力端子の電位と同じ傾向
で基準電圧が変化するようになるという作用により、ヘ
ッドの断線のような異常を検出する際のマージンが低下
されないようになる。また、これによって、異常検出精
度が向上されるとともに、正常な書込み動作時に誤まっ
て異常信号が形成されるのが防止されるという効果があ
る。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えば、上記実施例で
は、基準電圧を発生する回路の側の素子寸法を調整して
ヘッド駆動部の書込み電流の１０分の１の電流を流すよ
うにしているが、ヘッド駆動部側の素子と同一寸法にし
て同一の大きさの電流を流して基準電圧を発生させるこ
とも可能である。
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。例えば、上記実施例で
は、基準電圧を発生する回路の側の素子寸法を調整して
ヘッド駆動部の書込み電流の１０分の１の電流を流すよ
うにしているが、ヘッド駆動部側の素子と同一寸法にし
て同一の大きさの電流を流して基準電圧を発生させるこ
とも可能である。
［利用分野］ 以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である磁気ディスク装置の
記録再生用ＩＣにおける異常検出回路に適用した場合に
ついて説明したが、それに限定されるものでなく、定電
流源を有する回路内のある点の位置と同一電位を他の回
路内に再現したいような場合に広く利用することができ
る。
をその背景となった利用分野である磁気ディスク装置の
記録再生用ＩＣにおける異常検出回路に適用した場合に
ついて説明したが、それに限定されるものでなく、定電
流源を有する回路内のある点の位置と同一電位を他の回
路内に再現したいような場合に広く利用することができ
る。
第１図は、本発明を磁気ディスク装置の記録再生用ＩＣ
における異常検出回路に適用した場合の一実施例を示す
回路図、 第２図は、本発明の他の実施例を示す回路図、 第３図は、ヘッド駆動部の構成の一例を示す回路図、 第４図（Ａ），（Ｂ），（Ｃ）は、ヘッド駆動部の電位
の変化を示す波形図、 第５図は、ヘッド駆動部の書込み電流の大きさと出力端
子の電位との関係を示す説明図である。 Ｌ……コイル、ＣＣ０，ＣＣ１……定電流源、ＣＭ
Ｐ１，ＣＭＰ２……コンパレータ
における異常検出回路に適用した場合の一実施例を示す
回路図、 第２図は、本発明の他の実施例を示す回路図、 第３図は、ヘッド駆動部の構成の一例を示す回路図、 第４図（Ａ），（Ｂ），（Ｃ）は、ヘッド駆動部の電位
の変化を示す波形図、 第５図は、ヘッド駆動部の書込み電流の大きさと出力端
子の電位との関係を示す説明図である。 Ｌ……コイル、ＣＣ０，ＣＣ１……定電流源、ＣＭ
Ｐ１，ＣＭＰ２……コンパレータ
Claims (3)
- 【請求項１】定電流源によって流される電流によって動
作される回路を備えた半導体集積回路において、上記定
電流源によって流される電流の経路と対称的な電流経路
が別個に設けられ、その２つの電流経路は同一の定電流
源によって電流が流されるようにされているとともに、
第１の電流経路内の所定の点の電位が第２の電流経路内
に再現され、その再現された電位に基づいて、第１の電
流経路内のある点の電位が所定のレベルに達しているか
否か検出するための基準電圧が形成されるようにされて
なることを特徴とする半導体集積回路。 - 【請求項２】書込みデータ信号に対応した駆動信号によ
って駆動される差動形のトランジスタを有するヘッド駆
動部を備え、該ヘッド駆動部の出力端子に磁気ヘッドが
接続されるようにされた磁気ディスク装置の記録再生用
の半導体集積回路であって、上記ヘッド駆動部およびそ
の前段のアンプからの電流経路に対応して設けられた対
称的な電流経路が上記ヘッド駆動部と同一の定電流源に
接続され、ヘッド駆動部の出力端子の電位が他方の電流
経路内の対応する点に再現され、その再現された電位に
基づいて、上記ヘッド駆動部の異常検出用の基準電圧が
形成されるようにされてなることを特徴とする特許請求
の範囲第１項記載の半導体集積回路。 - 【請求項３】上記第２の電流経路内に再現された電位を
抵抗分割することによって、上記基準電圧が形成される
ようにされてなることを特徴とする特許請求の範囲第２
項記載の半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1082785A JPH0640364B2 (ja) | 1985-01-25 | 1985-01-25 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1082785A JPH0640364B2 (ja) | 1985-01-25 | 1985-01-25 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61170909A JPS61170909A (ja) | 1986-08-01 |
| JPH0640364B2 true JPH0640364B2 (ja) | 1994-05-25 |
Family
ID=11761191
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1082785A Expired - Lifetime JPH0640364B2 (ja) | 1985-01-25 | 1985-01-25 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0640364B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3109889B2 (ja) * | 1992-01-30 | 2000-11-20 | 株式会社日立製作所 | 磁気ヘッド用回路 |
| JPH06274805A (ja) * | 1993-03-19 | 1994-09-30 | Hitachi Ltd | リード／ライト集積回路 |
-
1985
- 1985-01-25 JP JP1082785A patent/JPH0640364B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61170909A (ja) | 1986-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7190541B2 (en) | Hi-speed preamplifier write driver for hard drive with improved symmetry | |
| JPS63501914A (ja) | 温度補償付ｃｍｏｓ−ｅｃｌロジツク・レベル変換器 | |
| JP2704245B2 (ja) | 基準電圧発生回路 | |
| JP2701652B2 (ja) | 磁気ヘッド駆動回路 | |
| US6909569B2 (en) | Low impedance semiconductor integrated circuit | |
| JP3576983B2 (ja) | 磁気記録装置 | |
| JPH0640364B2 (ja) | 半導体集積回路 | |
| JP2760237B2 (ja) | Ｈブリッジ回路 | |
| JPH09259404A (ja) | ライト電流発生回路 | |
| JP2729001B2 (ja) | 基準電圧発生回路 | |
| JP3105716B2 (ja) | カレントミラー回路 | |
| JP2002230710A (ja) | 磁気記録書き込み回路 | |
| US6078446A (en) | Semiconductor integrated circuit device for reading and writing | |
| JP3641790B2 (ja) | 磁気ヘッド駆動回路 | |
| JP3330004B2 (ja) | 直流安定化電源 | |
| JP3243947B2 (ja) | 演算増幅器 | |
| JPH07263781A (ja) | 半導体装置 | |
| JP3437274B2 (ja) | 基準電圧回路 | |
| JP2004153834A (ja) | ディスクドライブ及びそのための誤差増幅器及び関連する方法 | |
| KR0165324B1 (ko) | 하드디스크 드라이버 시스템의 기록헤드 구동장치 | |
| JPH04317580A (ja) | カレントセンスアンプリファイア | |
| JPH063868B2 (ja) | 差動型コンパレ−タ回路 | |
| JPH065812B2 (ja) | 振幅制限回路 | |
| JPH1174767A (ja) | ヒステリシス付コンパレータ | |
| JPS61218390A (ja) | モ−タ駆動回路 |