JPH0638505B2 - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH0638505B2 JPH0638505B2 JP62096471A JP9647187A JPH0638505B2 JP H0638505 B2 JPH0638505 B2 JP H0638505B2 JP 62096471 A JP62096471 A JP 62096471A JP 9647187 A JP9647187 A JP 9647187A JP H0638505 B2 JPH0638505 B2 JP H0638505B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- diffusion region
- semiconductor substrate
- diffusion
- epitaxial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 (イ)産業上の利用分野 本発明は半導体集積回路、特にツェナーダイオードを組
込んだ半導体集積回路に関するものである。
込んだ半導体集積回路に関するものである。
(ロ)従来の技術 従来のツェナーダイオード(21)は例えば特開昭５８−８
５５７１号公報や特願昭６０２８８３３３号が詳しく説
明をしている。
５５７１号公報や特願昭６０２８８３３３号が詳しく説
明をしている。
例えば第３図に示す如く、Ｐ＋型の半導体基板(22)と、
この半導体基板(22)上に形成したＮ型のエピタキシャル
層(23)と、前記半導体基板(22)とエピタキシャル層(23)
との間に形成した埋込層(24)と、前記エピタキシャル層
(23)表面より前記半導体基板(22)まで到達するＰ＋型の
分離領域(25)と、このＰ＋型の分離領域(25)により島状
に分離された島領域(26)と、この島領域(26)の表面に形
成されたＰ＋型のアノード領域(27)と、このアノード領
域(27)内に形成されたＮ＋型のカソード領域(28)とを備
え、前記Ｐ＋型のアノード領域(27)とＮ＋型のカソード
領域(28)とでＰＮ接合を形成しツェナーダイオードを形
成していた。
この半導体基板(22)上に形成したＮ型のエピタキシャル
層(23)と、前記半導体基板(22)とエピタキシャル層(23)
との間に形成した埋込層(24)と、前記エピタキシャル層
(23)表面より前記半導体基板(22)まで到達するＰ＋型の
分離領域(25)と、このＰ＋型の分離領域(25)により島状
に分離された島領域(26)と、この島領域(26)の表面に形
成されたＰ＋型のアノード領域(27)と、このアノード領
域(27)内に形成されたＮ＋型のカソード領域(28)とを備
え、前記Ｐ＋型のアノード領域(27)とＮ＋型のカソード
領域(28)とでＰＮ接合を形成しツェナーダイオードを形
成していた。
そして前記カソード領域(28)は他の回路素子と結合し、
半導体集積回路として構成している。
半導体集積回路として構成している。
(ハ)発明が解決しようとする問題点 上述の如き構成のツェナーダイオードに於いて、ツェナ
ー電圧ＶＺはアノード領域(27)とカソード領域(28)の不
純物濃度に依って決定され、このアノード領域(27)およ
びカソード領域(28)の濃度を変えないかぎり、ツェナー
電圧Ｖｚは一定である。しかし他領域に形成される集積
回路によってツェナー電圧を変える必要がある場合に於
ては、上述の構成では不純物プロファイルを変える以外
にはツェナー電圧を変えることができない問題点を有し
ていた。
ー電圧ＶＺはアノード領域(27)とカソード領域(28)の不
純物濃度に依って決定され、このアノード領域(27)およ
びカソード領域(28)の濃度を変えないかぎり、ツェナー
電圧Ｖｚは一定である。しかし他領域に形成される集積
回路によってツェナー電圧を変える必要がある場合に於
ては、上述の構成では不純物プロファイルを変える以外
にはツェナー電圧を変えることができない問題点を有し
ていた。
(ニ)問題点を解決するための手段 本発明は上述の問題点に鑑みてなされ、一導電型の半導
体基板(2)と、この半導体基板(2)上に形成された逆導電
型のエピタキシャル層(3)と、前記半導体基板(2)と前記
エピタキシャル層(3)との間に形成された逆導電型の埋
込領域(4)と、前記エピタキシャル層(3)表面より前記半
導体基板(2)まで到達する一導電型の分離領域(5)と、こ
の分離領域(5)内に前記エピタキシャル層(3)表面より前
記埋込領域(4)まで到達する逆導電型の第１拡散領域(6)
と、この第１拡散領域(6)の横方向不純物拡散領域内に
ＰＮ接合(7)を有するように形成された一導電型の第２
拡散領域(8)と、前記第１拡散領域(6)および前記第２拡
散領域(8)とを前記半導体基板の他領域の回路素子(9)に
接続する接続手段とを備えることで解決するものであ
る。
体基板(2)と、この半導体基板(2)上に形成された逆導電
型のエピタキシャル層(3)と、前記半導体基板(2)と前記
エピタキシャル層(3)との間に形成された逆導電型の埋
込領域(4)と、前記エピタキシャル層(3)表面より前記半
導体基板(2)まで到達する一導電型の分離領域(5)と、こ
の分離領域(5)内に前記エピタキシャル層(3)表面より前
記埋込領域(4)まで到達する逆導電型の第１拡散領域(6)
と、この第１拡散領域(6)の横方向不純物拡散領域内に
ＰＮ接合(7)を有するように形成された一導電型の第２
拡散領域(8)と、前記第１拡散領域(6)および前記第２拡
散領域(8)とを前記半導体基板の他領域の回路素子(9)に
接続する接続手段とを備えることで解決するものであ
る。
(ホ)作用 例えばカソード領域(6)を熱拡散により形成する場合、
拡散孔を介して不純物が拡散され基板(3)の表面より基
板(3)の裏面に向って濃度が低下すると共に、拡散孔よ
り横方向へも拡散されており、拡散孔より横方向に濃度
が低下し不純物の濃度勾配が形成される。
拡散孔を介して不純物が拡散され基板(3)の表面より基
板(3)の裏面に向って濃度が低下すると共に、拡散孔よ
り横方向へも拡散されており、拡散孔より横方向に濃度
が低下し不純物の濃度勾配が形成される。
この濃度勾配を有する領域(6)にアノード領域(8)を重畳
させて拡散するとツェナー電圧ＶＺは決定され、更には
このアノード領域(8)の位置を第１図の太い矢印の如く
横方向にずらすことでＰＮ接合部(7)の濃度を変えられ
るのでツェナー電圧を任意に変えることができる。
させて拡散するとツェナー電圧ＶＺは決定され、更には
このアノード領域(8)の位置を第１図の太い矢印の如く
横方向にずらすことでＰＮ接合部(7)の濃度を変えられ
るのでツェナー電圧を任意に変えることができる。
(ヘ)実施例 以下に本発明の実施例を第１図を参照しながら説明す
る。本発明のツェナーダイオード(1)は第１図に示さ
れ、先ずＰ型の半導体基板(2)と、この半導体基板(2)上
に形成したＮ型のエピタキシャル層(3)と、前記半導体
基板(2)と前記エピタキシャル層(3)との間に形成された
Ｎ＋型の埋込層(4)と、前記エピタキシャル層(3)表面よ
り前記半導体基板(2)まで到達するＰ＋型の分離領域(5)
と、この分離領域(5)内に前記エピタキシャル層(3)表面
より前記埋込領域(4)まで到達するＮ＋型の第１拡散領
域(6)と、この第１拡散領域(6)の横方向不純物拡散領域
内にＰＮ接合(7)を有するように形成されたＰ＋型の第
２拡散領域(8)とがある。
る。本発明のツェナーダイオード(1)は第１図に示さ
れ、先ずＰ型の半導体基板(2)と、この半導体基板(2)上
に形成したＮ型のエピタキシャル層(3)と、前記半導体
基板(2)と前記エピタキシャル層(3)との間に形成された
Ｎ＋型の埋込層(4)と、前記エピタキシャル層(3)表面よ
り前記半導体基板(2)まで到達するＰ＋型の分離領域(5)
と、この分離領域(5)内に前記エピタキシャル層(3)表面
より前記埋込領域(4)まで到達するＮ＋型の第１拡散領
域(6)と、この第１拡散領域(6)の横方向不純物拡散領域
内にＰＮ接合(7)を有するように形成されたＰ＋型の第
２拡散領域(8)とがある。
ここでは前記第１拡散領域(6)がカソード領域に、また
前記第２拡散領域(8)がアノード領域に対応し、この２
つの領域でツェナーダイオード(1)が形成される。
前記第２拡散領域(8)がアノード領域に対応し、この２
つの領域でツェナーダイオード(1)が形成される。
更には前記第１拡散領域(6)および前記第２拡散領域(8)
とを前記半導体基板の他領域の回路素子(9)に接続する
接続手段(10)とで本発明の半導体集積回路は構成されて
いる。
とを前記半導体基板の他領域の回路素子(9)に接続する
接続手段(10)とで本発明の半導体集積回路は構成されて
いる。
本発明の第１の特徴とする所は前記Ｐ＋型の第２拡散領
域(8)によって重畳されるＮ＋型の第１拡散領域(6)にあ
る。
域(8)によって重畳されるＮ＋型の第１拡散領域(6)にあ
る。
例えばＮ＋型の第１拡散領域(6)の表面の矢印Ｅで示す
所はこの拡散領域(6)を形成する際の拡散孔の一方のエ
ッジを示すものであり、この矢印Ｅより右方向に不純物
濃度勾配を有する。一方矢印Ｅ’の所は前記Ｐ＋型の第
２拡散領域(8)を形成する際の拡散孔の一方のエッジを
示すものであり矢印Ｅ′より左方向に不純物濃度勾配を
有する。
所はこの拡散領域(6)を形成する際の拡散孔の一方のエ
ッジを示すものであり、この矢印Ｅより右方向に不純物
濃度勾配を有する。一方矢印Ｅ’の所は前記Ｐ＋型の第
２拡散領域(8)を形成する際の拡散孔の一方のエッジを
示すものであり矢印Ｅ′より左方向に不純物濃度勾配を
有する。
従ってアノード領域と対応するＰ＋の第２拡散領域(8)
を第１図に示す太い矢印の方向に変えることでＰＮ接合
部(7)の不純物濃度を変えることが可能となりツェナー
電圧Ｖｚを任意に決めることができる。
を第１図に示す太い矢印の方向に変えることでＰＮ接合
部(7)の不純物濃度を変えることが可能となりツェナー
電圧Ｖｚを任意に決めることができる。
ただし前述した濃度勾配はできるだけなだらかな方が好
ましく、深く拡散されている第１拡散領域はこの点で比
較的なだらかであり前記拡散領域(8)のマスク合せ精度
によるツェナー電圧Ｖｚの偏差を小さくできる。
ましく、深く拡散されている第１拡散領域はこの点で比
較的なだらかであり前記拡散領域(8)のマスク合せ精度
によるツェナー電圧Ｖｚの偏差を小さくできる。
また第１拡散領域(6)のみ横方向の不純物濃度分布が形
成されていれば良く、必ずしも第２拡散領域(8)は横方
向の不純物濃度分布が形成されなくても良い。例えば第
１拡散領域(6)は熱拡散し、この領域(6)の横方向不純物
濃度分布を有する所にイオン注入で第２拡散領域(8)を
形成してもツェナー電圧Ｖｚを任意に変えることが可能
である。
成されていれば良く、必ずしも第２拡散領域(8)は横方
向の不純物濃度分布が形成されなくても良い。例えば第
１拡散領域(6)は熱拡散し、この領域(6)の横方向不純物
濃度分布を有する所にイオン注入で第２拡散領域(8)を
形成してもツェナー電圧Ｖｚを任意に変えることが可能
である。
更には前述した如く第１拡散領域(6)は横方向の不純物
分布をなだらかにするために深く拡散されているが、横
方向の不純物分布が形成できてさえあれば深く拡散しな
くても良い。
分布をなだらかにするために深く拡散されているが、横
方向の不純物分布が形成できてさえあれば深く拡散しな
くても良い。
本発明の第２の特徴とする所は、ツェナーダイオード
(1)を半導体集積回路(9)の任意の部分に接続できる点に
ある。
(1)を半導体集積回路(9)の任意の部分に接続できる点に
ある。
ここでは埋込領域(4)を介して半導体集積回路(9)に接続
されているが、直接ＰＮ接合部を有する第１拡散領域
(6)にコンタクト孔を形成し、このコンタクト孔を介し
て接続すればパターン面積を小さくできる。
されているが、直接ＰＮ接合部を有する第１拡散領域
(6)にコンタクト孔を形成し、このコンタクト孔を介し
て接続すればパターン面積を小さくできる。
(ト)発明の効果 以上説明した如く、少なくとも前記カソード領域(6)
（またはアノード領域(8)）の横方向による濃度勾配が
ある領域にＰＮ接合(7)を有し、このＰＮ接合(7)位置を
濃度勾配がある領域の所定位置に設けることでツェナー
電圧を任意に決定でき他領域に形成されている半導体集
積回路(9)の任意の部分に接続できる。
（またはアノード領域(8)）の横方向による濃度勾配が
ある領域にＰＮ接合(7)を有し、このＰＮ接合(7)位置を
濃度勾配がある領域の所定位置に設けることでツェナー
電圧を任意に決定でき他領域に形成されている半導体集
積回路(9)の任意の部分に接続できる。
第１図は本発明の半導体集積回路の断面図、第２図は本
発明の半導体集積回路の回路図、第３図は従来の半導体
集積回路の断面図である。 (1)はツェナーダイオード、(2)は半導体基板、(3)はエ
ピタキシャル層、(4)は埋込層、(5)は分離領域、(6)は
第１拡散領域、(7)はＰＮ接合部、(8)は第２拡散領域、
(9)は半導体回路素子、(10)は接続手段である。
発明の半導体集積回路の回路図、第３図は従来の半導体
集積回路の断面図である。 (1)はツェナーダイオード、(2)は半導体基板、(3)はエ
ピタキシャル層、(4)は埋込層、(5)は分離領域、(6)は
第１拡散領域、(7)はＰＮ接合部、(8)は第２拡散領域、
(9)は半導体回路素子、(10)は接続手段である。
Claims (1)
- 【請求項１】一導電型の半導体基板と、この半導体基板
上に形成された逆導電型のエピタキシャル層と、前記半
導体基板と前記エピタキシャル層との間に形成された逆
導電型の埋込領域と、前記エピタキシャル層表面より前
記半導体基板まで到達する一導電型の分離領域と、この
分離領域で囲まれた領域に前記エピタキシャル層表面よ
り前記埋領域まで到達する逆導電型の第１拡散領域と、
この第１拡散領域の横方向拡散による濃度勾配を有する
部分にＰＮ接合が位置するように形成された一導電型の
第２拡散領域と、前記第１拡散領域および前記第２拡散
領域とを前記半導体基板の他領域の回路素子に接続する
接続手段とを備えることを特徴とした半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62096471A JPH0638505B2 (ja) | 1987-04-20 | 1987-04-20 | 半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62096471A JPH0638505B2 (ja) | 1987-04-20 | 1987-04-20 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63261759A JPS63261759A (ja) | 1988-10-28 |
| JPH0638505B2 true JPH0638505B2 (ja) | 1994-05-18 |
Family
ID=14165953
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62096471A Expired - Lifetime JPH0638505B2 (ja) | 1987-04-20 | 1987-04-20 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0638505B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4872141B2 (ja) * | 1999-10-28 | 2012-02-08 | 株式会社デンソー | パワーｍｏｓトランジスタ |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS578017A (en) * | 1980-06-03 | 1982-01-16 | Toyo Shiban Kogyo Kk | Shearing device for sheet |
| JPS59158567A (ja) * | 1983-02-28 | 1984-09-08 | Nec Corp | 定電圧ダイオ−ドを含む半導体装置 |
| JPS60123050A (ja) * | 1983-12-08 | 1985-07-01 | Matsushita Electronics Corp | 半導体集積回路 |
-
1987
- 1987-04-20 JP JP62096471A patent/JPH0638505B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63261759A (ja) | 1988-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0638505B2 (ja) | 半導体集積回路 | |
| JPH0638506B2 (ja) | ツエナ−ダイオ−ド | |
| JPH0638504B2 (ja) | 半導体集積回路 | |
| EP0317108B1 (en) | Programmable active/passive cell structure | |
| JPH0828524B2 (ja) | 半導体集積回路 | |
| JPS61135147A (ja) | 半導体集積回路装置 | |
| JPH02184081A (ja) | 半導体集積回路 | |
| JPH02154428A (ja) | 集積回路装置用接合分離半導体領域構造 | |
| JPH0677237A (ja) | プレーナ型ダイオードの製造方法 | |
| JPS60157265A (ja) | 定電圧ダイオ−ド | |
| JP2634932B2 (ja) | 半導体装置 | |
| KR900008818B1 (ko) | 쌍극성 집적회로소자 제조방법 | |
| JPS61207066A (ja) | バイポ−ラトランジスタ | |
| JPS6431434A (en) | Semiconductor integrated circuit | |
| JP3006795B2 (ja) | 半導体装置 | |
| JPS61228676A (ja) | 埋込み型シエナ−ダイオ−ド | |
| JPH04122075A (ja) | 電圧標準ダイオード | |
| JPS61160966A (ja) | 半導体注入集積論理回路装置 | |
| JPS61276380A (ja) | 半導体集積回路装置の製造方法 | |
| JPS61269373A (ja) | 半導体装置 | |
| JPS6248039A (ja) | 誘電体分離集積回路 | |
| JPS62173758A (ja) | 半導体集積回路装置 | |
| JPS60100476A (ja) | ダイオ−ド | |
| JPS61242074A (ja) | トランジスタ | |
| JPS6356966A (ja) | 光位置検出素子 |