JPS61242074A - トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は例えば電池で駆動される低電圧用半導体集積回
路に組込まれるトランジスタの改良に関する。

（ロ）従来の技術 従来、半導体集積回路（ＩＣ）に組込まれるトランジス
タとしては、例えば特開昭５９−１８９６６５号公報に
記載されているものがある。

すなわち第３図に示す如く、Ｐ型半導体基板（１）上に
形成したＮ型エピタキシャル層（２）と、基板（１）表
面に設けたＮ＋型の埋込層（３）と、この埋込層（３）
を囲むようにエピタキシャル層（２）を貫通したＰ＋型
の分離領域（４）と、分離領域（４）により島状に分離
された島領域（５）と、島領域（５）表面に形成したＰ
型のベース領域（６）と、ベース領域（６）表面に形成
したＮ’ｉ！！のエミッタ領域（力と、エピタキシャル
層（２）表面ン被覆する酸化膜（８）と、この酸化膜（
８）の電極孔を介してコレクタコンタクト領域（９）、
ベース領域（６）およびエミッタ領域（７）に夫々オー
ミックコンタクトするコレクタ電極（ｔｌ、ベース電極
（１１）およびエミッタ電極住２とから成り、島領域（
５）をコレクタとしてＮＰＮ型トランジスタが構成され
る。そして通常のＩＣに組み込む場合には耐圧（′ｖ、
、。、ｖｃ−、。）約４０Ｖ’＆実現するためにベース
領域（６）と分離領域（４）との離間距離（図示Ａ）は
１０μ以上必要であっだ。

斯上した如く構成したトランジスタを低電圧用ＩＣに組
み込む場合、本願発明者は距＠Ａの縮小゛　化を目的と
してエピタキシャル層（２）の比抵抗ρを下げる（不純
物濃度を上げる）ことを考えた。すなわち、低電圧用Ｉ
Ｃとしてはそれ程高い耐圧を要としないので、エピタキ
シャル層（２）のρヲ下ケることによりベース−コレク
タ接合及びコレクター分離接合に生じる空乏層の広がり
を抑制し、距離Ａを縮めて島領域（５）のパターンサイ
ズを低減するものである。その結果空乏層の幅に比例す
る耐圧は低下するが、前記した如く低電圧用ＩＣとして
は問題ない。

（ハ）発明が解決しようとする問題点 しかしながら、斯上した手法ではエピタキシャル層（２
）のρを下げすぎるとトランジスタのｈＦＷ値等の特性
がばらつくという欠点があった。

に）問題点を解決するための手段 本発明は斯上した欠点に鑑みてなされ、トランジスタの
ｈ□値に影響を与えずに必要且つ十分な耐圧を維持しつ
つ最小のパターン寸法を実現した低電圧用ＩＣ″４ｒ：
得ることを目的とし、ベース領域弼を除く全ズの島領域
（ハ）表面にＭ型の第１領域翰を設けたことを特徴とす
る。

（ホ）−作用 本発明によれば、エピタキシャル層（２）のρを変える
ことなく島領域（５）表面におけるベース−コレクタ接
合及びコレクター分離接合に生じる空乏層の広がりを抑
制することができ、その分だけ距離Ａを縮めることがで
きる。

（へ）実施例 以下本発明を図面を参照しながら詳細に説明する。

第１図は本発明による一実施例を示し、Ｐ型半導体基板
ＣＩ）上に形成したＮ型エピタキシャル層＠と、基板Ｃ
Ｄ表面に設けた平型埋込層（ハ）と、この埋込層＠を囲
むよう忙エピタキシャル層Ｃ？３’に貫ｍしたＰ＋型の
分離領域（２）と、分離領域（財）により島状に分離さ
れた島領域（ハ）と、島領域（ハ）表面に形成したＰ型
のベース領域−と、ベース領域（ハ）表面に形成したＭ
型のエミッタ領域（５）と、ベース領域（ハ）を除く全
ての島領域（ハ）表面に形成したＮ＋型の第１領域（イ
）と、エピタキシャル層（社）表面を被覆する酸化膜（
ハ）と、この配化膜（ハ）の電柵孔を介して第１領域翰
、ベース領域（至）およびエミッタ領域（５）に夫々オ
ーミックコンタクトするコレクタ電極（７）、ベース電
極０υおよびエミッタ電極０２よりＮＰＮ型トランジス
タが構成される。

エピタキシャル層（２）のρは従来と変わらぬ値とし、
第１領域翰はエミッタ領域（５）と同時に拡散形成し、
これをコレクタコンタクト領域としてコレクタ電極■に
より導出される。

本発明の最も特徴とする点は、ベース領域−を除く全て
の島領域（ハ）表面にＮ＋Ｍ１の第１領域翰を設けた点
にある。この構造によれば、トランジスタのｈＦｉｌ値
に影響を与えずに距離Ａをより一層縮めることができる
。以下さらに詳しく説明する。。

第２図は空乏層が広がる様子を表わした断面図であり、
同図には島領域（至）表面に形成されたベース領域（至
）と分離領域２４）及び第１領域囚とが示されている。

これらの領域（財）＠翰は島領域（至）表面から熱拡散
により形成するので、その横方向拡散により各領域の接
合は図示の如く内側に湾曲し、それによってベース−コ
レクタとコレクター分離との接合間距離は表面で最も小
さく（距離Ａ）、接合が深くなる処従って次第に大きく
なり、第１領域の底部では距離Ｂだけ十分に離間するこ
とばなる。

そして各接合に広がる空乏層（ト）（至）は図示点線の
如くになり、高濃度の第１領域四内では抑制されて他の
領域より狭（なっている。

すなわち、島領域■表面においては第１領域（ハ）が空
乏層（至）（至）の広がりｔ抑え、第１領域四より深い
領域では前記した如く十分に離間しているので、その分
だけ距離Ａを縮小することができる。但し、第１領域翰
が浅いと十分な離間距離Ｂが得られないのである程度深
くする必要があり、且っ空乏層（至）（至）の幅に比例
して耐圧（Ｖｃ−０−Ｖｃ−□）が低下するので、その
値が使用電圧より下まわらないように第１領域四の不純
物濃度を設定する必要がある。

本願発明者はこれら２つの条件を満たすものとしてエミ
ッタ拡散工程を用い、エミッタ領域−と同じ拡散さ、同
じ不純物濃度で第１領域翰を形成することにより耐圧７
ｖ、距離Ａ＝５μ以下を実現できた。

また本発明によればエピタキシャル層（社）ノ、ヲ下げ
る必要がないのでトランジスタのｈ□値はばらつかない
。

なお＠ｌ領域のはエミッタ拡散工程で同時に形成するば
かりでなく、別途の拡散工程でその不純物濃度、拡散深
さをコントロールすることにより耐圧及び距離ＡＶ任意
に設定できるのは言うまでもない。

（ト）発明の詳細 な説明した如く、本発明によれば低電圧用ＩＣとして必
要且つ十分な耐圧を維持しつつ距離人を最大限に縮小で
きるので、島領域（５）のパターン寸法を減少し、高集
積化が計れるという利点がある。またエピタキシャル層
（２）のρを下げなくても良いのでｈｏがばらつくこと
なく、特性良好なトランジスタが得られ、さらには第１
領域のはエミッタ拡散工程で同時に形成できるので、従
来の工程を変動することなく即実施でき、容易に低電圧
用ＩＣが実現できるという利点を有する。

【図面の簡単な説明】

第１図および第２図はそれぞれ本発明によるトランジス
タを説明する断面図、第３図は従来のトランジスタを説
明する断面図である。 主な図番の説明 （１）（２υは半導体基板、　（４）ｃ！４）は分離領
域、　（５）（ハ）は島領域、　（６）（ハ）はベース
領域、　翰は第１領域、（至）（至）は空乏層、　（Ａ
）［Ｆ］）はベース領域（至）と分離領域＠との離間距
離である。 出願人　三洋電機株式会社　外１名 代理人　弁理士　　佐　野　靜　失 策１図 第２図 ７’） 第３図

Claims (1)

【特許請求の範囲】
1. （１）一導電型半導体基板上に形成した逆導電型のエピ
   タキシャル層と前記基板表面に設けた逆導電型の埋込層
   と前記エピタキシャル層を貫通する一導電型の分離領域
   により島状に分離した島領域と該島領域表面に形成した
   一導電型のベース領域と該ベース領域表面に形成した逆
   導電型のエミッタ領域とを具備したトランジスタにおい
   て、前記ベース領域を除く全ての前記島領域表面に逆導
   電型の第１領域を設けて前記ベース領域と前記分離領域
   との離間距離を縮小したことを特徴とするトランジスタ
   。