JP2634932B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2634932B2 JP2634932B2 JP2183221A JP18322190A JP2634932B2 JP 2634932 B2 JP2634932 B2 JP 2634932B2 JP 2183221 A JP2183221 A JP 2183221A JP 18322190 A JP18322190 A JP 18322190A JP 2634932 B2 JP2634932 B2 JP 2634932B2
- Authority
- JP
- Japan
- Prior art keywords
- type
- layer
- region
- collector
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特に横形トランジスタを
含む半導体装置に関する。
含む半導体装置に関する。
一般に、PNPトランジスタとしては横形PNPトランジス
タがよく用いられている。この横形PNPトランジスタは
第３図に示すように、Ｐ型エミッタ領域11とコレクタ領
域５は、通常同一基板に形成される縦形NPNトランジス
タのベース拡散と同時に形成される。又、９はコレクタ
電極であり、高耐圧横形PNPトランジスタでは、Ｎ型エ
ピタキシャル層３の上部に張り出した状態で形成されて
いる。これは、いわゆるフィールド・プレートで、表面
付近の接合部の電界集中を緩和し耐圧を向上させるもの
である。
タがよく用いられている。この横形PNPトランジスタは
第３図に示すように、Ｐ型エミッタ領域11とコレクタ領
域５は、通常同一基板に形成される縦形NPNトランジス
タのベース拡散と同時に形成される。又、９はコレクタ
電極であり、高耐圧横形PNPトランジスタでは、Ｎ型エ
ピタキシャル層３の上部に張り出した状態で形成されて
いる。これは、いわゆるフィールド・プレートで、表面
付近の接合部の電界集中を緩和し耐圧を向上させるもの
である。
上述した従来の横形PNPトランジスタでは、Ｐ型エミ
ッタ領域11から注入されたキャリアは、横方向の成分と
垂直方向の成分とに分けられる。横方向に注入されたキ
ャリアの大部分はＰ型コレクタ領域５に捕獲されてコレ
クタ電流となる。又、垂直成分の一部はＰ型シリコン基
板１に収集されて無効電流となるが、他のほとんどはベ
ース領域であるＮ型エピタキシャル層３内で再結合によ
りベース電流となってしまう。従って従来の横形PNPト
ランジスタでは高い電流増幅率hFEは望めない。
ッタ領域11から注入されたキャリアは、横方向の成分と
垂直方向の成分とに分けられる。横方向に注入されたキ
ャリアの大部分はＰ型コレクタ領域５に捕獲されてコレ
クタ電流となる。又、垂直成分の一部はＰ型シリコン基
板１に収集されて無効電流となるが、他のほとんどはベ
ース領域であるＮ型エピタキシャル層３内で再結合によ
りベース電流となってしまう。従って従来の横形PNPト
ランジスタでは高い電流増幅率hFEは望めない。
第４図に従来の横形PNPトランジスタのコレクタ電流
の電圧依存性を示す。第４図において印加電圧が増大す
るに伴いコレクタ電流が次第に増大するのは、アーリー
効果によるものである。又、あるコレクタ電圧付近でコ
レクタ電流が急激に増大する。これは以下のように説明
される。エピタキシャル層のバルク内ではコレクタ電圧
が増大するに伴い、空乏層端は第３図の点線ａから徐々
に点線ｂに近づくが、表面付近では、コレクタ電圧がエ
ピタキシャル層の不純物濃度の厚さｔのシリコン酸化膜
とにより定まるしきい値電圧を越えると、空乏層端はス
テップ的に点線ｂのようになるため、ベース幅がステッ
プ的に小さくなり、hFEがステップ的に増大する。
の電圧依存性を示す。第４図において印加電圧が増大す
るに伴いコレクタ電流が次第に増大するのは、アーリー
効果によるものである。又、あるコレクタ電圧付近でコ
レクタ電流が急激に増大する。これは以下のように説明
される。エピタキシャル層のバルク内ではコレクタ電圧
が増大するに伴い、空乏層端は第３図の点線ａから徐々
に点線ｂに近づくが、表面付近では、コレクタ電圧がエ
ピタキシャル層の不純物濃度の厚さｔのシリコン酸化膜
とにより定まるしきい値電圧を越えると、空乏層端はス
テップ的に点線ｂのようになるため、ベース幅がステッ
プ的に小さくなり、hFEがステップ的に増大する。
本発明の半導体装置は、一導電型の半導体基板と、該
半導体基板上に形成された逆導電型の半導体層と、該半
導体層と前記半導体基板との間に埋込まれた逆導電型の
埋込層と、前記半導体層表面に設けられた凹部と、少く
とも該凹部の底面の前記半導体層に形成された一導電型
のコレクタ領域と、該コレクタ領域と横方向に離間して
前記半導体層表面に形成され、かつ底部が前記埋込層表
面に接続した一導電型のエミッタ領域とを含み、該エミ
ッタ領域と前記コレクタ領域との距離は前記半導体層の
表面よりも内部において最も短くなっていることを特徴
とするものである。
半導体基板上に形成された逆導電型の半導体層と、該半
導体層と前記半導体基板との間に埋込まれた逆導電型の
埋込層と、前記半導体層表面に設けられた凹部と、少く
とも該凹部の底面の前記半導体層に形成された一導電型
のコレクタ領域と、該コレクタ領域と横方向に離間して
前記半導体層表面に形成され、かつ底部が前記埋込層表
面に接続した一導電型のエミッタ領域とを含み、該エミ
ッタ領域と前記コレクタ領域との距離は前記半導体層の
表面よりも内部において最も短くなっていることを特徴
とするものである。
次に本発明について図面を参照して説明する。第１図
は本発明の第１の実施例の断面図である。第３図の従来
例と同じ部分には同じ番号を付してある。
は本発明の第１の実施例の断面図である。第３図の従来
例と同じ部分には同じ番号を付してある。
Ｐ型シリコン基板１上に選択的にＮ型高濃度埋込層２
を形成し、その上にＮ型エピタキシャル層３を成長させ
る。次に、Ｎ型エピタキシャル層３表面からＰ型不純物
を熱拡散やイオン注入法等により拡散し、Ｎ型高濃度埋
込層２の表面に達するようにＰ型エミッタ領域４を形成
する。次にＮ型エピタキシャル層３の表面に凹部を設け
る。100面を主面とするＮ型エピタキシャル層３をアル
カリエッチング液を用いて、異方性エッチングを行なう
と、100面で深くエッチングされ、凹部の側面に所定の
角度をもった平らな111面が得られる。アルカリエッチ
ング液としては、KOH、エチレンジアミン、ヒドラジン
等の強アルカリとカテコール等の錯塩生成剤と水との三
成分系エッチング液を用いる。その後、Ｎ形エピタキシ
ャル層３の表面の凹部の底面にコレクタ領域５を形成す
る。なお６はＮ型ベース電極引き出し領域、７はシリコ
ン酸化膜、8,9,10は、それぞれ、エミッタ電極，コレク
タ領域，ベース電極である。ここで、Ｐ型エミッタ領域
４とＰ型コレクタ領域５の最短距離は、エピタキシャル
層のバルク内で決定される。
を形成し、その上にＮ型エピタキシャル層３を成長させ
る。次に、Ｎ型エピタキシャル層３表面からＰ型不純物
を熱拡散やイオン注入法等により拡散し、Ｎ型高濃度埋
込層２の表面に達するようにＰ型エミッタ領域４を形成
する。次にＮ型エピタキシャル層３の表面に凹部を設け
る。100面を主面とするＮ型エピタキシャル層３をアル
カリエッチング液を用いて、異方性エッチングを行なう
と、100面で深くエッチングされ、凹部の側面に所定の
角度をもった平らな111面が得られる。アルカリエッチ
ング液としては、KOH、エチレンジアミン、ヒドラジン
等の強アルカリとカテコール等の錯塩生成剤と水との三
成分系エッチング液を用いる。その後、Ｎ形エピタキシ
ャル層３の表面の凹部の底面にコレクタ領域５を形成す
る。なお６はＮ型ベース電極引き出し領域、７はシリコ
ン酸化膜、8,9,10は、それぞれ、エミッタ電極，コレク
タ領域，ベース電極である。ここで、Ｐ型エミッタ領域
４とＰ型コレクタ領域５の最短距離は、エピタキシャル
層のバルク内で決定される。
第２図は本発明の第２の実施例の断面図であり、エミ
ッタ領域も凹部の底面に形成した場合である。
ッタ領域も凹部の底面に形成した場合である。
Ｐ型エミッタ領域の底部をＮ型高濃度埋込層表面に接
続させる為に、深く形成する必要がある。本第２の実施
例では、Ｎ型エピタキシャル層３表面のＰ型コレクタ領
域５を形成する部分の他に、Ｐ型エミッタ領域を形成す
る部にも凹部を設け、凹部の底面にＰ型エミッタ領域4A
を形成する。
続させる為に、深く形成する必要がある。本第２の実施
例では、Ｎ型エピタキシャル層３表面のＰ型コレクタ領
域５を形成する部分の他に、Ｐ型エミッタ領域を形成す
る部にも凹部を設け、凹部の底面にＰ型エミッタ領域4A
を形成する。
本第２の実施例は第１の実施例と比べてエミッタ領域
を深く形成する必要がない為、横拡がりが小さく、パタ
ーン寸法を小さく出来るという利点がある。
を深く形成する必要がない為、横拡がりが小さく、パタ
ーン寸法を小さく出来るという利点がある。
なお上記実施例においてはPNPトランジスタの場合に
ついて説明したが、NPNトランジスタであってもよいこ
とは勿論である。
ついて説明したが、NPNトランジスタであってもよいこ
とは勿論である。
以上説明したように本発明は、エミッタ領域の底部が
高濃度埋込層表面に接している為、エミッタ領域底部か
らの注入がほとんどなく、ベース電流及びシリコン基板
に流れる無効電流の減少により高い電流増幅率が得られ
るという効果がある。又、本発明ではベース幅がバルク
内で決定されている為、コレクタ電圧の増大に伴うステ
ップ的なコレクタ電流の増大がないという効果もある。
高濃度埋込層表面に接している為、エミッタ領域底部か
らの注入がほとんどなく、ベース電流及びシリコン基板
に流れる無効電流の減少により高い電流増幅率が得られ
るという効果がある。又、本発明ではベース幅がバルク
内で決定されている為、コレクタ電圧の増大に伴うステ
ップ的なコレクタ電流の増大がないという効果もある。
第１図及び第２図は本発明の第１及び第２の実施例を示
す断面図、第３図は従来の半導体装置を示す断面図、第
４図は従来の半導体装置のコレクタ電流の電圧依存性を
示す特性図である。 １……Ｐ型シリコン基板、２……Ｎ型高濃度埋込層、３
……Ｎ型エピタキシャル層、4,4A……Ｐ型エミッタ領
域、５……Ｐ型コレクタ領域、６……ベース電極引き出
し領域、７……シリコン酸化膜、８……エミッタ電極、
９……コレクタ電極、10……ベース電極、11……Ｐ型エ
ミッタ領域。
す断面図、第３図は従来の半導体装置を示す断面図、第
４図は従来の半導体装置のコレクタ電流の電圧依存性を
示す特性図である。 １……Ｐ型シリコン基板、２……Ｎ型高濃度埋込層、３
……Ｎ型エピタキシャル層、4,4A……Ｐ型エミッタ領
域、５……Ｐ型コレクタ領域、６……ベース電極引き出
し領域、７……シリコン酸化膜、８……エミッタ電極、
９……コレクタ電極、10……ベース電極、11……Ｐ型エ
ミッタ領域。
Claims (1)
- 【請求項１】一導電型の半導体基板と、該半導体基板上
に形成された逆導電型の半導体層と、該半導体層と前記
半導体基板との間に埋込まれた逆導電型の埋込層と、前
記半導体層表面に設けられた凹部と、少くとも該凹部の
底面の前記半導体層に形成された一導電型のコレクタ領
域と、該コレクタ領域と横方向に離間して前記半導体層
表面に形成され、かつ底部が前記埋込層表面に接続した
一導電型のエミッタ領域とを含み、該エミッタ領域と前
記コレクタ領域との距離は前記半導体層の表面よりも内
部において最も短くなっていることを特徴とする半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2183221A JP2634932B2 (ja) | 1990-07-11 | 1990-07-11 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2183221A JP2634932B2 (ja) | 1990-07-11 | 1990-07-11 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0471235A JPH0471235A (ja) | 1992-03-05 |
| JP2634932B2 true JP2634932B2 (ja) | 1997-07-30 |
Family
ID=16131912
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2183221A Expired - Fee Related JP2634932B2 (ja) | 1990-07-11 | 1990-07-11 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2634932B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5253673A (en) * | 1975-10-29 | 1977-04-30 | Hitachi Ltd | Device and production for semiconductor |
| JPS60249363A (ja) * | 1984-05-25 | 1985-12-10 | Hitachi Ltd | 半導体集積回路装置 |
-
1990
- 1990-07-11 JP JP2183221A patent/JP2634932B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0471235A (ja) | 1992-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5289019A (en) | Insulated gate bipolar transistor | |
| JPH06349849A (ja) | 高耐圧薄膜半導体装置 | |
| US4005469A (en) | P-type-epitaxial-base transistor with base-collector Schottky diode clamp | |
| US3087099A (en) | Narrow web mesa transistor structure | |
| US4860077A (en) | Vertical semiconductor device having a sidewall emitter | |
| JP2634932B2 (ja) | 半導体装置 | |
| JP2628988B2 (ja) | 半導体装置及びその製造方法 | |
| JP3493681B2 (ja) | 埋込みアバランシュ・ダイオード | |
| EP0216380B1 (en) | Semiconductor device with a field plate electrode structure | |
| JPS6214478A (ja) | フオトセンサ | |
| JP2502696B2 (ja) | 半導体集積回路装置 | |
| JPS6327865B2 (ja) | ||
| JP2797774B2 (ja) | 半導体装置およびその製造方法 | |
| JP2916158B2 (ja) | 導電変調型ｍｏｓｆｅｔ | |
| JP2002299465A (ja) | 半導体装置 | |
| JPH0132665B2 (ja) | ||
| JP2536616B2 (ja) | 半導体装置 | |
| JPH01222479A (ja) | 半導体装置 | |
| JPS6116569A (ja) | 半導体集積回路装置 | |
| JPH0474478A (ja) | ダイオード | |
| JPS6376373A (ja) | 横形トランジスタ | |
| JPS60233856A (ja) | 半導体装置 | |
| JPS6266672A (ja) | 半導体装置 | |
| JPH0621344A (ja) | 半導体装置 | |
| JPS63219164A (ja) | 半導体集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |