JPH0638034A - シェーディング補正装置 - Google Patents
シェーディング補正装置Info
- Publication number
- JPH0638034A JPH0638034A JP4189014A JP18901492A JPH0638034A JP H0638034 A JPH0638034 A JP H0638034A JP 4189014 A JP4189014 A JP 4189014A JP 18901492 A JP18901492 A JP 18901492A JP H0638034 A JPH0638034 A JP H0638034A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- signal
- image signal
- analog
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Facsimile Image Signal Circuits (AREA)
Abstract
(57)【要約】
【目的】平面走査方式で画像を読み取るファクシミリ送
信装置のシェーディング補正を行う回路構成を簡易化す
る。 【構成】本実施例は、入力の画信号（アナログ信号）Ｐ
I をディジタル画信号ＰO を記憶するメモリ２と、ディ
ジタル画信号をアナログ信号に変換するディジタル・ア
ナログ変換器（Ｄ／Ａ）３と、アナログ信号の高周波成
分を除去するローパスフィルタ（ＬＰＦ）４と、ローパ
スフィルタ４の出力とアナログ・ディジタル変換器のフ
ルレンジの電圧値Ｖを選択するセレクタ５とを備えてい
る。
信装置のシェーディング補正を行う回路構成を簡易化す
る。 【構成】本実施例は、入力の画信号（アナログ信号）Ｐ
I をディジタル画信号ＰO を記憶するメモリ２と、ディ
ジタル画信号をアナログ信号に変換するディジタル・ア
ナログ変換器（Ｄ／Ａ）３と、アナログ信号の高周波成
分を除去するローパスフィルタ（ＬＰＦ）４と、ローパ
スフィルタ４の出力とアナログ・ディジタル変換器のフ
ルレンジの電圧値Ｖを選択するセレクタ５とを備えてい
る。
Description
【０００１】
【産業上の利用分野】本発明は、ファクシミリ送信装置
に使用するシェーディング補正装置に関する。
に使用するシェーディング補正装置に関する。
【０００２】
【従来の技術】平面走査方式で画像を読み取るファクシ
ミリ送信装置は、受光素子感度の不均一性及び光学系に
起因する光量変動による画信号の変動（シェーディン
グ）を補正させるシェーディング補正装置が使用され
る。
ミリ送信装置は、受光素子感度の不均一性及び光学系に
起因する光量変動による画信号の変動（シェーディン
グ）を補正させるシェーディング補正装置が使用され
る。
【０００３】従来のシェーディング補正装置は、図２に
示すように入力の画信号Ｐ（アナログ信号）をディジタ
ル信号に変換するアナログ・ディジタル変換器（Ａ／
Ｄ）１１と、ディジタル画信号を記憶するメモリ１２
と、ディジタル画信号の逆数を演算する逆数ＲＯＭ１３
と、ディジタル画信号とこの画信号の逆数との乗算を行
う乗算器１４とを有している。
示すように入力の画信号Ｐ（アナログ信号）をディジタ
ル信号に変換するアナログ・ディジタル変換器（Ａ／
Ｄ）１１と、ディジタル画信号を記憶するメモリ１２
と、ディジタル画信号の逆数を演算する逆数ＲＯＭ１３
と、ディジタル画信号とこの画信号の逆数との乗算を行
う乗算器１４とを有している。
【０００４】画像の読み取り系において画像エリアを読
み取る前処理として基準白プレートを読み取り、アナロ
グ・ディジタル変換器１１によりディジタル画信号に変
えこれをメモリ１２に記憶する。
み取る前処理として基準白プレートを読み取り、アナロ
グ・ディジタル変換器１１によりディジタル画信号に変
えこれをメモリ１２に記憶する。
【０００５】次に画信号エリアを読み取った画信号はア
ナログ・ディジタル変換器１１でディジタル画信号に変
え、同時に前記メモリ１２の読み出しを行い逆数に変換
したものと乗算する。乗算した信号は画信号の変動（シ
ェーディング）を補正する。
ナログ・ディジタル変換器１１でディジタル画信号に変
え、同時に前記メモリ１２の読み出しを行い逆数に変換
したものと乗算する。乗算した信号は画信号の変動（シ
ェーディング）を補正する。
【０００６】
【発明が解決しようとする課題】この従来のシェーディ
ング補正装置は、乗算器を使用しているため回路構成が
複雑であった。
ング補正装置は、乗算器を使用しているため回路構成が
複雑であった。
【０００７】
【課題を解決するための手段】本発明のシェーディング
補正装置は、入力画信号のアナログ信号をディジタル画
信号に変換するアナログ・ディジタル変換器と、前記デ
ィジタル画信号を記憶するメモリと、このメモリからの
ディジタル画信号をアナログ信号に変換するディジタル
・アナログ変換器と、このアナログ信号の高周波成分を
除去するローパスフィルタと、このローパスフィルタの
出力と前記アナログ・ディジタル変換器のフルレンジの
電圧値とを選択し前記アナログ・ディジタル変換器に出
力するセレクタとを有する。
補正装置は、入力画信号のアナログ信号をディジタル画
信号に変換するアナログ・ディジタル変換器と、前記デ
ィジタル画信号を記憶するメモリと、このメモリからの
ディジタル画信号をアナログ信号に変換するディジタル
・アナログ変換器と、このアナログ信号の高周波成分を
除去するローパスフィルタと、このローパスフィルタの
出力と前記アナログ・ディジタル変換器のフルレンジの
電圧値とを選択し前記アナログ・ディジタル変換器に出
力するセレクタとを有する。
【０００８】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の一実施例のブロック図である。
る。図１は本発明の一実施例のブロック図である。
【０００９】本実施例は、入力の画信号（アナログ信
号）ＰI をディジタル画信号ＰO に変換するアナログ・
ディジタル変換器（Ａ／Ｄ）１と、ディジタル画信号Ｐ
O を記憶するメモリ２と、ディジタル画信号をアナログ
信号に変換するディジタル・アナログ変換器（Ｄ／Ａ）
３と、アナログ信号の高周波成分を除去するローパスフ
ィルタ（ＬＰＦ）４と、ローパスフィルタ４の出力とア
ナログ・ディジタル変換器のフルレンジの電圧値Ｖを選
択するセレクタＳとを備えている。
号）ＰI をディジタル画信号ＰO に変換するアナログ・
ディジタル変換器（Ａ／Ｄ）１と、ディジタル画信号Ｐ
O を記憶するメモリ２と、ディジタル画信号をアナログ
信号に変換するディジタル・アナログ変換器（Ｄ／Ａ）
３と、アナログ信号の高周波成分を除去するローパスフ
ィルタ（ＬＰＦ）４と、ローパスフィルタ４の出力とア
ナログ・ディジタル変換器のフルレンジの電圧値Ｖを選
択するセレクタＳとを備えている。
【００１０】次に本実施例の動作について説明する。
【００１１】ｎビットのアナログ・ディジタル変換器１
の出力電圧ＶO は、入力電圧ＶI と基準電圧ＶR とを用
いてＶO ＝２n ×ＶI ／ＶR111（式１）で表わせる。本
実施例は、ＶO がＶI ／ＶR に比例することを利用す
る。
の出力電圧ＶO は、入力電圧ＶI と基準電圧ＶR とを用
いてＶO ＝２n ×ＶI ／ＶR111（式１）で表わせる。本
実施例は、ＶO がＶI ／ＶR に比例することを利用す
る。
【００１２】画像エリアを読み取る前に基準白プレート
から読み取った画信号ＰW をアナログ・ディジタル変換
器１のＶI 端子に入力する。このときアナログ・ディジ
タル変換器１のＶR 端子には、フルレンジの電圧（一
定）を入力するようにセレクタ５のセレクト信号Ｓを決
定する。
から読み取った画信号ＰW をアナログ・ディジタル変換
器１のＶI 端子に入力する。このときアナログ・ディジ
タル変換器１のＶR 端子には、フルレンジの電圧（一
定）を入力するようにセレクタ５のセレクト信号Ｓを決
定する。
【００１３】基準白プレートを読み取った画信号はアナ
ログ・ディジタル変換器１でディジタル信号に変換して
メモリ２に記憶する。次に画像エリアの読み取りを行
い、画信号ＰI をアナログ・ディジタル変換器１のＶI
端子に入力する。このとき同時にメモリ２に記憶してお
いた基準白プレートの画信号を読み出し、ディジタル・
アナログ変換器３でアナログ信号に変換し、ローパスフ
ィルタ４を通してアナログ・ディジタル変換器１のＶR
端子に入力する。但し、セレクタ５のセレクト信号Ｓ
は、画像エリアを読み取っている間は、メモリ２の読み
出し信号を出力するように切り換えておく。
ログ・ディジタル変換器１でディジタル信号に変換して
メモリ２に記憶する。次に画像エリアの読み取りを行
い、画信号ＰI をアナログ・ディジタル変換器１のＶI
端子に入力する。このとき同時にメモリ２に記憶してお
いた基準白プレートの画信号を読み出し、ディジタル・
アナログ変換器３でアナログ信号に変換し、ローパスフ
ィルタ４を通してアナログ・ディジタル変換器１のＶR
端子に入力する。但し、セレクタ５のセレクト信号Ｓ
は、画像エリアを読み取っている間は、メモリ２の読み
出し信号を出力するように切り換えておく。
【００１４】このようにすると、画信号ＰO は、画像エ
リアを読み取った変動（シェーディング）ある画信号Ｐ
I をアナログ・ディジタル変換器１でディジタル信号に
変換するときに、予めメモリ２に記憶しておいた変動あ
る画信号すなわち基準白プレートを読み取った画信号Ｐ
W を、アナログ・ディジタル変換器１のＶR 端子に入力
しているため式１のＶI ／ＶR は一定となり変動（シェ
ーディング）を補正した信号となる。
リアを読み取った変動（シェーディング）ある画信号Ｐ
I をアナログ・ディジタル変換器１でディジタル信号に
変換するときに、予めメモリ２に記憶しておいた変動あ
る画信号すなわち基準白プレートを読み取った画信号Ｐ
W を、アナログ・ディジタル変換器１のＶR 端子に入力
しているため式１のＶI ／ＶR は一定となり変動（シェ
ーディング）を補正した信号となる。
【００１５】
【発明の効果】以上説明したように本発明によれば、乗
算器を削除したので、シェーディング補正装置の回路構
成が簡素化できたという効果を有する。
算器を削除したので、シェーディング補正装置の回路構
成が簡素化できたという効果を有する。
【図面の簡単な説明】
【図１】本発明の一実施例のブロック図である。
【図２】従来のシェーディング補正装置の一例のブロッ
ク図である。
ク図である。
１ アナログ・ディジタル変換器（Ａ／Ｄ） ２ メモリ ３ ディジタル・アナログ変換器（Ｄ／Ａ） ４ ローパスフィルタ（ＬＰＦ） ５ セレクタ
Claims (1)
- 【請求項１】 入力画信号のアナログ信号をディジタル
画信号に変換するアナログ・ディジタル変換器と、前記
ディジタル画信号を記憶するメモリと、このメモリから
のディジタル画信号をアナログ信号に変換するディジタ
ル・アナログ変換器と、このアナログ信号の高周波成分
を除去するローパスフィルタと、このローパスフィルタ
の出力と前記アナログ・ディジタル変換器のフルレンジ
の電圧値とを選択し前記アナログ・ディジタル変換器に
出力するセレクタとを有することを特徴とするシェーデ
ィング補正装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4189014A JPH0638034A (ja) | 1992-07-16 | 1992-07-16 | シェーディング補正装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4189014A JPH0638034A (ja) | 1992-07-16 | 1992-07-16 | シェーディング補正装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0638034A true JPH0638034A (ja) | 1994-02-10 |
Family
ID=16233861
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4189014A Pending JPH0638034A (ja) | 1992-07-16 | 1992-07-16 | シェーディング補正装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0638034A (ja) |
-
1992
- 1992-07-16 JP JP4189014A patent/JPH0638034A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1229911A (en) | Apparatus and method for producing a still image video signal using solid-state imaging device | |
| US4723174A (en) | Picture image processor | |
| JP3804113B2 (ja) | 固体撮像装置 | |
| JPS6364111B2 (ja) | ||
| JPH0638034A (ja) | シェーディング補正装置 | |
| US4571573A (en) | Apparatus for converting an analog signal to a binary signal | |
| JPH02301363A (ja) | 読取装置 | |
| JPH05276386A (ja) | 輪郭強調回路 | |
| JPH0530424A (ja) | 画像入力装置 | |
| JP3105936B2 (ja) | 画像読取装置 | |
| JP3250253B2 (ja) | 読取センサの感度補正方法 | |
| JPH0566060B2 (ja) | ||
| JPH01185075A (ja) | 画処理回路 | |
| JPS61257069A (ja) | 光量変化補正方法 | |
| JP2512221B2 (ja) | シェ―ディング歪補正装置 | |
| JP2763305B2 (ja) | ディジタル信号処理装置 | |
| JPH0447766A (ja) | 映像信号の利得制御装置 | |
| JPH11341327A (ja) | デジタルカメラ | |
| JPS63202738A (ja) | カラ−フイルム読取り装置 | |
| JPS63124681A (ja) | カラ−原稿読取装置 | |
| JPS60259063A (ja) | シエ−デイング歪み補正装置 | |
| JPS61201566A (ja) | シエ−デイング補正装置 | |
| JPH05191644A (ja) | 画像読取装置 | |
| JPH0974480A (ja) | 画像読取装置 | |
| JPS639286A (ja) | シエ−デイング補正装置及びシエ−デイング補正方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010313 |