JPH11341327A - デジタルカメラ - Google Patents
デジタルカメラInfo
- Publication number
- JPH11341327A JPH11341327A JP10148572A JP14857298A JPH11341327A JP H11341327 A JPH11341327 A JP H11341327A JP 10148572 A JP10148572 A JP 10148572A JP 14857298 A JP14857298 A JP 14857298A JP H11341327 A JPH11341327 A JP H11341327A
- Authority
- JP
- Japan
- Prior art keywords
- image
- signal
- conversion
- converter
- digital camera
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Studio Devices (AREA)
Abstract
(57)【要約】
【課題】 高価なＡ／Ｄ変換器を使用しなくても高階調
の撮影画像が得られるデジタルカメラを提供することを
目的とする。 【解決手段】 デジタルカメラにおいて、被写体像を撮
像する撮像手段と、前記撮像手段からの撮像信号をデジ
タル変換するＡ／Ｄ変換手段と、前記Ａ／Ｄ変換手段の
信号変換範囲を可変に設定する設定手段と、前記設定手
段により設定された信号変換範囲でデジタル変換された
撮像信号を格納する格納手段とを備えた構成とした。
の撮影画像が得られるデジタルカメラを提供することを
目的とする。 【解決手段】 デジタルカメラにおいて、被写体像を撮
像する撮像手段と、前記撮像手段からの撮像信号をデジ
タル変換するＡ／Ｄ変換手段と、前記Ａ／Ｄ変換手段の
信号変換範囲を可変に設定する設定手段と、前記設定手
段により設定された信号変換範囲でデジタル変換された
撮像信号を格納する格納手段とを備えた構成とした。
Description
【０００１】
【発明の属する技術分野】本発明はデジタルカメラに関
し、特に高階調の画像を得ようとするデジタルカメラに
関する。
し、特に高階調の画像を得ようとするデジタルカメラに
関する。
【０００２】
【従来の技術】モノクロまたはカラーの撮影画像が得ら
れるデジタルカメラは、撮影画像の階調（分解能）はデ
ジタルカメラに搭載されたＡ／Ｄ変換器の性能により決
められていた。
れるデジタルカメラは、撮影画像の階調（分解能）はデ
ジタルカメラに搭載されたＡ／Ｄ変換器の性能により決
められていた。
【０００３】
【発明が解決しようとする課題】近年、デジタルカメラ
で撮影した撮影画像が様々な用途に使用されるようにな
り、高階調の撮影画像を要望するユーザが多くなってき
た。しかし、高階調の撮影画像得るためには高価で高分
解能なＡ／Ｄ変換器を搭載する必要があった。また、高
価で高分解能のＡ／Ｄ変換器を使用すると、変換時間も
長くなり、更に回路構成も複雑になってしまう。
で撮影した撮影画像が様々な用途に使用されるようにな
り、高階調の撮影画像を要望するユーザが多くなってき
た。しかし、高階調の撮影画像得るためには高価で高分
解能なＡ／Ｄ変換器を搭載する必要があった。また、高
価で高分解能のＡ／Ｄ変換器を使用すると、変換時間も
長くなり、更に回路構成も複雑になってしまう。
【０００４】本発明はこのような課題を解決するために
なされたもので、高価なＡ／Ｄ変換器を使用しなくても
高階調の撮影画像が得られるデジタルカメラを提供する
ことを目的とする。
なされたもので、高価なＡ／Ｄ変換器を使用しなくても
高階調の撮影画像が得られるデジタルカメラを提供する
ことを目的とする。
【０００５】
【課題を解決するための手段】請求項１に記載の発明で
は、デジタルカメラにおいて、被写体像を撮像する撮像
手段と、前記撮像手段からの撮像信号をデジタル変換す
るＡ／Ｄ変換手段と、前記Ａ／Ｄ変換手段の信号変換範
囲を可変に設定する設定手段と、前記設定手段により設
定された信号変換範囲でデジタル変換された撮像信号を
格納する格納手段とを備えた構成とした。
は、デジタルカメラにおいて、被写体像を撮像する撮像
手段と、前記撮像手段からの撮像信号をデジタル変換す
るＡ／Ｄ変換手段と、前記Ａ／Ｄ変換手段の信号変換範
囲を可変に設定する設定手段と、前記設定手段により設
定された信号変換範囲でデジタル変換された撮像信号を
格納する格納手段とを備えた構成とした。
【０００６】
【発明の実施の形態】以下に図１から図５を用いて本発
明の実施の形態を説明する。図１は本発明の実施の形態
のデジタルカメラの機能ブロックを示す図である。ＣＣ
Ｄ８は、所定数の画素に対応する受光部を有し、各受光
部に入射した光を光電変換し、所定数の画素に対応する
画像信号（電気信号）を生成する撮像素子である。
明の実施の形態を説明する。図１は本発明の実施の形態
のデジタルカメラの機能ブロックを示す図である。ＣＣ
Ｄ８は、所定数の画素に対応する受光部を有し、各受光
部に入射した光を光電変換し、所定数の画素に対応する
画像信号（電気信号）を生成する撮像素子である。
【０００７】ＣＤＳ７は、入力された画像信号に対して
ノイズ計分提言処理を行う。ＡＧＣ６は、画像信号を所
定の増幅度によりゲイン調整する。Ａ／Ｄ変換器５は、
ＡＧＣ６によりゲイン調整された画像信号をデジタル化
する。ＤＳＰ４は、Ａ／Ｄ変換器５によりデジタル化さ
れた画像信号に対して所定の画像処理を施す。
ノイズ計分提言処理を行う。ＡＧＣ６は、画像信号を所
定の増幅度によりゲイン調整する。Ａ／Ｄ変換器５は、
ＡＧＣ６によりゲイン調整された画像信号をデジタル化
する。ＤＳＰ４は、Ａ／Ｄ変換器５によりデジタル化さ
れた画像信号に対して所定の画像処理を施す。
【０００８】メモリ１、メモリ２は、ＤＳＰ４からの画
像信号を撮像データとして一時的に格納する６ビット単
位の画像メモリである。フレームメモリ３は、１２ビッ
ト単位のメモリである。基準電圧制御装置１０は、ＣＰ
Ｕ９の制御により、Ａ／Ｄ変換器５による変換電圧範囲
を決める基準電圧を設定するための装置である。
像信号を撮像データとして一時的に格納する６ビット単
位の画像メモリである。フレームメモリ３は、１２ビッ
ト単位のメモリである。基準電圧制御装置１０は、ＣＰ
Ｕ９の制御により、Ａ／Ｄ変換器５による変換電圧範囲
を決める基準電圧を設定するための装置である。
【０００９】ＴＧ１１は、様々な回路の同期をとるため
のタイミング信号を発生する。H DRIVER１３、V DRIVER
１２は、ＣＣＤ８をコントロールするドライバである。
ＣＰＵ９は、上記回路を制御し、後述する図４、図５に
示すフローチャートの処理を行う。またＣＰＵ９内に
は、演算を行うためのレジスタＡ、レジスタＢを有す
る。以下に撮影された画像信号の流れを説明する。
のタイミング信号を発生する。H DRIVER１３、V DRIVER
１２は、ＣＣＤ８をコントロールするドライバである。
ＣＰＵ９は、上記回路を制御し、後述する図４、図５に
示すフローチャートの処理を行う。またＣＰＵ９内に
は、演算を行うためのレジスタＡ、レジスタＢを有す
る。以下に撮影された画像信号の流れを説明する。
【００１０】ユーザにより不図示の撮影開始ボタンが押
されたことを検出すると、ＣＣＤ８は撮像を開始し、第
１画像信号をＣＤＳ７に出力する。ＣＤＳ７、ＡＧＣ６
により所定の画像処理がなされた第１画像信号は、Ａ／
Ｄ変換器５に入力される。ここで、Ａ／Ｄ変換器５には
ＣＰＵ９の命令により基準電圧制御装置１０に設定され
た、Ａ／Ｄ変換の変換電圧範囲を定める第１基準電圧が
入力されている。第１画像信号は、第１基準電圧でＡ／
Ｄ変換され、ＤＳＰ４を通過した第１撮像データとして
メモリ１に格納される。続いて撮像された第２画像信号
は、同様の経路を通り、基準電圧制御装置１０により設
定された第２基準電圧でＡ／Ｄ変換され、ＤＳＰ４を通
過した第２撮像データとしてメモリ２に格納される。次
に、メモリ１に格納された第１撮像データとメモリ２に
格納された第２撮像データは、ＣＰＵ９により画像合成
処理がなされ、１２ビット単位のメモリであるフレーム
メモリ３に格納される。図２は６ビットＡ／Ｄ変換器を
使用した場合の本発明の実施の形態における信号変換の
様子を示す図である。図２（ａ）は、通常の信号変換の
例を示すものであり、信号レベル範囲全域Ｖ３−Ｖ１を
６ビットで分解している。図２（ｂ）、（ｃ）は、本発
明の信号変換の様子を説明するための図である。Ａ／Ｄ
変換器５の基準電圧を変えて入力信号をＡ／Ｄ変換する
ことにより、図２（ｂ）、（ｃ）に示すように分けて変
換したのと同様な出力が得られる。図２（ｂ）、（ｃ）
においては、入力信号レベル範囲Ｖ３−Ｖ１の中間であ
るＶ２で、Ｖ３−Ｖ２とＶ２−Ｖ１に分けて、それぞれ
の範囲に対して６ビット分解能でＡ／Ｄ変換しているこ
とを示している。図３は、図２（ｂ）、（ｃ）における
入力信号レベル範囲の設定するための回路構成の一例を
示した図である。
されたことを検出すると、ＣＣＤ８は撮像を開始し、第
１画像信号をＣＤＳ７に出力する。ＣＤＳ７、ＡＧＣ６
により所定の画像処理がなされた第１画像信号は、Ａ／
Ｄ変換器５に入力される。ここで、Ａ／Ｄ変換器５には
ＣＰＵ９の命令により基準電圧制御装置１０に設定され
た、Ａ／Ｄ変換の変換電圧範囲を定める第１基準電圧が
入力されている。第１画像信号は、第１基準電圧でＡ／
Ｄ変換され、ＤＳＰ４を通過した第１撮像データとして
メモリ１に格納される。続いて撮像された第２画像信号
は、同様の経路を通り、基準電圧制御装置１０により設
定された第２基準電圧でＡ／Ｄ変換され、ＤＳＰ４を通
過した第２撮像データとしてメモリ２に格納される。次
に、メモリ１に格納された第１撮像データとメモリ２に
格納された第２撮像データは、ＣＰＵ９により画像合成
処理がなされ、１２ビット単位のメモリであるフレーム
メモリ３に格納される。図２は６ビットＡ／Ｄ変換器を
使用した場合の本発明の実施の形態における信号変換の
様子を示す図である。図２（ａ）は、通常の信号変換の
例を示すものであり、信号レベル範囲全域Ｖ３−Ｖ１を
６ビットで分解している。図２（ｂ）、（ｃ）は、本発
明の信号変換の様子を説明するための図である。Ａ／Ｄ
変換器５の基準電圧を変えて入力信号をＡ／Ｄ変換する
ことにより、図２（ｂ）、（ｃ）に示すように分けて変
換したのと同様な出力が得られる。図２（ｂ）、（ｃ）
においては、入力信号レベル範囲Ｖ３−Ｖ１の中間であ
るＶ２で、Ｖ３−Ｖ２とＶ２−Ｖ１に分けて、それぞれ
の範囲に対して６ビット分解能でＡ／Ｄ変換しているこ
とを示している。図３は、図２（ｂ）、（ｃ）における
入力信号レベル範囲の設定するための回路構成の一例を
示した図である。
【００１１】Ａ／Ｄ変換器５のＶＬ端子は、入力信号の
下限電圧を決める基準電圧入力部である。同様にＶＨ端
子は、入力信号の上限電圧を決める基準電圧入力部であ
る。Ａ／Ｄ変換器５は、Ｖｉｎから入力される入力信号
をＶＬ〜ＶＨの範囲でＡ／Ｄ変換する。基準電圧は、Ｃ
ＰＵからのデジタルデータをＤ／Ａ変換器１０１にてア
ナログ電圧に変換されてＡ／Ｄ変換器５に伝えられる。
図２（ｂ）に示すように入力信号をＶ３−Ｖ２の範囲で
Ａ／Ｄ変換するためには、ＶＬ端子にＶ２を入力し、Ｖ
Ｈ端子にＶ３を入力すればよい。同様に、図２（ｃ）に
示すように入力信号をＶ２−Ｖ１の範囲でＡ／Ｄ変換す
るためには、ＶＬ端子にＶ１を入力し、ＶＨ端子にＶ２
を入力すればよい。以下に図４、図５を用いて本発明の
実施形態における処理を説明する。
下限電圧を決める基準電圧入力部である。同様にＶＨ端
子は、入力信号の上限電圧を決める基準電圧入力部であ
る。Ａ／Ｄ変換器５は、Ｖｉｎから入力される入力信号
をＶＬ〜ＶＨの範囲でＡ／Ｄ変換する。基準電圧は、Ｃ
ＰＵからのデジタルデータをＤ／Ａ変換器１０１にてア
ナログ電圧に変換されてＡ／Ｄ変換器５に伝えられる。
図２（ｂ）に示すように入力信号をＶ３−Ｖ２の範囲で
Ａ／Ｄ変換するためには、ＶＬ端子にＶ２を入力し、Ｖ
Ｈ端子にＶ３を入力すればよい。同様に、図２（ｃ）に
示すように入力信号をＶ２−Ｖ１の範囲でＡ／Ｄ変換す
るためには、ＶＬ端子にＶ１を入力し、ＶＨ端子にＶ２
を入力すればよい。以下に図４、図５を用いて本発明の
実施形態における処理を説明する。
【００１２】図４は本発明の実施の形態における階調拡
張処理を示すフローチャートである。図４を用いて階調
拡張処理について説明する。ステップＳ１では、Ａ／Ｄ
変換の信号下限電圧ＶＬを下限標準値Ｖ１に設定する。
ステップＳ２では、Ａ／Ｄ変換の信号上限電圧ＶＨを上
限標準値Ｖ３の１／２であるＶ２に設定する。
張処理を示すフローチャートである。図４を用いて階調
拡張処理について説明する。ステップＳ１では、Ａ／Ｄ
変換の信号下限電圧ＶＬを下限標準値Ｖ１に設定する。
ステップＳ２では、Ａ／Ｄ変換の信号上限電圧ＶＨを上
限標準値Ｖ３の１／２であるＶ２に設定する。
【００１３】ステップＳ３では、１回目の撮影を行い、
第１撮像データをメモリ１に格納する。ステップＳ４で
は、Ａ／Ｄ変換の信号下限電圧ＶＬを上限標準値Ｖ３の
１／２であるＶ２に設定する。ステップＳ５では、Ａ／
Ｄ変換の信号上限電圧ＶＨを上限標準値Ｖ３に設定す
る。
第１撮像データをメモリ１に格納する。ステップＳ４で
は、Ａ／Ｄ変換の信号下限電圧ＶＬを上限標準値Ｖ３の
１／２であるＶ２に設定する。ステップＳ５では、Ａ／
Ｄ変換の信号上限電圧ＶＨを上限標準値Ｖ３に設定す
る。
【００１４】ステップＳ６では、２回目の撮影を行い、
第２撮像データをメモリ２に格納する。ステップＳ７で
は、第１撮像データと第２撮像データとを画素毎に画像
合成処理を行い、終了する。本ステップでの画像合成処
理については図５を用いて詳細に説明する。図５は、本
発明の実施の形態における画像合成処理を示すフローチ
ャートである。図４に示すフローチャートのステップＳ
７において本フローチャートに示す処理が行われる。以
下に図５を用いて画像合成処理について説明する。
第２撮像データをメモリ２に格納する。ステップＳ７で
は、第１撮像データと第２撮像データとを画素毎に画像
合成処理を行い、終了する。本ステップでの画像合成処
理については図５を用いて詳細に説明する。図５は、本
発明の実施の形態における画像合成処理を示すフローチ
ャートである。図４に示すフローチャートのステップＳ
７において本フローチャートに示す処理が行われる。以
下に図５を用いて画像合成処理について説明する。
【００１５】ステップＳ１１では、メモリ１に格納され
ている第１撮像データから１画素分データを１２ビット
レジスタＡへ格納する。ステップＳ１２では、レジスタ
Ａの上位６ビットをゼロクリアする。ステップＳ１３で
は、メモリ２に格納されている第２撮像データから１画
素分を１２ビットレジスタＢへ格納する。
ている第１撮像データから１画素分データを１２ビット
レジスタＡへ格納する。ステップＳ１２では、レジスタ
Ａの上位６ビットをゼロクリアする。ステップＳ１３で
は、メモリ２に格納されている第２撮像データから１画
素分を１２ビットレジスタＢへ格納する。
【００１６】ステップＳ１４では、レジスタＢを上位方
向に６ビット分シフトする。ステップＳ１５では、レジ
スタＢの下位６ビットをゼロクリアする。ステップＳ１
６では、レジスタＡとレジスタＢの内容をＯＲ合成して
メモリ２に格納する。ステップＳ１７では、全画素につ
いて合成処理が終了したか判断し、終了していれば本画
像合成処理を終了する。終了していなければステップＳ
１１に戻り、合成処理が終了していない画素について処
理が行われる。上記実施の形態は、画像信号を通常の増
幅条件でＡ／Ｄ変換器５に伝え、Ａ／Ｄ変換器５のダイ
ナミックレンジを圧縮して高分解能で変換する方式であ
るが、以下に説明する第２の実施の形態はＡ／Ｄ変換器
に入力される以前の画像信号に対して増幅条件を変える
ことにより同様の効果を得ようとするものである。一般
に信号増幅特性は次の式で表せる。信号Ｓに増幅率Ｇを
乗じ、レベル定数Ｋを加える。
向に６ビット分シフトする。ステップＳ１５では、レジ
スタＢの下位６ビットをゼロクリアする。ステップＳ１
６では、レジスタＡとレジスタＢの内容をＯＲ合成して
メモリ２に格納する。ステップＳ１７では、全画素につ
いて合成処理が終了したか判断し、終了していれば本画
像合成処理を終了する。終了していなければステップＳ
１１に戻り、合成処理が終了していない画素について処
理が行われる。上記実施の形態は、画像信号を通常の増
幅条件でＡ／Ｄ変換器５に伝え、Ａ／Ｄ変換器５のダイ
ナミックレンジを圧縮して高分解能で変換する方式であ
るが、以下に説明する第２の実施の形態はＡ／Ｄ変換器
に入力される以前の画像信号に対して増幅条件を変える
ことにより同様の効果を得ようとするものである。一般
に信号増幅特性は次の式で表せる。信号Ｓに増幅率Ｇを
乗じ、レベル定数Ｋを加える。
【００１７】
【数１】Ｄ＝Ｇ・Ｓ＋Ｋ 本第２の実施の形態における撮影では図１におけるＡＧ
Ｃ６にて、画像信号Ｓに対しｇ＝２Ｇの増幅を行う。Ａ
／Ｄ変換器のＶＨ、ＶＬはそれぞれ下限標準値と上限標
準値に設定しておく。
Ｃ６にて、画像信号Ｓに対しｇ＝２Ｇの増幅を行う。Ａ
／Ｄ変換器のＶＨ、ＶＬはそれぞれ下限標準値と上限標
準値に設定しておく。
【００１８】１回目の撮影におけるＡＧＣ６の信号増幅
特性をＤ１＝ｇ・Ｓ＋Ｋ１にし、２回目の撮影における
ＡＧＣ６の信号増幅特性をＤ２＝ｇ・Ｓ＋Ｋ２にして、
Ｋ２＝Ｋ１−Ｖ２となるように設定して撮影することに
より、Ａ／Ｄ変換器５におけるＶＨ、ＶＬ、Ｖｉｎの相
対的関係は先に説明した第１の実施の形態と同じであ
る。上記実施の形態では、６ビット分解能の撮影を２回
行って合成することにより１２ビット分解能の画像を得
る方法を説明したが、６ビット以外の場合でも、また、
２回以上の撮影画像合成でも同様の方法で行える。
特性をＤ１＝ｇ・Ｓ＋Ｋ１にし、２回目の撮影における
ＡＧＣ６の信号増幅特性をＤ２＝ｇ・Ｓ＋Ｋ２にして、
Ｋ２＝Ｋ１−Ｖ２となるように設定して撮影することに
より、Ａ／Ｄ変換器５におけるＶＨ、ＶＬ、Ｖｉｎの相
対的関係は先に説明した第１の実施の形態と同じであ
る。上記実施の形態では、６ビット分解能の撮影を２回
行って合成することにより１２ビット分解能の画像を得
る方法を説明したが、６ビット以外の場合でも、また、
２回以上の撮影画像合成でも同様の方法で行える。
【００１９】また、上記実施の形態では、２つのメモリ
を用意して、２つの撮像データをそれぞれ別のメモリに
格納するようにしたが、単一のメモリに格納してもよ
い。また、上記実施の形態では、カメラ内で画像合成処
理を行うようにしたが、カメラで撮影された２つの撮像
データを、コンピュータ等の外部装置に転送し、画像合
成処理は外部装置に行わせてもよい。以上説明したよう
に本発明の実施の形態によれば、低分解能のＡ／Ｄ変換
器を使用して高階調の画像データを得ることができる。
また、Ａ／Ｄ変換の時間も高分解能のＡ／Ｄ変換器を使
用するよりも高速である。更に、高分解能のＡ／Ｄ変換
器を使用するよりも回路構成がシンプルにできる。
を用意して、２つの撮像データをそれぞれ別のメモリに
格納するようにしたが、単一のメモリに格納してもよ
い。また、上記実施の形態では、カメラ内で画像合成処
理を行うようにしたが、カメラで撮影された２つの撮像
データを、コンピュータ等の外部装置に転送し、画像合
成処理は外部装置に行わせてもよい。以上説明したよう
に本発明の実施の形態によれば、低分解能のＡ／Ｄ変換
器を使用して高階調の画像データを得ることができる。
また、Ａ／Ｄ変換の時間も高分解能のＡ／Ｄ変換器を使
用するよりも高速である。更に、高分解能のＡ／Ｄ変換
器を使用するよりも回路構成がシンプルにできる。
【００２０】
【発明の効果】以上のように本発明によれば、Ａ／Ｄ変
換手段の信号変換範囲を可変に設定できるようにしたの
で、低分解能Ａ／Ｄ変換手段を使用して、高分解能の画
像データを得ることができる。
換手段の信号変換範囲を可変に設定できるようにしたの
で、低分解能Ａ／Ｄ変換手段を使用して、高分解能の画
像データを得ることができる。
【図１】本発明の実施の形態のデジタルカメラの機能ブ
ロックを示す図である。
ロックを示す図である。
【図２】６ビットＡ／Ｄ変換器を使用した場合の本発明
の実施の形態における信号変換の様子を示す図である。
の実施の形態における信号変換の様子を示す図である。
【図３】入力信号レベル範囲の設定するための回路構成
の一例を示した図である。
の一例を示した図である。
【図４】本発明の実施の形態における階調拡張処理を示
すフローチャートである。
すフローチャートである。
【図５】本発明の実施の形態における画像合成処理を示
すフローチャートである。
すフローチャートである。
１、２ メモリ ３ フレームメモリ ５ Ａ／Ｄ変換器 ６ ＡＧＣ ９ ＣＰＵ １０ 基準電圧制御装置
Claims (5)
- 【請求項１】 被写体像を撮像する撮像手段と、 前記撮像手段からの撮像信号をデジタル変換するＡ／Ｄ
変換手段と、 前記Ａ／Ｄ変換手段の信号変換範囲を可変に設定する設
定手段と、 前記設定手段により設定された信号変換範囲でデジタル
変換された撮像信号を格納する格納手段とを備えたこと
を特徴とするデジタルカメラ。 - 【請求項２】 前記格納手段は、前記設定手段により可
変された異なる信号変換範囲で前記Ａ／Ｄ変換手段によ
りデジタル変換された複数の撮像信号を格納することを
特徴とする請求項１に記載のデジタルカメラ。 - 【請求項３】 前記格納手段に格納された複数の撮像信
号を１つの画像データに合成処理する合成処理手段を有
することを特徴とする請求項２に記載のデジタルカメ
ラ。 - 【請求項４】 前記撮像手段からの撮像信号の信号レベ
ルを設定する信号レベル設定手段を有することを特徴と
する請求項１に記載のデジタルカメラ。 - 【請求項５】 前記格納手段は、複数のメモリ素子を有
し、前記複数の撮像データはそれぞれ異なるメモリ素子
に格納されていることを特徴とする請求項２に記載のデ
ジタルカメラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10148572A JPH11341327A (ja) | 1998-05-29 | 1998-05-29 | デジタルカメラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10148572A JPH11341327A (ja) | 1998-05-29 | 1998-05-29 | デジタルカメラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11341327A true JPH11341327A (ja) | 1999-12-10 |
Family
ID=15455753
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10148572A Pending JPH11341327A (ja) | 1998-05-29 | 1998-05-29 | デジタルカメラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11341327A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2021020009A1 (ja) * | 2019-07-26 | 2021-02-04 |
-
1998
- 1998-05-29 JP JP10148572A patent/JPH11341327A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2021020009A1 (ja) * | 2019-07-26 | 2021-02-04 | ||
| WO2021020009A1 (ja) * | 2019-07-26 | 2021-02-04 | 富士フイルム株式会社 | 撮像装置、撮像素子、撮像装置の作動方法、撮像素子の作動方法、及びプログラム |
| US11696054B2 (en) | 2019-07-26 | 2023-07-04 | Fujifilm Corporation | Imaging apparatus, imaging element, operation method of imaging apparatus, operation method of imaging element, and program for combining image data having a greater number of bits |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4742242B2 (ja) | 撮像装置及びそのプログラム | |
| JP2951909B2 (ja) | 撮像装置の階調補正装置及び階調補正方法 | |
| JPH10261078A (ja) | 撮像装置の階調補正方法 | |
| JPH10341367A (ja) | 静止画像生成方法及び静止画像取り込みシステム | |
| JP4372686B2 (ja) | 撮像システム | |
| JP2001358999A (ja) | 画像入力装置 | |
| EP2214136B1 (en) | Method and program for controlling image capture apparatus | |
| JPH07284012A (ja) | フイルムスキャナの露出制御装置並びに画像信号処理方 法及びガンマ補正方法 | |
| US7489356B2 (en) | Image pickup apparatus | |
| JPH07135599A (ja) | 撮像装置とその画像処理方法 | |
| JP2002135787A (ja) | 撮像装置 | |
| JP2009194728A (ja) | 撮像システム及び画像処理方法並びに画像処理プログラム | |
| JPH11341327A (ja) | デジタルカメラ | |
| JPH11155108A (ja) | 映像信号処理装置と処理方法、それを用いたビデオカメラ | |
| JP2974323B2 (ja) | 撮像装置 | |
| JP4028395B2 (ja) | デジタルカメラ | |
| JP4244218B2 (ja) | 撮像信号処理回路およびカメラシステム | |
| JPS63276374A (ja) | ビデオカメラ | |
| JP2007049533A (ja) | 撮像装置および電子情報機器 | |
| JPH11155098A (ja) | 信号処理装置および方法 | |
| JP4028396B2 (ja) | 画像合成方法及びデジタルカメラ | |
| JP3218022B2 (ja) | 撮像装置の階調補正装置及び階調補正方法 | |
| JP2002095003A (ja) | 電子カメラ | |
| JPH0530424A (ja) | 画像入力装置 | |
| JP4229234B2 (ja) | デジタルカメラ |