JPH01185075A - 画処理回路 - Google Patents
画処理回路Info
- Publication number
- JPH01185075A JPH01185075A JP63009065A JP906588A JPH01185075A JP H01185075 A JPH01185075 A JP H01185075A JP 63009065 A JP63009065 A JP 63009065A JP 906588 A JP906588 A JP 906588A JP H01185075 A JPH01185075 A JP H01185075A
- Authority
- JP
- Japan
- Prior art keywords
- output
- peak value
- memory
- converter
- line memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 9
- 230000005540 biological transmission Effects 0.000 abstract description 4
- 238000003705 background correction Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Landscapes
- Facsimile Image Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(電盤上の利用分IP)
本発明はファクシミリ装置における画イー号処理回路に
関し、特にそのシェーディング補正および全画素補正に
関する。
関し、特にそのシェーディング補正および全画素補正に
関する。
(従来の技術)
従来、この種のシェーディング補正回路は44図に示す
ように構成されていた。第4図において10は光電変換
部′、20はA/D変換器、30はラインメモリ、−4
0はD/A変換器、SOは基準電圧発生器である。シェ
ープインク補正データと生成するなめには、通常、よく
用いられているように原稿の背面部の白基準プレート&
走査するものとする。充電変換部10で最適なダイナミ
ックレンジを得ることができるようにレベルFiMI整
を行った後、A/D変換器20で所定の多値データに変
換1−、シェープインク補正データとして1ライン分、
もしくは数ライン分の画像データの平均値(1ライン)
分ラインメモリ30に格納する。
ように構成されていた。第4図において10は光電変換
部′、20はA/D変換器、30はラインメモリ、−4
0はD/A変換器、SOは基準電圧発生器である。シェ
ープインク補正データと生成するなめには、通常、よく
用いられているように原稿の背面部の白基準プレート&
走査するものとする。充電変換部10で最適なダイナミ
ックレンジを得ることができるようにレベルFiMI整
を行った後、A/D変換器20で所定の多値データに変
換1−、シェープインク補正データとして1ライン分、
もしくは数ライン分の画像データの平均値(1ライン)
分ラインメモリ30に格納する。
次に、通常の原稿を読取る場合には、ラインメモリ30
に格納されているシェーディング補正デ−タを読出し、
D/A変喚器40でアナログ信号に変換1−た後、基準
電圧発生器50で所定の直流レベルにまで増幅する。そ
こで、原稿の読取りのタイミングと同期大せ、A/D変
換器20の基準電圧端子に上記アナログ基準電圧を加え
ることによりシェーディング補正を実行する。
に格納されているシェーディング補正デ−タを読出し、
D/A変喚器40でアナログ信号に変換1−た後、基準
電圧発生器50で所定の直流レベルにまで増幅する。そ
こで、原稿の読取りのタイミングと同期大せ、A/D変
換器20の基準電圧端子に上記アナログ基準電圧を加え
ることによりシェーディング補正を実行する。
(発明が解決しようとする課@)
上述した従来のシェーディング補正回路では、ラインメ
モリから続出されたシェーディング補正データt A
/ D変換器の基準電圧に変換する過程で、D/A変換
器および基準電圧発生器から成るアナログ系の周波数応
答で決定される遅延量(T)が生じる。ここで、A/D
’&喚のサンプリング周波数(f3)、すなわち画処理
速度が上記遅延量(T)を無視できる程度に低速(すな
わち、f3、>T)であれば光学系の高周波歪み補正、
すなわち全画素補正が可能である。しかしながら、通常
のファクシ(+3装置で要求される画処理速度ではT)
f、である虎め、ビットパイビットの補正が必要な全画
素補正ができないという欠点がある。
モリから続出されたシェーディング補正データt A
/ D変換器の基準電圧に変換する過程で、D/A変換
器および基準電圧発生器から成るアナログ系の周波数応
答で決定される遅延量(T)が生じる。ここで、A/D
’&喚のサンプリング周波数(f3)、すなわち画処理
速度が上記遅延量(T)を無視できる程度に低速(すな
わち、f3、>T)であれば光学系の高周波歪み補正、
すなわち全画素補正が可能である。しかしながら、通常
のファクシ(+3装置で要求される画処理速度ではT)
f、である虎め、ビットパイビットの補正が必要な全画
素補正ができないという欠点がある。
本発明の目的は、送信原稿を読取って出力画信号を得る
とともに、出力画信号を所定のビット数のディジタルデ
ータに変換し、A/D変換出力データより1ライン中の
ピーク値を検出して保持しておき、ピーク値出力とシェ
ーディングおよび全画素補正データとの乗算を行い、乗
算出力に対して決定される逆数値を予め計算しておき、
さらにこの逆数値とA/D変瑛変力出力データ乗算を行
ってラインメモリに書込むことによって上記欠点を除去
し、全画素補正ができるよりに構成した画処理回路を提
供することにある。
とともに、出力画信号を所定のビット数のディジタルデ
ータに変換し、A/D変換出力データより1ライン中の
ピーク値を検出して保持しておき、ピーク値出力とシェ
ーディングおよび全画素補正データとの乗算を行い、乗
算出力に対して決定される逆数値を予め計算しておき、
さらにこの逆数値とA/D変瑛変力出力データ乗算を行
ってラインメモリに書込むことによって上記欠点を除去
し、全画素補正ができるよりに構成した画処理回路を提
供することにある。
(課題分解決するための手段)
本発明による画処理回路は、光′成変換手段と、A/D
変換器と、ピーク値ホールド回路と、ラインメモリと、
第1の乗′算器と、視出し専用メモリと、第2の乗s4
とを具備1−で構成したものである。
変換器と、ピーク値ホールド回路と、ラインメモリと、
第1の乗′算器と、視出し専用メモリと、第2の乗s4
とを具備1−で構成したものである。
光戒変換手段は、送信原稿の読取り出力画信号を得るた
めのものであり、A/D変換器は出力画信号?所定の多
値データに変換するためのものであり、ピーク値ホール
ド回路はA/D変換器の出力のピーク値を検出して保持
するためのものであり、ラインメモリはシェーディング
および全画素補正データを格納するためのものである。
めのものであり、A/D変換器は出力画信号?所定の多
値データに変換するためのものであり、ピーク値ホール
ド回路はA/D変換器の出力のピーク値を検出して保持
するためのものであり、ラインメモリはシェーディング
および全画素補正データを格納するためのものである。
第1の乗n器はピーク値ホールド回路の出力と、ライン
メモリの出力との乗算を行うためのものである。
メモリの出力との乗算を行うためのものである。
読出1−専用メモリは、第1の乗算器の出力を入 ・力
して、その逆数演算を行うためのものである。
して、その逆数演算を行うためのものである。
第2の乗算器は読出し専用メモリの出力と、A/D変換
器の出力との乗算を行って結果を出力するとともに、ラ
インメモリにも書込みを行うためのものでちる。
器の出力との乗算を行って結果を出力するとともに、ラ
インメモリにも書込みを行うためのものでちる。
(実施例)
次に、本発明について1閃而を参照して説明する。
wJ】図は、本発明による画処理回路の一実施例を示す
ブロック図である。
ブロック図である。
第1図において、10は光電変換部、20はA/D変換
器、30はラインメモリ、60はピーク値ホールド回路
、フ0,90はそれぞれ第1および第2の乗$5,80
は読出し専用メモリである。
器、30はラインメモリ、60はピーク値ホールド回路
、フ0,90はそれぞれ第1および第2の乗$5,80
は読出し専用メモリである。
まず、シェーディング補正および全画素補正のデータ分
生成して格納する過程について述べる。
生成して格納する過程について述べる。
いま、白基準プレートを走置し、光電変換された画信号
が第2図に示すように信号f s (s )であったと
する、A/D変換器20によりf s (x )が所定
ビット数の多値データに変換され、ピーク値ホールト回
路6 G テf s (at )Oピーク値vpkを1
に正規化するため、ラインメモリ30の読出し45号に
定数1を与える。ここで定数が1であることは、シェー
ディング彊がない理想的な画信号が初期値としてライン
メモリ30に格納されていること会意味する。
が第2図に示すように信号f s (s )であったと
する、A/D変換器20によりf s (x )が所定
ビット数の多値データに変換され、ピーク値ホールト回
路6 G テf s (at )Oピーク値vpkを1
に正規化するため、ラインメモリ30の読出し45号に
定数1を与える。ここで定数が1であることは、シェー
ディング彊がない理想的な画信号が初期値としてライン
メモリ30に格納されていること会意味する。
まず、;北10乗算器70で(V、kXI )なる演算
を行い、さらに読出し専用メモリ80で逆・数演](1
/V、k)を行う。ココテ、(1/V、k)はピーク値
V、に’&正規化するための係数となる。係数(1/
V p k)と、A/D変喚された白基準信号f s
(x )とを第2の乗を器90で乗算すると、F’3(
s: )=r s(x )/v、kが得られる。F s
(at )はピーク値が1に正規化されたシェーディ
ング補正および全画素補正のデータである。F’ C
z”)をラインメモリ30に格納し、シェーディング補
正および全面!R捕正のデータの生成および格納の過程
が終了する。
を行い、さらに読出し専用メモリ80で逆・数演](1
/V、k)を行う。ココテ、(1/V、k)はピーク値
V、に’&正規化するための係数となる。係数(1/
V p k)と、A/D変喚された白基準信号f s
(x )とを第2の乗を器90で乗算すると、F’3(
s: )=r s(x )/v、kが得られる。F s
(at )はピーク値が1に正規化されたシェーディ
ング補正および全画素補正のデータである。F’ C
z”)をラインメモリ30に格納し、シェーディング補
正および全面!R捕正のデータの生成および格納の過程
が終了する。
次に、実際の原稿が走査された場合の動作について説明
する。原稿を走査したときのIfM信号が第3図に示す
ような信号f(:M)であったとする。
する。原稿を走査したときのIfM信号が第3図に示す
ような信号f(:M)であったとする。
ピーク値ホールド回路60でf(x)のピーク値v、k
が検出されて保持され、次に、第1の乗算器フ0および
読出し専用メモリ80で(1/Vp kXF(z))な
る演′遅が行われる。さらに、第2の乗算器90の出力
と1−てPa (g)=f(z)/(、V p ](X
F (x ) )なる信号が得られる。
が検出されて保持され、次に、第1の乗算器フ0および
読出し専用メモリ80で(1/Vp kXF(z))な
る演′遅が行われる。さらに、第2の乗算器90の出力
と1−てPa (g)=f(z)/(、V p ](X
F (x ) )なる信号が得られる。
Fo (x )は信号f (:t )のピーク値V、1
(を正規化するための演′nf (、x ) / V
p kを実行するとトモに、シェーディング補正および
全IBiJ素補正の処理、すなわち演算f (x )
/ F s (s )を実行する信号、L−なっている
。
(を正規化するための演′nf (、x ) / V
p kを実行するとトモに、シェーディング補正および
全IBiJ素補正の処理、すなわち演算f (x )
/ F s (s )を実行する信号、L−なっている
。
ここで、ピーク値を正規化する目的は、Iglの乗算器
フ0、読出し専用メモリ80、および第2の乗算090
で処理される演算1 / (V p kx F 5(X
)〕の精度を確保するためである。
フ0、読出し専用メモリ80、および第2の乗算090
で処理される演算1 / (V p kx F 5(X
)〕の精度を確保するためである。
(発明の効果)
以上説明したように本発明は、送信原稿を読取って出力
両信号を得る々ともに、出力画信号?所定のビット数の
ディジタルデータに変換し、A/D変僕変力出力データ
1ライン中のピーク値を検出して保持しておき、ピーク
1直出力とシェーディングおよび全画素補正データとの
乗算を行い、出力に対して決定される逆数値を予め計算
しておき、さらにこの逆数値、’:A/D変換出力デー
タとの乗′轢を行ってラインメモリて書込むことにより
、シェーディグ補正を行うと同時に全画素補正をも行う
ことができるという効果がある。
両信号を得る々ともに、出力画信号?所定のビット数の
ディジタルデータに変換し、A/D変僕変力出力データ
1ライン中のピーク値を検出して保持しておき、ピーク
1直出力とシェーディングおよび全画素補正データとの
乗算を行い、出力に対して決定される逆数値を予め計算
しておき、さらにこの逆数値、’:A/D変換出力デー
タとの乗′轢を行ってラインメモリて書込むことにより
、シェーディグ補正を行うと同時に全画素補正をも行う
ことができるという効果がある。
第1図は、本発明による画処理回路の一実施例を示すブ
ロック図である。 第2図および駆8図は、それぞれ本発明による関数の演
算を表わす説明図である。 @4図は、従来技術による画処理回路の一例を示すブロ
ック図である。 10・・・充電変喚部 20・・・A/D変換器 3Q−嗜・ラインメモリ 40−・・r)/A変換器 50・−・基準電圧発生器 60・−・ピーク値ホールド回路 10.911−・・乗算4 80・−・続出し専用メモリ
ロック図である。 第2図および駆8図は、それぞれ本発明による関数の演
算を表わす説明図である。 @4図は、従来技術による画処理回路の一例を示すブロ
ック図である。 10・・・充電変喚部 20・・・A/D変換器 3Q−嗜・ラインメモリ 40−・・r)/A変換器 50・−・基準電圧発生器 60・−・ピーク値ホールド回路 10.911−・・乗算4 80・−・続出し専用メモリ
Claims (1)
- 送信原稿の読取り出力画信号を得るための光電変換手段
と、前記出力画信号を所定の多値データに変換するため
のA/D変換器と、前記A/D変換器の出力のピーク値
を検出して保持するためのピーク値ホールド回路と、シ
ェーディングおよび全画素補正データを格納するための
ラインメモリと、前記ピーク値ホールド回路の出力と前
記ラインメモリの出力との乗算を行うための第1の乗算
器と、前記第1の乗算器の出力を入力して前記出力の逆
数演算を行うための読出し専用メモリと、前記読出し専
用メモリの出力と前記A/D変換器の出力との乗算を行
つて結果を出力するとともに前記ラインメモリにも書込
みを行うための第2の乗算器とを具備して構成したこと
を特徴とする画処理回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63009065A JPH01185075A (ja) | 1988-01-19 | 1988-01-19 | 画処理回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63009065A JPH01185075A (ja) | 1988-01-19 | 1988-01-19 | 画処理回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01185075A true JPH01185075A (ja) | 1989-07-24 |
Family
ID=11710210
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63009065A Pending JPH01185075A (ja) | 1988-01-19 | 1988-01-19 | 画処理回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01185075A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06105142A (ja) * | 1992-09-17 | 1994-04-15 | Murata Mach Ltd | 画像読取装置 |
-
1988
- 1988-01-19 JP JP63009065A patent/JPH01185075A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06105142A (ja) * | 1992-09-17 | 1994-04-15 | Murata Mach Ltd | 画像読取装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4647976A (en) | Apparatus and method for producing a still image video signal using solid-state imaging device | |
JPH04219063A (ja) | 画像読取装置 | |
JPH03285459A (ja) | 画像読取装置 | |
JPS60189372A (ja) | 画像入力装置 | |
JPH01185075A (ja) | 画処理回路 | |
JPH09130603A (ja) | シェーディング補正装置 | |
JPH0374967A (ja) | 画像補正回路 | |
JPS60206369A (ja) | 画信号補正方式 | |
JP3105936B2 (ja) | 画像読取装置 | |
JP3300175B2 (ja) | 撮像装置 | |
JP2512221B2 (ja) | シェ―ディング歪補正装置 | |
KR940008796B1 (ko) | 화상신호처리 방법 및 회로 | |
JP2505906B2 (ja) | 原稿読取装置 | |
JP2618923B2 (ja) | 原稿読取装置 | |
JPH0638034A (ja) | シェーディング補正装置 | |
JPH05167845A (ja) | シェーディング補正装置 | |
JPS61123361A (ja) | 画像読取装置 | |
JPH10164364A (ja) | 画像読取装置 | |
JP2557736B2 (ja) | ゴーストリデューサ装置 | |
JPH05191644A (ja) | 画像読取装置 | |
JPH03289872A (ja) | シェーディング補正方法及び装置 | |
JPH03145286A (ja) | イメージセンサの出力信号補正方法 | |
JPS58212257A (ja) | 固体走査素子の感度ばらつき補正方式 | |
JPS59207783A (ja) | シエ−デイング補正デ−タ作成方式 | |
JPS62132478A (ja) | 画像処理方式 |