JPH01185075A - 画処理回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （電盤上の利用分ＩＰ） 本発明はファクシミリ装置における画イー号処理回路に
関し、特にそのシェーディング補正および全画素補正に
関する。

（従来の技術） 従来、この種のシェーディング補正回路は４４図に示す
ように構成されていた。第４図において１０は光電変換
部′、２０はＡ／Ｄ変換器、３０はラインメモリ、−４
０はＤ／Ａ変換器、ＳＯは基準電圧発生器である。シェ
ープインク補正データと生成するなめには、通常、よく
用いられているように原稿の背面部の白基準プレート＆
走査するものとする。充電変換部１０で最適なダイナミ
ックレンジを得ることができるようにレベルＦｉＭＩ整
を行った後、Ａ／Ｄ変換器２０で所定の多値データに変
換１−、シェープインク補正データとして１ライン分、
もしくは数ライン分の画像データの平均値（１ライン）
分ラインメモリ３０に格納する。

次に、通常の原稿を読取る場合には、ラインメモリ３０
に格納されているシェーディング補正デ−タを読出し、
Ｄ／Ａ変喚器４０でアナログ信号に変換１−た後、基準
電圧発生器５０で所定の直流レベルにまで増幅する。そ
こで、原稿の読取りのタイミングと同期大せ、Ａ／Ｄ変
換器２０の基準電圧端子に上記アナログ基準電圧を加え
ることによりシェーディング補正を実行する。

（発明が解決しようとする課＠） 上述した従来のシェーディング補正回路では、ラインメ
モリから続出されたシェーディング補正データｔ　Ａ　
／　Ｄ変換器の基準電圧に変換する過程で、Ｄ／Ａ変換
器および基準電圧発生器から成るアナログ系の周波数応
答で決定される遅延量（Ｔ）が生じる。ここで、Ａ／Ｄ
’＆喚のサンプリング周波数（ｆ３）、すなわち画処理
速度が上記遅延量（Ｔ）を無視できる程度に低速（すな
わち、ｆ３、＞Ｔ）であれば光学系の高周波歪み補正、
すなわち全画素補正が可能である。しかしながら、通常
のファクシ（＋３装置で要求される画処理速度ではＴ）
ｆ、である虎め、ビットパイビットの補正が必要な全画
素補正ができないという欠点がある。

本発明の目的は、送信原稿を読取って出力画信号を得る
とともに、出力画信号を所定のビット数のディジタルデ
ータに変換し、Ａ／Ｄ変換出力データより１ライン中の
ピーク値を検出して保持しておき、ピーク値出力とシェ
ーディングおよび全画素補正データとの乗算を行い、乗
算出力に対して決定される逆数値を予め計算しておき、
さらにこの逆数値とＡ／Ｄ変瑛変力出力データ乗算を行
ってラインメモリに書込むことによって上記欠点を除去
し、全画素補正ができるよりに構成した画処理回路を提
供することにある。

（課題分解決するための手段） 本発明による画処理回路は、光′成変換手段と、Ａ／Ｄ
変換器と、ピーク値ホールド回路と、ラインメモリと、
第１の乗′算器と、視出し専用メモリと、第２の乗ｓ４
とを具備１−で構成したものである。

光戒変換手段は、送信原稿の読取り出力画信号を得るた
めのものであり、Ａ／Ｄ変換器は出力画信号？所定の多
値データに変換するためのものであり、ピーク値ホール
ド回路はＡ／Ｄ変換器の出力のピーク値を検出して保持
するためのものであり、ラインメモリはシェーディング
および全画素補正データを格納するためのものである。

第１の乗ｎ器はピーク値ホールド回路の出力と、ライン
メモリの出力との乗算を行うためのものである。

読出１−専用メモリは、第１の乗算器の出力を入　・力
して、その逆数演算を行うためのものである。

第２の乗算器は読出し専用メモリの出力と、Ａ／Ｄ変換
器の出力との乗算を行って結果を出力するとともに、ラ
インメモリにも書込みを行うためのものでちる。

（実施例） 次に、本発明について１閃而を参照して説明する。

ｗＪ】図は、本発明による画処理回路の一実施例を示す
ブロック図である。

第１図において、１０は光電変換部、２０はＡ／Ｄ変換
器、３０はラインメモリ、６０はピーク値ホールド回路
、フ０，９０はそれぞれ第１および第２の乗＄５，８０
は読出し専用メモリである。

まず、シェーディング補正および全画素補正のデータ分
生成して格納する過程について述べる。

いま、白基準プレートを走置し、光電変換された画信号
が第２図に示すように信号ｆ　ｓ　（ｓ　）であったと
する、Ａ／Ｄ変換器２０によりｆ　ｓ　（ｘ　）が所定
ビット数の多値データに変換され、ピーク値ホールト回
路６　Ｇ　テｆ　ｓ　（ａｔ　）Ｏピーク値ｖｐｋを１
に正規化するため、ラインメモリ３０の読出し４５号に
定数１を与える。ここで定数が１であることは、シェー
ディング彊がない理想的な画信号が初期値としてライン
メモリ３０に格納されていること会意味する。

まず、；北１０乗算器７０で（Ｖ、ｋＸＩ　）なる演算
を行い、さらに読出し専用メモリ８０で逆・数演］（１
／Ｖ、ｋ）を行う。ココテ、（１／Ｖ、ｋ）はピーク値
Ｖ、に’＆正規化するための係数となる。係数（１／　
Ｖ　ｐ　ｋ）と、Ａ／Ｄ変喚された白基準信号ｆ　ｓ　
（ｘ　）とを第２の乗を器９０で乗算すると、Ｆ’３（
ｓ：　）＝ｒ　ｓ（ｘ　）／ｖ、ｋが得られる。Ｆ　ｓ
　（ａｔ　）はピーク値が１に正規化されたシェーディ
ング補正および全画素補正のデータである。Ｆ’　　Ｃ
ｚ”）をラインメモリ３０に格納し、シェーディング補
正および全面！Ｒ捕正のデータの生成および格納の過程
が終了する。

次に、実際の原稿が走査された場合の動作について説明
する。原稿を走査したときのＩｆＭ信号が第３図に示す
ような信号ｆ（：Ｍ）であったとする。

ピーク値ホールド回路６０でｆ（ｘ）のピーク値ｖ、ｋ
が検出されて保持され、次に、第１の乗算器フ０および
読出し専用メモリ８０で（１／Ｖｐ　ｋＸＦ（ｚ））な
る演′遅が行われる。さらに、第２の乗算器９０の出力
と１−てＰａ　（ｇ）＝ｆ（ｚ）／（、Ｖ　ｐ　］（Ｘ
　Ｆ　（ｘ　）　）なる信号が得られる。

Ｆｏ　（ｘ　）は信号ｆ　（：ｔ　）のピーク値Ｖ、１
（を正規化するための演′ｎｆ　（、ｘ　）　／　Ｖ　
ｐ　ｋを実行するとトモに、シェーディング補正および
全ＩＢｉＪ素補正の処理、すなわち演算ｆ　（ｘ　）　
／　Ｆ　ｓ　（ｓ　）を実行する信号、Ｌ−なっている
。

ここで、ピーク値を正規化する目的は、Ｉｇｌの乗算器
フ０、読出し専用メモリ８０、および第２の乗算０９０
で処理される演算１　／　（Ｖ　ｐ　ｋｘ　Ｆ　５（Ｘ
）〕の精度を確保するためである。

（発明の効果） 以上説明したように本発明は、送信原稿を読取って出力
両信号を得る々ともに、出力画信号？所定のビット数の
ディジタルデータに変換し、Ａ／Ｄ変僕変力出力データ
１ライン中のピーク値を検出して保持しておき、ピーク
１直出力とシェーディングおよび全画素補正データとの
乗算を行い、出力に対して決定される逆数値を予め計算
しておき、さらにこの逆数値、’：Ａ／Ｄ変換出力デー
タとの乗′轢を行ってラインメモリて書込むことにより
、シェーディグ補正を行うと同時に全画素補正をも行う
ことができるという効果がある。

【図面の簡単な説明】

第１図は、本発明による画処理回路の一実施例を示すブ
ロック図である。 第２図および駆８図は、それぞれ本発明による関数の演
算を表わす説明図である。 ＠４図は、従来技術による画処理回路の一例を示すブロ
ック図である。 １０・・・充電変喚部 ２０・・・Ａ／Ｄ変換器 ３Ｑ−嗜・ラインメモリ ４０−・・ｒ）／Ａ変換器 ５０・−・基準電圧発生器 ６０・−・ピーク値ホールド回路 １０．９１１−・・乗算４ ８０・−・続出し専用メモリ

Claims (1)

【特許請求の範囲】
1. 送信原稿の読取り出力画信号を得るための光電変換手段
   と、前記出力画信号を所定の多値データに変換するため
   のＡ／Ｄ変換器と、前記Ａ／Ｄ変換器の出力のピーク値
   を検出して保持するためのピーク値ホールド回路と、シ
   ェーディングおよび全画素補正データを格納するための
   ラインメモリと、前記ピーク値ホールド回路の出力と前
   記ラインメモリの出力との乗算を行うための第１の乗算
   器と、前記第１の乗算器の出力を入力して前記出力の逆
   数演算を行うための読出し専用メモリと、前記読出し専
   用メモリの出力と前記Ａ／Ｄ変換器の出力との乗算を行
   つて結果を出力するとともに前記ラインメモリにも書込
   みを行うための第２の乗算器とを具備して構成したこと
   を特徴とする画処理回路。