JP2505906B2 - 原稿読取装置 - Google Patents
原稿読取装置Info
- Publication number
- JP2505906B2 JP2505906B2 JP2079637A JP7963790A JP2505906B2 JP 2505906 B2 JP2505906 B2 JP 2505906B2 JP 2079637 A JP2079637 A JP 2079637A JP 7963790 A JP7963790 A JP 7963790A JP 2505906 B2 JP2505906 B2 JP 2505906B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- reference plate
- white reference
- signal
- reading
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Character Input (AREA)
- Image Input (AREA)
- Facsimile Image Signal Circuits (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明は、イメージスキャナなどの原稿読取装置に
関し、特に、読み取られた画像信号の信号レベルの補正
に関するものである。
関し、特に、読み取られた画像信号の信号レベルの補正
に関するものである。
［従来の技術］ 従来、この種の発明は、特開昭62−53073に示された
ものがあった。第２図に装置の要部の外観図を、第３図
に従来の方式を用いた装置のブロック図を示す。第３図
において、（１）はイメージセンサ、（２）は原稿読取
装置の回路のタイミング信号を発生する制御信号発生回
路、（３）はイメージセンサ（１）からの出力信号を増
幅する増幅器、（４）はイメージセンサの画素ごとのデ
ータを保持するサンプルホールド回路、（５）はサンプ
ルホールド回路からの出力アナログ信号をディジタル信
号に変換するA/D変換器、（６）はゲート回路、（７）
は第２図白色基準板（17）を読み取って得た信号から補
正信号を作成する補正係数テーブル、（８）は１ライン
分の補正信号を記憶するラインメモリ、（９）はライン
メモリに画素位置の情報をメモリのアドレスとして発生
するアドレス発生回路、（10）は読取り信号と補正信号
を乗算するディジタル乗算器、（11）はディジタル加算
器、（12）はシフトレジスタ、（13）は第２図、白色基
準板（17）を読取った信号を蓄えるラインメモリであ
る。また、第２図（21）は、原稿面の像をイメージセン
サ（１）上に結像させる集束性ファイバレンズアレイ、
（16）は原稿搭載用ガラス板、（17）は白色基準板、
（18）は読取り原稿、（19）は読取りライン、（20）は
原稿照明用光源である。
ものがあった。第２図に装置の要部の外観図を、第３図
に従来の方式を用いた装置のブロック図を示す。第３図
において、（１）はイメージセンサ、（２）は原稿読取
装置の回路のタイミング信号を発生する制御信号発生回
路、（３）はイメージセンサ（１）からの出力信号を増
幅する増幅器、（４）はイメージセンサの画素ごとのデ
ータを保持するサンプルホールド回路、（５）はサンプ
ルホールド回路からの出力アナログ信号をディジタル信
号に変換するA/D変換器、（６）はゲート回路、（７）
は第２図白色基準板（17）を読み取って得た信号から補
正信号を作成する補正係数テーブル、（８）は１ライン
分の補正信号を記憶するラインメモリ、（９）はライン
メモリに画素位置の情報をメモリのアドレスとして発生
するアドレス発生回路、（10）は読取り信号と補正信号
を乗算するディジタル乗算器、（11）はディジタル加算
器、（12）はシフトレジスタ、（13）は第２図、白色基
準板（17）を読取った信号を蓄えるラインメモリであ
る。また、第２図（21）は、原稿面の像をイメージセン
サ（１）上に結像させる集束性ファイバレンズアレイ、
（16）は原稿搭載用ガラス板、（17）は白色基準板、
（18）は読取り原稿、（19）は読取りライン、（20）は
原稿照明用光源である。
次に、動作について説明する。まず、原稿の読取りに
先だって、第２図に示すように、イメージセンサ
（１）、原稿照明用光源（20）、集束性ファイバレンズ
アレイ（21）からなるイメージセンサユニットを移動さ
せながら、白色基準板（17）を複数ラインにわたって読
取りを行う。このうちの、１ライン分の信号のみに注目
すると、この信号は、白色基準板（17）の細かな反射率
のむらや、凹凸などにより、理想的に白色基準板の読取
りを行って得られる一様な信号のレベルからはずれた、
ばらつきを持ったものとなっている。この１ラインの信
号をそのまま補正信号の作成に使用すると、これに含ま
れるばらつきが補正精度を著しく劣化させる。そこで、
従来は、このばらつきによる補正精度の劣化を、以下に
述べるように、複数ラインにわたって読取った白色基準
板（17）の読取り信号に平均化処理を施して、補正信号
を作成していた。この平均化処理は、具体的には、第３
図の回路により実施される。制御信号発生回路（２）に
より制御されて、まず、原稿読取りに先だって行う白色
基準板（17）の読取りの前に、ラインメモリ（13）の内
容をすべてクリアする。次に、色色基準板（17）の第１
ラインを読取り、ここで得られたデジタル読取り信号と
ラインメモリ（13）から引き出したデータとをデジタル
加算器（11）で加算した後、再度、ラインメモリ（13）
に格納する。このとき、アドレス発生回路（９）は、イ
メージセンサ（１）の各画素に対応したアドレスを発生
し、ラインメモリ（８）にこれが入力される。従って、
データを引き出すラインメモリ（13）のアドレスと、加
算処理した後のデータを格納するアドレスは同じであ
り、イメージセンサ（１）の各画素に対する白色基準板
読取りデータが各アドレスに格納される。次に、白色基
準板（17）の第２ライン目を読取り、上記と同様な処理
を行う。この処理を、順次、16ラインのデータを読み取
るまで繰り返す。この結果、ラインメモリ（13）には白
色基準板（17）を16回読取った時の、イメージセンサの
各画素の出力を加算した値が、対応するアドレスに格納
される。その後、このデータをシフトレジスタ（12）に
通すことにより、４ビット分下位にビットシフトする。
この操作は、２の４乗分の１を乗ずることと同じであ
り、16回の読取りで得られた読取り信号を加算して得ら
れたラインメモリのデータの1/16の値が得られる。すな
わち、この平均化処理により、１回の読取りに含まれる
ばらつきが1/16に減少することになる。この平均化され
た白色基準板の読取りデータで補正係数ケーブル（７）
を選択し、この白色基準板読取り値に対応した補正係数
を得て、これをラインメモリ（８）に格納する。原稿読
取り時には、読取り画像信号はデジタル化された後、デ
ジタル乗算器（10）に出力され、ここで、ラインメモリ
（８）から出力された補正係数と掛け合せ、感度ばらつ
きが補正された画像信号を得る。
先だって、第２図に示すように、イメージセンサ
（１）、原稿照明用光源（20）、集束性ファイバレンズ
アレイ（21）からなるイメージセンサユニットを移動さ
せながら、白色基準板（17）を複数ラインにわたって読
取りを行う。このうちの、１ライン分の信号のみに注目
すると、この信号は、白色基準板（17）の細かな反射率
のむらや、凹凸などにより、理想的に白色基準板の読取
りを行って得られる一様な信号のレベルからはずれた、
ばらつきを持ったものとなっている。この１ラインの信
号をそのまま補正信号の作成に使用すると、これに含ま
れるばらつきが補正精度を著しく劣化させる。そこで、
従来は、このばらつきによる補正精度の劣化を、以下に
述べるように、複数ラインにわたって読取った白色基準
板（17）の読取り信号に平均化処理を施して、補正信号
を作成していた。この平均化処理は、具体的には、第３
図の回路により実施される。制御信号発生回路（２）に
より制御されて、まず、原稿読取りに先だって行う白色
基準板（17）の読取りの前に、ラインメモリ（13）の内
容をすべてクリアする。次に、色色基準板（17）の第１
ラインを読取り、ここで得られたデジタル読取り信号と
ラインメモリ（13）から引き出したデータとをデジタル
加算器（11）で加算した後、再度、ラインメモリ（13）
に格納する。このとき、アドレス発生回路（９）は、イ
メージセンサ（１）の各画素に対応したアドレスを発生
し、ラインメモリ（８）にこれが入力される。従って、
データを引き出すラインメモリ（13）のアドレスと、加
算処理した後のデータを格納するアドレスは同じであ
り、イメージセンサ（１）の各画素に対する白色基準板
読取りデータが各アドレスに格納される。次に、白色基
準板（17）の第２ライン目を読取り、上記と同様な処理
を行う。この処理を、順次、16ラインのデータを読み取
るまで繰り返す。この結果、ラインメモリ（13）には白
色基準板（17）を16回読取った時の、イメージセンサの
各画素の出力を加算した値が、対応するアドレスに格納
される。その後、このデータをシフトレジスタ（12）に
通すことにより、４ビット分下位にビットシフトする。
この操作は、２の４乗分の１を乗ずることと同じであ
り、16回の読取りで得られた読取り信号を加算して得ら
れたラインメモリのデータの1/16の値が得られる。すな
わち、この平均化処理により、１回の読取りに含まれる
ばらつきが1/16に減少することになる。この平均化され
た白色基準板の読取りデータで補正係数ケーブル（７）
を選択し、この白色基準板読取り値に対応した補正係数
を得て、これをラインメモリ（８）に格納する。原稿読
取り時には、読取り画像信号はデジタル化された後、デ
ジタル乗算器（10）に出力され、ここで、ラインメモリ
（８）から出力された補正係数と掛け合せ、感度ばらつ
きが補正された画像信号を得る。
［発明が解決しようとする課題］ 従来の装置は、以上のように構成されており、以下の
ような課題があった。一般的に、画像信号は８ビットの
デジタル信号で扱われていることから、この従来の例に
おいても、A/D変換器で読取り信号を８ビットのデジタ
ル信号に変換して処理を行うと考えることができる。こ
の時、16回の白色基準板の読取りにおいて、白色基準板
の読取りデータを記憶するラインメモリ（13）及びデジ
タル加算器（11）で扱う信号のビット数は、12ビット必
要になる。つまり、 ２の８乗ビット×16回読取り＝4096ビット＝２の12乗
ビットであるから、12ビット必要になる。
ような課題があった。一般的に、画像信号は８ビットの
デジタル信号で扱われていることから、この従来の例に
おいても、A/D変換器で読取り信号を８ビットのデジタ
ル信号に変換して処理を行うと考えることができる。こ
の時、16回の白色基準板の読取りにおいて、白色基準板
の読取りデータを記憶するラインメモリ（13）及びデジ
タル加算器（11）で扱う信号のビット数は、12ビット必
要になる。つまり、 ２の８乗ビット×16回読取り＝4096ビット＝２の12乗
ビットであるから、12ビット必要になる。
すなわち、本来、扱う必要のある信号のビット数に比
べ、この従来の補正回路においては、1.5倍（12ビット/
8ビット）のメモリ容量が必要となり、また、読取り回
数を16回計数するためのカウンタ回路が必要となるな
ど、回路規模が大きくなる問題点があった。
べ、この従来の補正回路においては、1.5倍（12ビット/
8ビット）のメモリ容量が必要となり、また、読取り回
数を16回計数するためのカウンタ回路が必要となるな
ど、回路規模が大きくなる問題点があった。
この発明は、上記のような課題を解決するためになさ
れたもので、回路規模を必要最小限におさえて、かつ、
１回の白色基準板読取り信号に含まれる、白色基準板の
細かな反射率のむらや、凹凸などによるばらつきの影響
を従来と同程度に低減した白色基準板読取りデータ、も
しくは、補正係数を得て、原稿読取り信号に含まれるイ
メージセンサの各画素の感度ばらつきの影響を補正する
ことができる原稿読取装置を得ることを目的とする。
れたもので、回路規模を必要最小限におさえて、かつ、
１回の白色基準板読取り信号に含まれる、白色基準板の
細かな反射率のむらや、凹凸などによるばらつきの影響
を従来と同程度に低減した白色基準板読取りデータ、も
しくは、補正係数を得て、原稿読取り信号に含まれるイ
メージセンサの各画素の感度ばらつきの影響を補正する
ことができる原稿読取装置を得ることを目的とする。
［課題を解決するための手段］ この発明に係る原稿読取装置は、イメージセンサユニ
ットで読み取られたアナログ画像信号をデジタル画像信
号（以下、単に補正前画像信号と呼ぶ）に変換するA/D
変換手段と、該A/D変換手段によって得られた前記補正
前画像信号の内、白色基準板読取りデータだけを加重平
均する加重平均化回路と、該加重平均回路によって得ら
れた前記白色基準板読取りデータの加重平均データから
補正係数を選択する補正係数選択回路と、該補正係数選
択回路から出力された補正係数と前記補正画像信号を乗
算する手段と、前記加重平均化回路に対して白色基準板
の読取りに同期した同期信号を出力する制御信号発生回
路とから構成し、前記加重平均化回路は、前記加重平均
データを記憶して、前記補正係数選択回路へ出力するデ
ータ記憶回路と、該データ記憶回路からの前記加重平均
データ又は前記補正前画像信号を、前記制御信号発生回
路から出力される白色基準板の読取りに同期した同期信
号によって、前記白色基準板の１ライン目の読取りでは
前記補正前画像信号を出力するように切換えて、また前
記白色基準板の２ライン目以降の読取りでは前記加重平
均データを出力するように切換えて、デジタル加算回路
へ出力する切換え回路と、該切り換え回路の出力信号と
前記補正前画像信号を加算してシフトレジスタへ出力す
るデジタル加算回路と、前記デジタル加算回路の加算出
力を１ビット下位にシフトさせることによって、前記加
算値を1/2倍して前記データ記憶回路へ出力するシフト
レジスタとから構成される。
ットで読み取られたアナログ画像信号をデジタル画像信
号（以下、単に補正前画像信号と呼ぶ）に変換するA/D
変換手段と、該A/D変換手段によって得られた前記補正
前画像信号の内、白色基準板読取りデータだけを加重平
均する加重平均化回路と、該加重平均回路によって得ら
れた前記白色基準板読取りデータの加重平均データから
補正係数を選択する補正係数選択回路と、該補正係数選
択回路から出力された補正係数と前記補正画像信号を乗
算する手段と、前記加重平均化回路に対して白色基準板
の読取りに同期した同期信号を出力する制御信号発生回
路とから構成し、前記加重平均化回路は、前記加重平均
データを記憶して、前記補正係数選択回路へ出力するデ
ータ記憶回路と、該データ記憶回路からの前記加重平均
データ又は前記補正前画像信号を、前記制御信号発生回
路から出力される白色基準板の読取りに同期した同期信
号によって、前記白色基準板の１ライン目の読取りでは
前記補正前画像信号を出力するように切換えて、また前
記白色基準板の２ライン目以降の読取りでは前記加重平
均データを出力するように切換えて、デジタル加算回路
へ出力する切換え回路と、該切り換え回路の出力信号と
前記補正前画像信号を加算してシフトレジスタへ出力す
るデジタル加算回路と、前記デジタル加算回路の加算出
力を１ビット下位にシフトさせることによって、前記加
算値を1/2倍して前記データ記憶回路へ出力するシフト
レジスタとから構成される。
［作用］ この発明においては、白色基準板読取りデータ作成時
に、データ記憶回路（以下、ラインメモリと呼ぶ）に格
納しておいた８ビットの信号と白色基準板読取り信号を
加算処理をした後にそのままラインメモリに格納せず
に、再度、８ビット信号に圧縮してからラインメモリに
格納するようにしたので、補正係数として必要な信号の
ビット数以上のメモリが不必要となり、また、加算回数
を計数するカウンタ回路が不必要になるなど、回路規模
を小さくすることができる。
に、データ記憶回路（以下、ラインメモリと呼ぶ）に格
納しておいた８ビットの信号と白色基準板読取り信号を
加算処理をした後にそのままラインメモリに格納せず
に、再度、８ビット信号に圧縮してからラインメモリに
格納するようにしたので、補正係数として必要な信号の
ビット数以上のメモリが不必要となり、また、加算回数
を計数するカウンタ回路が不必要になるなど、回路規模
を小さくすることができる。
［実施例］ 以下、この発明の実施例を説明する。第１図は、この
発明にかかる装置の回路ブロック図の例を示し（１）か
ら（５）及び（９）については、従来例と全く同様であ
る。また、（８）は、従来例と同様に１ライン分の白色
基準板読取りデータを画像信号に含まれるばらつきを補
正するためのデータとして記憶するデータ記憶回路であ
り具体的にはRAMなどを用いたラインメモリであって、
これより出力されるイメージセンサ（１）の各画素に対
する白色基準板読取りデータを補正係数選択回路（15）
に入力し、この補正係数選択回路（15）の出力と原稿読
取り信号を、デジタル乗算器（10）で掛け合せる。（1
4）は白色基準板読取り時（白色基準板読取りデータ作
成時）に、ラインメモリから出力される信号と、白色基
準板読取り信号とを切り換える切換え回路、（11）は、
切換え回路（14）の出力と白色基準板読取り信号を加算
するデジタル加算器、（12）は、デジタル加算回路（1
1）の出力を１ビット下位ヘシフトすることにより、値
を1/2倍にするシフトレジスタである。
発明にかかる装置の回路ブロック図の例を示し（１）か
ら（５）及び（９）については、従来例と全く同様であ
る。また、（８）は、従来例と同様に１ライン分の白色
基準板読取りデータを画像信号に含まれるばらつきを補
正するためのデータとして記憶するデータ記憶回路であ
り具体的にはRAMなどを用いたラインメモリであって、
これより出力されるイメージセンサ（１）の各画素に対
する白色基準板読取りデータを補正係数選択回路（15）
に入力し、この補正係数選択回路（15）の出力と原稿読
取り信号を、デジタル乗算器（10）で掛け合せる。（1
4）は白色基準板読取り時（白色基準板読取りデータ作
成時）に、ラインメモリから出力される信号と、白色基
準板読取り信号とを切り換える切換え回路、（11）は、
切換え回路（14）の出力と白色基準板読取り信号を加算
するデジタル加算器、（12）は、デジタル加算回路（1
1）の出力を１ビット下位ヘシフトすることにより、値
を1/2倍にするシフトレジスタである。
また、この装置の要部の外観は、従来と同様で、第２
図に示す。
図に示す。
次に、動作について説明する。装置の動きは従来例と
同様に、まず、第２図に示すように、原稿の読取りに先
立って、イメージセンサ（１）、原稿照明用光源（2
0）、集束性ファイバアレイ（21）からなるイメージセ
ンサユニットを移動させながら、白色基準板（17）につ
いて複数ラインについて、読取りを行う。ここで、読み
取った白色基準板の読取り信号から、第１図の回路ブロ
ック図に従い、ラインメモリ（８）に、イメージセンサ
（１）の各画素に対する白色基準板読取りデータを格納
する。続いて原稿読取りを行い、イメージセンサ（１）
の各画素に対し、ラインメモリ（８）に格納された白色
基準板読取りデータに従い、補正係数選択回路（15）か
ら補正係数を選択した後出力され、原稿読取り信号とこ
の補正係数をデジタル乗算器（10）において掛け合わ
せ、イメージセンサ（１）の各画素に対する感度ばらつ
きが従来と同程度に低減して補正された信号を得る。
同様に、まず、第２図に示すように、原稿の読取りに先
立って、イメージセンサ（１）、原稿照明用光源（2
0）、集束性ファイバアレイ（21）からなるイメージセ
ンサユニットを移動させながら、白色基準板（17）につ
いて複数ラインについて、読取りを行う。ここで、読み
取った白色基準板の読取り信号から、第１図の回路ブロ
ック図に従い、ラインメモリ（８）に、イメージセンサ
（１）の各画素に対する白色基準板読取りデータを格納
する。続いて原稿読取りを行い、イメージセンサ（１）
の各画素に対し、ラインメモリ（８）に格納された白色
基準板読取りデータに従い、補正係数選択回路（15）か
ら補正係数を選択した後出力され、原稿読取り信号とこ
の補正係数をデジタル乗算器（10）において掛け合わ
せ、イメージセンサ（１）の各画素に対する感度ばらつ
きが従来と同程度に低減して補正された信号を得る。
次に、この発明の主点である、白色基準板読取りデー
タを作成する動作について説明する。まず、原稿照明用
光源（20）を点灯して白色基準板（17）を照明し、イメ
ージセンサ（１）でまず第１ライン目を読み取る。ここ
で読み取られた信号は、増幅器（３）で増幅された後サ
ンプルホールド回路（４）でサンプルホールドされ、A/
D変換器（５）でデジタル信号に変換される。その後、
白色基準板読取り信号はデジタル加算器（11）及び切換
え回路（14）に入力される。切換え回路（14）は、この
時、A/D変換器（５）から入力された白色基準板読取り
信号を出力するように切り換えられる。従って、デジタ
ル加算器（11）には、A/D変換器（５）と切換え回路（1
4）から同じ白色基準板読取り信号が入力されることに
なり、デジタル加算器（11）の出力としては、白色基準
板読取り信号を２倍したものが得られる。この信号をシ
フトレジスタに入力し、１ビット下位へシフトすること
によって1/2倍され、８ビット信号としてラインメモリ
（８）に各画素単位に格納される。すなわち、ラインメ
モリ（８）には、白色基準板読取り信号そのものが格納
されることになる。ここで格納された信号は、１ライン
の白色基準板の読取りで得た信号であるため、前述のよ
うに白色基準板（17）の細かい反射率のむちや凹凸など
のため、理想的な白色基準板読取りデータからは、ばら
ついたものとなっている。そこで、続いて、第２ライン
目以降の白色基準板の読取りを行う。第２ライン目以降
の白色基準板読取りにおいては、切換え回路（14）は、
ラインメモリ（８）から入力された信号を出力するよう
に切り換えられ、デジタル化された白色基準板読取り信
号とラインメモリ（８）の出力がデジタル加算器（11）
に入力され、加算される。さらに、シフトレジスタ（1
2）で１ビッ下位へトシフトすることで値が1/2倍され、
再度ラインメモリ（８）に格納される。該、格納される
アドレスは、従来例と同様に、データを引き出したアド
レスと同じであり、これが、イメージセンサ（１）の各
画素を表す。ここで、ラインメモリ（８）に格納される
値は、1/2倍されることにより８ビット信号として格納
されるため、メモリの容量は８ビットで良く、それ以上
のビット数は必要としない。さらに、このラインメモリ
（８）のデータは、読取り回数が増えても常に８ビット
信号であるため、前記デジタル加算器（11）のビット数
も８ビットで良く、それ以上のビットは必要としない。
タを作成する動作について説明する。まず、原稿照明用
光源（20）を点灯して白色基準板（17）を照明し、イメ
ージセンサ（１）でまず第１ライン目を読み取る。ここ
で読み取られた信号は、増幅器（３）で増幅された後サ
ンプルホールド回路（４）でサンプルホールドされ、A/
D変換器（５）でデジタル信号に変換される。その後、
白色基準板読取り信号はデジタル加算器（11）及び切換
え回路（14）に入力される。切換え回路（14）は、この
時、A/D変換器（５）から入力された白色基準板読取り
信号を出力するように切り換えられる。従って、デジタ
ル加算器（11）には、A/D変換器（５）と切換え回路（1
4）から同じ白色基準板読取り信号が入力されることに
なり、デジタル加算器（11）の出力としては、白色基準
板読取り信号を２倍したものが得られる。この信号をシ
フトレジスタに入力し、１ビット下位へシフトすること
によって1/2倍され、８ビット信号としてラインメモリ
（８）に各画素単位に格納される。すなわち、ラインメ
モリ（８）には、白色基準板読取り信号そのものが格納
されることになる。ここで格納された信号は、１ライン
の白色基準板の読取りで得た信号であるため、前述のよ
うに白色基準板（17）の細かい反射率のむちや凹凸など
のため、理想的な白色基準板読取りデータからは、ばら
ついたものとなっている。そこで、続いて、第２ライン
目以降の白色基準板の読取りを行う。第２ライン目以降
の白色基準板読取りにおいては、切換え回路（14）は、
ラインメモリ（８）から入力された信号を出力するよう
に切り換えられ、デジタル化された白色基準板読取り信
号とラインメモリ（８）の出力がデジタル加算器（11）
に入力され、加算される。さらに、シフトレジスタ（1
2）で１ビッ下位へトシフトすることで値が1/2倍され、
再度ラインメモリ（８）に格納される。該、格納される
アドレスは、従来例と同様に、データを引き出したアド
レスと同じであり、これが、イメージセンサ（１）の各
画素を表す。ここで、ラインメモリ（８）に格納される
値は、1/2倍されることにより８ビット信号として格納
されるため、メモリの容量は８ビットで良く、それ以上
のビット数は必要としない。さらに、このラインメモリ
（８）のデータは、読取り回数が増えても常に８ビット
信号であるため、前記デジタル加算器（11）のビット数
も８ビットで良く、それ以上のビットは必要としない。
いま、第ｎライン目の白色基準板読取りにおいて、ラ
インメモリ（８）に格納されている第X0画素目の信号を
MW（X0）ｎで表す。この信号は、先に述べたように、理
想的な白色基準板読取りデータに比べ、ばらつきが含ま
れているので、このばらつきをΔMW（X0）ｎ、理想的な
白色基準板読取りデータをMW（X0）とすれば、第X0画素
目の白色基準板読取り値は、 MW（X0）ｎ＝MW（X0） ＋ΔMW（X0）ｎ 式（１） である。次に、第ｎ＋１ライン目の読取りにおいて得ら
れる第X0画素目の信号SW（X0）n+1は、同様に、理想的
な読取りデータSW（X0）とばらつきΔSW（X0）n+1より
以下のように表せる。
インメモリ（８）に格納されている第X0画素目の信号を
MW（X0）ｎで表す。この信号は、先に述べたように、理
想的な白色基準板読取りデータに比べ、ばらつきが含ま
れているので、このばらつきをΔMW（X0）ｎ、理想的な
白色基準板読取りデータをMW（X0）とすれば、第X0画素
目の白色基準板読取り値は、 MW（X0）ｎ＝MW（X0） ＋ΔMW（X0）ｎ 式（１） である。次に、第ｎ＋１ライン目の読取りにおいて得ら
れる第X0画素目の信号SW（X0）n+1は、同様に、理想的
な読取りデータSW（X0）とばらつきΔSW（X0）n+1より
以下のように表せる。
SW（X0）n+1＝SW（X0） ＋ΔSW（X0）n+1 式（２） 従って、デジタル加算器（11）で加算された後、シフ
トレジスタ（12）で1/2倍され、第ｎ＋１ライン目に得
られるラインメモリ入力信号は、 MW（X0）n+1＝｛MW（X0）ｎ ＋SW（X0）n+1｝/2 ＝1/2｛MW（X0） ＋SW（X0）｝ ＋1/2｛ΔMW（X0）ｎ ＋ΔSW（X0）n+1｝ 式（３） となる。ここで、MW（X0）は、先に示したように、第１
回目の白色基準板読取りにおいては、読取り値がそのま
まラインメモリ（８）に格納されているため、理想の白
色基準板読取りデータそのものであり、SW（X0）と同じ
ものである。従って、第ｎ＋１ライン目の白色基準板読
取りにおいてラインメモリ（８）に格納される信号値
は、式（３）より となる。上式右辺第１項は、白色基準読取りデータその
ものであり、右辺第２項及び３項は、ラインメモリ
（８）に格納された白色基準板読取りデータのばらつき
の成分にあたる。このばらつきは、１ラインの読取りに
対するばらつきを加重平均したものとなっており、例え
ば３ラインのデータが読み取られた場合、式（４）によ
って１ライン目の読取りデータに含まれるばらつきの成
分は（1/2）２に減少され、２ライン目のばらつきの成
分は（1/2）２に減少され、最後に読み取られた３ライ
ン目のばらつきの成分は（1/2）に減少される。従っ
て、読取りライン数が増えるに従って、先に読取られた
白色基準板読取りデータに含まれるばらつきに対する影
響のほうが、後に読取られた白色基準板読取りデータに
含まれるばらつきに対する影響よりも、影響が小さくな
ることがわかる。
トレジスタ（12）で1/2倍され、第ｎ＋１ライン目に得
られるラインメモリ入力信号は、 MW（X0）n+1＝｛MW（X0）ｎ ＋SW（X0）n+1｝/2 ＝1/2｛MW（X0） ＋SW（X0）｝ ＋1/2｛ΔMW（X0）ｎ ＋ΔSW（X0）n+1｝ 式（３） となる。ここで、MW（X0）は、先に示したように、第１
回目の白色基準板読取りにおいては、読取り値がそのま
まラインメモリ（８）に格納されているため、理想の白
色基準板読取りデータそのものであり、SW（X0）と同じ
ものである。従って、第ｎ＋１ライン目の白色基準板読
取りにおいてラインメモリ（８）に格納される信号値
は、式（３）より となる。上式右辺第１項は、白色基準読取りデータその
ものであり、右辺第２項及び３項は、ラインメモリ
（８）に格納された白色基準板読取りデータのばらつき
の成分にあたる。このばらつきは、１ラインの読取りに
対するばらつきを加重平均したものとなっており、例え
ば３ラインのデータが読み取られた場合、式（４）によ
って１ライン目の読取りデータに含まれるばらつきの成
分は（1/2）２に減少され、２ライン目のばらつきの成
分は（1/2）２に減少され、最後に読み取られた３ライ
ン目のばらつきの成分は（1/2）に減少される。従っ
て、読取りライン数が増えるに従って、先に読取られた
白色基準板読取りデータに含まれるばらつきに対する影
響のほうが、後に読取られた白色基準板読取りデータに
含まれるばらつきに対する影響よりも、影響が小さくな
ることがわかる。
このように、白色基準板の読取り回数に関係なく、ラ
インメモリ（８）に格納されている値は、常に、平均化
された白色基準板読取りデータであるので、白色基準板
を特定の回数を定めて読む必要はなく、従って、読取り
回数を計数するカウンタも不必要となる。
インメモリ（８）に格納されている値は、常に、平均化
された白色基準板読取りデータであるので、白色基準板
を特定の回数を定めて読む必要はなく、従って、読取り
回数を計数するカウンタも不必要となる。
前記のようにしてラインメモリ（８）に格納された白
色基準板読取りデータは、実際の原稿読取り時にイメー
ジセンサ（１）の読取りに同期してラインメモリ（８）
より出力され。この白色基準板読取りデータの値で補正
係数選択回路（15）より補正係数を引き出し、デジタル
乗算器（10）で原稿読取り信号と掛け合せることで、読
取り信号に含まれるセンサ感度のばらつきなどによる信
号のばらつきが補正され、従来と同程度のばらつきの信
号が得られる。
色基準板読取りデータは、実際の原稿読取り時にイメー
ジセンサ（１）の読取りに同期してラインメモリ（８）
より出力され。この白色基準板読取りデータの値で補正
係数選択回路（15）より補正係数を引き出し、デジタル
乗算器（10）で原稿読取り信号と掛け合せることで、読
取り信号に含まれるセンサ感度のばらつきなどによる信
号のばらつきが補正され、従来と同程度のばらつきの信
号が得られる。
以上のように、ラインメモリの容量やデジタル加算器
のビット数が読取り信号と同じビット数の構成で、従来
と同様に、白色基準板（17）の細かい反射率のむらや凹
凸などによる白色基準板読取りデータのばらつきをおさ
えることができ、原稿読取り時に、センサ感度のばらつ
きなどによる信号のばらつきが精度良く補正され、均一
な信号が得られる。
のビット数が読取り信号と同じビット数の構成で、従来
と同様に、白色基準板（17）の細かい反射率のむらや凹
凸などによる白色基準板読取りデータのばらつきをおさ
えることができ、原稿読取り時に、センサ感度のばらつ
きなどによる信号のばらつきが精度良く補正され、均一
な信号が得られる。
また、前記の実施例では、ラインメモリ（８）に白色
基準板読取りデータを格納して、原稿読取り時にこの値
により補正係数選択回路（15）から補正係数を選択する
ようにしたが、補正係数選択回路（15）をデジタル加算
器（11）と切換え回路（14）の前に置くことにより、ラ
インメモリ（８）に補正係数を格納するように構成して
も全く同様な効果が得られる。
基準板読取りデータを格納して、原稿読取り時にこの値
により補正係数選択回路（15）から補正係数を選択する
ようにしたが、補正係数選択回路（15）をデジタル加算
器（11）と切換え回路（14）の前に置くことにより、ラ
インメモリ（８）に補正係数を格納するように構成して
も全く同様な効果が得られる。
また、シフトレジスタ（12）で１ビットシフトするこ
とで値を1/2倍にする構成としたが、シフトレジスタと
して特別な回路を用いず、ラインメモリに１ビットずら
せた値が格納されるように配線するだけで良い。
とで値を1/2倍にする構成としたが、シフトレジスタと
して特別な回路を用いず、ラインメモリに１ビットずら
せた値が格納されるように配線するだけで良い。
また、補正係数選択回路（15）とデジタル乗算器（1
0）を一体化させ、ROMを用いた選択回路にしても全く同
様な効果が得られる。
0）を一体化させ、ROMを用いた選択回路にしても全く同
様な効果が得られる。
［発明の効果］ 以上のように、この発明によれば、原稿の読取りに先
だち、白色基準板を複数ライン読取り、この結果から補
正係数を得る際に、複数ライン読取った白色基準板読取
り信号を単純平均（相加平均）するのではなく、複数ラ
イン読取って得られた読取り信号の加重平均値をメモリ
に格納して白色基準板読取りデータの補正係数として使
用するようにしたので、メモリや、平均を行う回路のビ
ット数が読取り信号と同じで良く、装置が安価に実現で
きる効果がある。
だち、白色基準板を複数ライン読取り、この結果から補
正係数を得る際に、複数ライン読取った白色基準板読取
り信号を単純平均（相加平均）するのではなく、複数ラ
イン読取って得られた読取り信号の加重平均値をメモリ
に格納して白色基準板読取りデータの補正係数として使
用するようにしたので、メモリや、平均を行う回路のビ
ット数が読取り信号と同じで良く、装置が安価に実現で
きる効果がある。
第１図はこの発明の実施例を示すブロック図、第２図は
従来の及びこの発明の装置例の要部を示す斜視図、第３
図は従来のこの種の装置の実施例を示すブロック図であ
る。 図において、（１）はイメージセンサ、（２）は制御信
号発生回路、（３）は増幅器、（４）はサンプルホール
ド回路、（５）はA/D変換器、（６）はゲート回路、
（７）は補正係数テーブル、（８）はラインメモリ、
（９）はアドレス発生回路、（10）はデジタル乗算器、
（11）はデジタル加算器、（12）はシフトレジスタ、
（13）はラインメモリ、（14）は切換え回路、（15）は
補正係数選択回路、（16）は原稿搭載用ガラス板、（1
7）は白色基準板、（18）は読取り原稿、（19）は読取
りライン、（20）は原稿照明用光源、（21）は集束性フ
ァイバレンズアレイである。 なお、各図中同一符号は同一または相当部分を示す。
従来の及びこの発明の装置例の要部を示す斜視図、第３
図は従来のこの種の装置の実施例を示すブロック図であ
る。 図において、（１）はイメージセンサ、（２）は制御信
号発生回路、（３）は増幅器、（４）はサンプルホール
ド回路、（５）はA/D変換器、（６）はゲート回路、
（７）は補正係数テーブル、（８）はラインメモリ、
（９）はアドレス発生回路、（10）はデジタル乗算器、
（11）はデジタル加算器、（12）はシフトレジスタ、
（13）はラインメモリ、（14）は切換え回路、（15）は
補正係数選択回路、（16）は原稿搭載用ガラス板、（1
7）は白色基準板、（18）は読取り原稿、（19）は読取
りライン、（20）は原稿照明用光源、（21）は集束性フ
ァイバレンズアレイである。 なお、各図中同一符号は同一または相当部分を示す。
Claims (1)
- 【請求項１】原稿読取り前にイメージセンサユニットで
光学的に白色基準板を複数ライン読み取る手段と、前記
イメージセンサユニットで読み取られたアナログ画像信
号をデジタル画像信号（以下、単に補正前画像信号と呼
ぶ）に変換するA/D変換手段と、該A/D変換手段によって
得られた前記補正前画像信号の内、白色基準板読取りデ
ータだけを加重平均する加重平均化回路と、該加重平均
化回路によって得られた前記白色基準板読取りデータの
加重平均データから補正係数を選択する補正係数選択回
路と、該補正係数選択回路から出力された補正係数と前
記補正前画像信号を乗算する手段と、前記加重平均化回
路に対して白色基準板の読取りに同期した同期信号を出
力する制御信号発生回路と、から構成される原稿読取装
置において、前記加重平均回路が、 前記加重平均データを記憶して、前記補正係数選択回路
へ出力するデータ記憶回路と、 該データ記憶回路からの前記加重平均データ又は前記補
正前画像信号を、前記制御信号発生回路から出力される
白色基準板の読取りに同期した同期信号によって、前記
白色基準板の１ライン目の読取りでは前記補正前画像信
号を出力するように切換えて、また前記白色基準板の２
ライン目以降の読取りでは前記加重平均データを出力す
るように切換えて、デジタル加算回路へ出力する切換え
回路と、 該切換え回路の出力信号と前記補正前画像信号を加算し
てシフトレジスタへ出力する前記デジタル加算回路と、 前記デジタル加算回路の加算出力を１ビット下位にシフ
トさせることによって、前記加算値を1/2倍して前記デ
ータ記憶回路へ出力する前記シフトレジスタと、 から構成されることを特徴とする原稿読取装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2079637A JP2505906B2 (ja) | 1990-03-27 | 1990-03-27 | 原稿読取装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2079637A JP2505906B2 (ja) | 1990-03-27 | 1990-03-27 | 原稿読取装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03277067A JPH03277067A (ja) | 1991-12-09 |
| JP2505906B2 true JP2505906B2 (ja) | 1996-06-12 |
Family
ID=13695611
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2079637A Expired - Fee Related JP2505906B2 (ja) | 1990-03-27 | 1990-03-27 | 原稿読取装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2505906B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63237670A (ja) * | 1987-03-25 | 1988-10-04 | Nec Corp | 画像読取装置 |
| JPH0199369A (ja) * | 1987-10-13 | 1989-04-18 | Canon Inc | 画像読取装置のシェーディング補正装置 |
-
1990
- 1990-03-27 JP JP2079637A patent/JP2505906B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03277067A (ja) | 1991-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4660082A (en) | Output correction in image reproduction | |
| KR100753232B1 (ko) | 이미지센서를 위한 전위신호를 처리하는 방법 및 장치 | |
| JPH04219063A (ja) | 画像読取装置 | |
| US20050012868A1 (en) | Analog-to-digital converting apparatus for processing a plurality of analog input signals at high rate and display device using the same | |
| GB2192114A (en) | Method of processing image signal | |
| US5940125A (en) | Correcting offset level using a proportional distribution of a difference in dark current levels in a line image sensor | |
| JP2505906B2 (ja) | 原稿読取装置 | |
| JP2000041179A (ja) | 画像入力装置のシェーディング補正方法および画像入力 装置 | |
| US5930401A (en) | Shade gradation correction method and apparatus | |
| JPH10233900A (ja) | 画像読取装置 | |
| JPS6096065A (ja) | シエ−デイング歪み補正装置 | |
| JP2006054927A (ja) | シェーディング補正方法 | |
| JPS6326079A (ja) | 原稿読取り装置 | |
| US6018599A (en) | Color image reading apparatus | |
| JPS58212257A (ja) | 固体走査素子の感度ばらつき補正方式 | |
| JPH06296234A (ja) | 画像読取装置 | |
| JP2512221B2 (ja) | シェ―ディング歪補正装置 | |
| JP2994430B2 (ja) | 画像読取装置 | |
| JPH06224762A (ja) | 画像入力装置 | |
| JPS6364480A (ja) | カラ−原稿読取装置 | |
| JPH06245025A (ja) | イメージセンサ、マルチチップ型イメージセンサ及び信号処理回路 | |
| JPS63124681A (ja) | カラ−原稿読取装置 | |
| JPH06189160A (ja) | デジタルガンマ補正装置 | |
| JPH02141065A (ja) | 原稿読み取り装置 | |
| JPH06303426A (ja) | 撮像情報補正方法および撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |