JPS6096065A - シエ−デイング歪み補正装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ファクシミリ装置の原稿読取部等に用いられ
るシェーディング歪み補正装置に関する。

従来例の構成とその問題点 ファクシミリ装置の原稿読取部等に用いられるスキャナ
によって原稿を走査してイ！Ｉられるアナログ画信号は
、一般に、原稿照明光源の光量ムラ、光学系の光量ムラ
、イメージセンサの感度バラツキ等による歪み（以下、
これ等のφみをシェーディング歪みと総称する）を受け
ている。そこで、ファクシミリ装置の原稿読取部等にお
いては、スキャナの後段にシェーディング歪み補正装置
を置き、画信号のシェーディング歪みを補正するように
している。

従来のこのようなシェーディング歪み補正装置は、アナ
ログ画信号をディジタル画信号に変換するＡ／Ｄ変換器
、ディジタル画悟月に補正演算を施す演算器等のデバイ
スを直列的に接続し同期動作させるように構成された単
一の処理系となっている。従って、より高速の装置を実
現するには、各デバイスとしてより高速のものを用い処
理系を高速化しなければならないが、高速デバイスは低
速のものに比べ相当に高価であるため、装置全体が高価
になりやすいという問題があった。まだ、処理系中の最
も速度の遅いデバイスによって装置全体の動作速度の上
限が決まってしまうが、そのようなデバイスは一般に高
速のものを得にくく、得られたとしても一般に著しく高
価であるため、そのようなデバイスがネックとなって装
置の飛躍的な高速化が困難であった。

発明の目的 本発明は上記従来の問題点を解消するもので、比較的低
速の安価なデバイスを用いて実現可能な高速のシェーデ
ィング歪み補正装置を提供することを目的とする。

発明の構成 本発明は、外部から入力されるアナログ画信号をディジ
タル画信号に変換し出力するム／Ｄ変換手段、上記Ａ／
Ｄ変換手段よ多出力されるディジタル画信号に補正演算
を施す演算手段等を含む処理系を２系統以上と、選択手
段を設け、上記各処理系を相互に異なったタイミングで
並列的に動作させ、上記各処理系から出力きれるシェー
ディング歪み補正後のディジタル画信号を上記選択手段
により選択的に外部へ出力さぜることにょシ、上述の目
的を達成せんとするものである。

実施例の説明 以下、図面を参照し本発明の実施例に？き説明する。

第１図は本発明の一実施例に」：るシェーディング歪み
補正装置の概略ブロック図であシ、スキャナの概略構成
も同時に示している。この図において、１はスキャナで
あシ、２はシェーディング歪み補正装置である。

まずスキャナ１について説明すれば、３は原稿４または
白基準板６を照明するだめのランプであシ、このランプ
３によって照明された原稿４または白基準板５の画像は
、レンズ６を介してＣＯＤイメージセンサ７の受光面に
結像され、ＣＯＤイメージセンサ７によシアナログ画信
号に光電変換される。原稿４または白基準板６に対する
読取走査の主走査はＣＯＤイメージセンサ７にょシ行ゎ
れ、副走査は原稿移動によシ行われる（白基準板６に対
する副走査は行われない）。ＣＣＤイ、メージセンサ７
から出力きれるアナログ画信号は、増幅器８によって増
幅されたのち、シェーディング歪み補正装置２に入力さ
れる。

次にシェーディング歪み補正装置２の構成を説明する。

このシェーディング歪み補正装置２は処理系を２系統備
えており、第１の処理系はＡ　／　Ｄ変換器１１Ａ、乗
算器１２Ａ、ＲＯＭ１３ムおよびＲＡＭ１４Ａから成シ
、第２の処理系はＡ／Ｄ変換器１１Ｂ、乗算器１２Ｂ、
ＲＯＭ１３ＢおよびＲＡＭ１４Ｂから成る。シェーディ
ング歪み補正装置２はざらに、インバータ１６とマルチ
プレクサ１６を有する。

スキャナ１の増幅器８から出力されるアナログ画信号Ａ
はＡ／Ｄ変換器１１人、１１Ｂに入力され、同Ａ／Ｄ変
換器１１Ａ、１１Ｂから出力されるグイジタル画信号Ｂ
ａ、Ｂｂは乗算器１２人。

１２ＢＩｌ！：ＲＯＭ１３ム、１３Ｂにそれぞれ入力さ
れる。Ａ／Ｄ変換器１１Ａにはアナログ画信号Ａの周期
の倍の周期のクロックＣａが入力され、このクロックＣ
ａをインバータ１５で反転したクロックｃｂが他方のム
／Ｄ変換器１１Ｂに入力される。ム／Ｄ変換器１１Ａ、
１１ＢはそれぞれクロックＣａ　、　Ｃｂ　の立ち上が
シェッジでアナログ画信号Ａをサンプリングし、その量
子化信号であるディジタル画信号Ｂａ、Ｂｂをクロック
ｃａ　、　ｃｂの立ち上がりエツジで出力する。

ＲＯＭ１３ム、１３Ｂは後述のトレーニングモード期間
に動作するもので、入力されるディジタル画信号ｇａ、
Ｂｂで指定されるアドレスよシ、次の式で決まる補正係
数Ｍを出力する。

Ｗｉｎ　ＸＭ／２”＝Ｋ　・川・・・・・・・・・・・
（１）ここで、Ｗｉｎ　はディジタル画信号Ｂａまたは
Ｂｂの値（アナログ画信号のレベル）、ｎ　ｌ’ｔ　ｉ
　子化ピット数、Ｋは定数である。この定数にはシェー
ディング歪み補正範囲の下限値に相当する。

ＲＡＭ１４ム、１４Ｂはトレーニングモード期間は書き
込みモードで動作し、ＲＯＭ１３Ａ　。

１３Ｂから出力される補正係数データをアドレス信号Ｄ
ａ　、Ｄｂで指定きれるアドレスに記憶する。

後述のスキャンモードの期間においては、ＲＡＭ１４Ａ
、１４Ｂは読み出しモードで動作し、アドレス信号Ｄａ
、Ｄｂで指定されるアドレスから補正係数を出力する。

乗算器１２Ａは、クロックＣａの立ち下がりエツジでデ
ィジタル画信号ＢａおよびＲＡＭ１４Ａから出力される
補正係数をランチし、両者の乗算を実行し、その結果つ
まシェ−ディング歪み補正後のディジタル画信号Ｅａを
クロックＣａの立ち下がりエツジで出力する。他方の乗
算器１２Ｂも同様に、クロックＣｂの立ち下がりエツジ
でディジタル画信号Ｂｂと補正係数をランチし、シェー
ディング歪み補正後のディジタル画信号Ｅｂをクロック
Ｃｂの立ち下がシエッジで出力する。

マルチプレクサ１６はクロックＣａのオフ期間にディジ
タル画信号Ｅａを、オン期間にディジタル画信号Ｅｂを
それぞれ選択し、ディジタル画信号Ｆとして外部へ出力
する。

次に、本シェーディング歪み補正装置２の全体的動作を
説明する。原稿４の読取走査に先立って、白基準板６の
読取走査がスキャナ１で行われ、白基準板５の反射率に
比例したレベルのアナログ自信号人がシェーディング歪
み補正装置２に入力される。この時は、シェーディング
歪み補正装置２はトレーニングモードで動作し、ＲＱＭ
ｌ　３Ａ　。

１３Ｂから出力される補正係数がＲＡＭ１４Ａ。

１４Ｂに記憶される。上述のように、第１と第２の処理
系のＡ／Ｄ変換器１１Ａ、１１Ｂは互いに半周期ずれた
クロックＣａ　、Ｃｂと同期して動作しており、またク
ロックＣａ、Ｃｂはアナログ画信号Ａの倍の周期である
から、偶数附号の画素に対する補正係数は第１の処理系
のＲＡＭ１４Ａに、奇数番号の画素に対する補正係数は
第２の処理系のＲＡＭ１４Ｂにそれぞれ記憶される（奇
偶を逆にしてもよい）。なお、アドレス信号Ｄａ、Ｄｂ
はクロックＣａ、Ｃｂと同期して更新される。

このようにして、１ライン分の補正係数がＲＡＭ１４人
、１４Ｂに得られるが、この詩のアナログ画信号Ａは、
その時点におけるスキャナ１の状態で決まるシェーディ
ング歪みを受けておシ、従ってＲＡＭ１４Ａ　、１４Ｂ
内の補正係数はそのシェーディング歪みを反映している
。

１ライン分の補正係数が蓄積されると、トレーニングモ
ードを終了し、通常の原稿読取を行うスキャンモードに
切シ替わる。スキャナ１の読取位置に原稿４が搬送され
、原稿面の反射率に比例しだレベルのアナログ自信号人
がシェーディング歪み補正装置２に入力される。

このモードにおいてはＲＡＭ１４Ａ　、１４Ｂは読み出
しモードで動作する。第１の処理系においては、偶数番
号画素に対するディジタル画信号ＢａとＲＡＭ１４Ａか
ら出力される対応の補正係数との乗算が乗算器１２Ａで
実行される。第２の処理系においては、奇数番号画素に
対するディジタル画信号ＢｂとＲＡＭ１４Ｂから出力さ
れる対応の補正係数との乗算が乗算器１２Ｂで実行され
る。

マルチプレクサ１６はクロックＣａの半周期毎にディジ
タル画信号Ｅａ、Σｂを交互に選択し、アナログ自信号
人と同周期の補正後のディジタル画信号Ｆを出力する。

第２図はこのモードにおける信号Ａ−Ｆのタイミング図
である。この図において、信号Ａ、Ｂａ。

Ｂｂ、Ｅａ、Ｅｂ、Ｆに付した○内の数字は画素番号で
ある。

以上説明したように、各処理系はクロックＣａ。

ｃｂと同期して動作するが、そのクロック周期は画信号
周期の倍である。従って、各処理系のＡ／Ｄ変換器１１
Ａ、１１Ｂや乗算器１２Ａ　、　１２Ｂ等として従来装
置と同等の速度のデバイスを用いても、装置の動作速度
を従来の倍に上げることができる。もし、同様の処理系
を３系統以上設ければ、従来と同等の速度のデバイスを
用いて動作速度が従来の３倍以上のシェーディング歪み
補正装置を実現できる。

なお、一般にスキャナ２のシェーディング歪み特性は、
ランプ３の点灯直後における光量変動の大きい期間は、
時間とともに相当大幅に変動する傾向があるため、ラン
プ３の光量が安定した定常状態におけるシェーディング
歪み特性に合わせてめた補正係数データを用いたのでは
、ランプ３０点灯直後において正常な補正動作を期待で
きない。しかし本実施例においては、ＲＡＭ１４Ａ　。

１４Ｂ内の補正係数は、上述のように原稿読取の開始直
前におけるスキャナ２のシェーディング歪み特性を忠実
に反映しているから、ランプ点灯直後から正常なシェー
ディング歪み補正が為される。

以上本発明の一実施例について詳細に説明したが、本発
明は同実施例の構成にのみ限定されるものではなく、適
宜変更して実施できるものである。

たとえば、処理系の系統数は３以上にしてもよいし、各
処理系の構成を変更してもよい。

発明の効果 一ヒ述のように本発明は、Ａ　／　Ｄ変換手段や演算手
段等を含む処理系を２系統以上と、選択手段を設け、上
記各処理系を相互に異なったタイミングで並列的に動作
させ、上記各処理系から出力されるシェーディング歪み
補正後のディジタル画信号を」二重選択手段により選択
的に外部へ出力させる構成であるから、高速のシェーデ
ィング歪み補正装置を比較的低速のデバイスを用いて安
価に実現できる等の効果を得られる。、

【図面の簡単な説明】 第１図は本発明の一実施例によるシェーディング歪み補
正装置をスキャナとともに示す概略ブロック図、第２図
は同実施例装置の各信号のタイミング図である。 １・・・・・・スキャナ、２・・・・・・シェーディン
グ歪み補正装置、１１Ａ、１１Ｂ・・・・・・Ａ　／　
Ｄ変換器、１２Ａ。 １２Ｂ・・・・・・乗算器、１３Ａ、１３Ｂ・・・・・
ＲＯＭ。 １４Ａ　、　１４Ｂ・・・・・・ＲＡＭ、１６・・・・
・・インバータ、１６・・・・・・マルチプレクサ。

Claims (1)

【特許請求の範囲】
1. 外部から入力されるアナログ画信号をディジタル画信号
   に変換し出力するＡ／Ｄ変換手段と、補正係数データを
   記憶する記憶手段と、上記Ａ／Ｄ変換手段より出力され
   るディジタル画信号と上記記憶手段より読み出される補
   正係数データとの特定の演算を行いシェーディング歪み
   補正を施したディジタル画信号を出力するディジタル演
   算手段とから成る処理系を２系統以上有するとともに、
   選択手段を有し、上記各処理系を相互に異なったタイミ
   ングで並列的に動作させ、上記各処理系から出力される
   ディジタル画信号を上記選択手段により選択的に外部へ
   出力するようにして成る７エーデイング歪み補正装置。