JPH0637607A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0637607A JPH0637607A JP4188348A JP18834892A JPH0637607A JP H0637607 A JPH0637607 A JP H0637607A JP 4188348 A JP4188348 A JP 4188348A JP 18834892 A JP18834892 A JP 18834892A JP H0637607 A JPH0637607 A JP H0637607A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- monitor
- circuit
- output
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Pulse Circuits (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】
【目的】 ゲートアレイにおいて、クロックスキュウを
縮少させる。 【構成】 外部制御信号７の入力により出力駆動能力が
可変となる複数個のクロックドライバ１と、それぞれの
クロック信号線に接続され、データ入力とするモニタフ
リップフロップ３と、それぞれのモニタフリップフロッ
プ３から出力される信号を処理し、モニタ出力するモニ
タ回路５と、前記クロックドライバ回路１に対し制御信
号を発生するクロック制御回路４とを有する。
縮少させる。 【構成】 外部制御信号７の入力により出力駆動能力が
可変となる複数個のクロックドライバ１と、それぞれの
クロック信号線に接続され、データ入力とするモニタフ
リップフロップ３と、それぞれのモニタフリップフロッ
プ３から出力される信号を処理し、モニタ出力するモニ
タ回路５と、前記クロックドライバ回路１に対し制御信
号を発生するクロック制御回路４とを有する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に関し、特
に、半導体装置内のクロック系スキュウ（ＳＫＥＷ）の
縮少化手法に関する。
に、半導体装置内のクロック系スキュウ（ＳＫＥＷ）の
縮少化手法に関する。
【０００２】
【従来の技術】従来のクロックＳＫＥＷの縮少化対策と
しては、ゲートアレイ等において、例をあげれば、チッ
プ内でクロックラインを強制的に配線し、クロックドラ
イバから、それぞれのフリップフロップ間の信号配線を
クロックドライバ系毎に等長に配線したり、あるいはあ
らかじめフリップフロップを固定配置して、さらにＳＫ
ＥＷを小さくするために努力してきた。
しては、ゲートアレイ等において、例をあげれば、チッ
プ内でクロックラインを強制的に配線し、クロックドラ
イバから、それぞれのフリップフロップ間の信号配線を
クロックドライバ系毎に等長に配線したり、あるいはあ
らかじめフリップフロップを固定配置して、さらにＳＫ
ＥＷを小さくするために努力してきた。
【０００３】また、クロックのＳＫＥＷを抑える為にク
ロックドライバの駆動能力を向上させ、クロックドライ
バ及び配線の遅延時間の絶対値を小さくして、ＳＫＥＷ
を小さくしてきた。
ロックドライバの駆動能力を向上させ、クロックドライ
バ及び配線の遅延時間の絶対値を小さくして、ＳＫＥＷ
を小さくしてきた。
【０００４】
【発明が解決しようとする課題】しかしながら、叙上の
従来におけるそれぞれのクロック配線を等長で配線する
手法は、それぞれのクロック配線に対する隣接配線、異
層交差配線の影響をキャンセルすることはできず、それ
ぞれのクロック配線にＳＫＥＷを生じてしまう。
従来におけるそれぞれのクロック配線を等長で配線する
手法は、それぞれのクロック配線に対する隣接配線、異
層交差配線の影響をキャンセルすることはできず、それ
ぞれのクロック配線にＳＫＥＷを生じてしまう。
【０００５】また、あらかじめフリップフロップを強制
配置にする為には、レイアウト的に歪みが生じ、ＲＡ
Ｍ、ＲＯＭ等の大規模ハードマクロが入った場合のレイ
アウトが困難になる。
配置にする為には、レイアウト的に歪みが生じ、ＲＡ
Ｍ、ＲＯＭ等の大規模ハードマクロが入った場合のレイ
アウトが困難になる。
【０００６】本発明は従来の上記実情に鑑みてなされた
ものであり、従って本発明に目的は、従来の技術に内在
する上記課題を解決することを可能とした新規な半導体
装置を提供することにある。
ものであり、従って本発明に目的は、従来の技術に内在
する上記課題を解決することを可能とした新規な半導体
装置を提供することにある。
【０００７】
【課題を解決するための手段】上記目的を達成する為
に、本発明に係る半導体装置は、同期させなければなら
ないそれぞれのクロック配線系毎にクロック信号をデー
タ入力としサンプリングクロックをクロック入力とする
モニタフリップフロップと、これらのモニタフリップフ
ロップの出力信号を入力としてモニタ出力信号を発生す
るモニタ回路と、このモニタ回路の出力及び外部制御信
号を入力としクロックドライバ回路に対して駆動能力を
可変させる制御信号を出力するクロック制御回路とを備
えて構成される。
に、本発明に係る半導体装置は、同期させなければなら
ないそれぞれのクロック配線系毎にクロック信号をデー
タ入力としサンプリングクロックをクロック入力とする
モニタフリップフロップと、これらのモニタフリップフ
ロップの出力信号を入力としてモニタ出力信号を発生す
るモニタ回路と、このモニタ回路の出力及び外部制御信
号を入力としクロックドライバ回路に対して駆動能力を
可変させる制御信号を出力するクロック制御回路とを備
えて構成される。
【実施例】次に本発明をその好ましい各実施例について
図面を参照しながら具体的に説明する。
図面を参照しながら具体的に説明する。
【０００８】図１は本発明による第１の実施例を示すブ
ロック構成図である。
ロック構成図である。
【０００９】図１を参照するに、本発明の一実施例は、
クロック信号ＣＬＯＣＫを入力とする複数個のクロック
ドライバ回路１と、これらのドライバ回路１の出力に接
続されたクロックライン６に結合された複数個のフリッ
プフロップ２と、複数本のクロックライン６毎に接続さ
れクロック信号をデータ入力とし外部サンプリングクロ
ック９によりデータを格納するモニタフリップフロップ
３と、これらそれぞれのモニタフリップフロップ３から
出力されたデータを処理し外部に信号出力するモニタ回
路５と、このモニタ回路５の出力及び外部制御信号７を
入力としそれぞれのクロックライン６を駆動する出力駆
動能力可変型クロックドライバ回路１に対しクロック制
御信号を出力するクロック制御回路４とから構成されて
いる。
クロック信号ＣＬＯＣＫを入力とする複数個のクロック
ドライバ回路１と、これらのドライバ回路１の出力に接
続されたクロックライン６に結合された複数個のフリッ
プフロップ２と、複数本のクロックライン６毎に接続さ
れクロック信号をデータ入力とし外部サンプリングクロ
ック９によりデータを格納するモニタフリップフロップ
３と、これらそれぞれのモニタフリップフロップ３から
出力されたデータを処理し外部に信号出力するモニタ回
路５と、このモニタ回路５の出力及び外部制御信号７を
入力としそれぞれのクロックライン６を駆動する出力駆
動能力可変型クロックドライバ回路１に対しクロック制
御信号を出力するクロック制御回路４とから構成されて
いる。
【００１０】サンプリングクロック９によってモニタフ
リップフロップ（以下モニタＦ／Ｆと略記する）３にク
ロックＣＬＯＣＫの出力波形を入力し、モニタＦ／Ｆ３
はモニタ出力するとともに、モニタ回路５はクロック制
御回路４にモニタ出力する。クロック制御回路４は、モ
ニタ回路５の出力と外部制御信号７により、クロック配
線のスキュウ（ＳＫＥＷ）が最小になるように、クロッ
ク制御信号を出力し、クロックドライバ回路１毎に駆動
能力を可変させる。
リップフロップ（以下モニタＦ／Ｆと略記する）３にク
ロックＣＬＯＣＫの出力波形を入力し、モニタＦ／Ｆ３
はモニタ出力するとともに、モニタ回路５はクロック制
御回路４にモニタ出力する。クロック制御回路４は、モ
ニタ回路５の出力と外部制御信号７により、クロック配
線のスキュウ（ＳＫＥＷ）が最小になるように、クロッ
ク制御信号を出力し、クロックドライバ回路１毎に駆動
能力を可変させる。
【００１１】図２は本発明による第２の実施例を示すブ
ロック構成図であり、２本のクロック系信号をもった例
である。
ロック構成図であり、２本のクロック系信号をもった例
である。
【００１２】図２を参照するに、クロック信号過渡状態
をサンプリングクロック９でモニタＦ／Ｆ３内に格納
し、モニタ出力端子８にモニタ回路５によりＥＸ−ＯＲ
論理をとって出力する。モニタ出力端子８には、クロッ
ク出力が同じ遅延で出力している時と位相が異なる場合
に異なる値が出力される。外部クロック制御信号７の値
を変化させることにより、クロックドライバ回路１の出
力トランジスタの駆動能力が可変となるので、モニタリ
ングしながら、クロックドライバ回路１の駆動能力を調
整し、ＳＫＥＷを縮少させることが可能となる。
をサンプリングクロック９でモニタＦ／Ｆ３内に格納
し、モニタ出力端子８にモニタ回路５によりＥＸ−ＯＲ
論理をとって出力する。モニタ出力端子８には、クロッ
ク出力が同じ遅延で出力している時と位相が異なる場合
に異なる値が出力される。外部クロック制御信号７の値
を変化させることにより、クロックドライバ回路１の出
力トランジスタの駆動能力が可変となるので、モニタリ
ングしながら、クロックドライバ回路１の駆動能力を調
整し、ＳＫＥＷを縮少させることが可能となる。
【００１３】また、この制御信号をマイクロコード化
し、動作スタート時に、制御信号を出力する半導体装置
内レジスタにとり込むことにより、外部端子を減少させ
ることが可能となる。
し、動作スタート時に、制御信号を出力する半導体装置
内レジスタにとり込むことにより、外部端子を減少させ
ることが可能となる。
【００１４】
【発明の効果】以上説明したように、本発明によれば、
クロックライン毎にクロックドライバ回路の出力駆動能
力を可変させることを可能とさせられるために、レイア
ウト後の隣接、交差のクロックライン毎の影響の差を縮
少することができるという効果が得られる。
クロックライン毎にクロックドライバ回路の出力駆動能
力を可変させることを可能とさせられるために、レイア
ウト後の隣接、交差のクロックライン毎の影響の差を縮
少することができるという効果が得られる。
【図１】本発明による第１の実施例を示すブロック構成
図である。
図である。
【図２】本発明による第２の実施例を示すブロック構成
図である。
図である。
１…クロックドライバ回路 ２…フリップフロップ（Ｆ／Ｆ） ３…モニタフリップフロップ（モニタＦ／Ｆ） ４…クロック制御回路 ５…モニタ回路 ６…クロックライン ７…制御信号（外部） ８…モニタ出力信号 ９…サンプリングクロック
Claims (1)
- 【請求項１】 複数本のクロック信号線毎に接続されク
ロック信号をデータ入力とし外部サンプリングクロック
によりデータを格納するモニタフリップフロップと、該
それぞれのモニタフリップフロップから出力されたデー
タを処理し外部に信号出力するモニタ回路と、外部制御
信号を入力としそれぞれのクロック信号線を駆動する出
力駆動能力可変型クロックドライバ回路に対しクロック
制御信号を出力するクロック制御回路とを有することを
特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4188348A JPH0637607A (ja) | 1992-07-15 | 1992-07-15 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4188348A JPH0637607A (ja) | 1992-07-15 | 1992-07-15 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0637607A true JPH0637607A (ja) | 1994-02-10 |
Family
ID=16222054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4188348A Pending JPH0637607A (ja) | 1992-07-15 | 1992-07-15 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0637607A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6400182B2 (en) | 2000-07-26 | 2002-06-04 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit device and method of laying out clock driver used in the semiconductor integrated circuit device |
-
1992
- 1992-07-15 JP JP4188348A patent/JPH0637607A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6400182B2 (en) | 2000-07-26 | 2002-06-04 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor integrated circuit device and method of laying out clock driver used in the semiconductor integrated circuit device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900008023B1 (ko) | 대규모 반도체 논리장치 | |
| US5013942A (en) | Clock supply circuit having adjustment capacitance | |
| JPH0637607A (ja) | 半導体装置 | |
| JPH05233092A (ja) | クロック信号分配方法および分配回路 | |
| JPH05206792A (ja) | フリップフロップ回路 | |
| JPH05268016A (ja) | 半導体集積回路 | |
| JPH06112205A (ja) | 半導体集積回路装置 | |
| KR0164823B1 (ko) | 고속동작용 반도체 메모리장치 및 전송라인 형성방법 | |
| JPS61264597A (ja) | シフトレジスタ制御方式 | |
| JPH05274258A (ja) | データ処理装置間の信号伝達方法 | |
| JPH07221182A (ja) | 半導体装置 | |
| JPH05314785A (ja) | シフトレジスタ | |
| JP2000114468A (ja) | 半導体集積回路 | |
| JP2000082745A (ja) | 半導体装置 | |
| JP2002164431A (ja) | フィールドプログラマブルゲートアレイ装置 | |
| JP2811744B2 (ja) | 半導体集積回路 | |
| JPH0583090A (ja) | フリツプフロツプ回路 | |
| JPH02139957A (ja) | 半導体集積回路 | |
| JPH04274358A (ja) | 半導体ｌｓｉのクロックドライブ回路 | |
| JPS6370620A (ja) | フリツプフロツプ | |
| JPH03198283A (ja) | 半導体メモリ | |
| JPH0195534A (ja) | 半導体装置 | |
| JPH06139790A (ja) | 論理回路 | |
| JPH0993108A (ja) | 入出力（ｉ／ｏ）バッファ回路 | |
| JPS6128132B2 (ja) |