JP2002164431A - フィールドプログラマブルゲートアレイ装置 - Google Patents

Abstract

(57)【要約】 【課題】 動作速度を犠牲にすることなく、デバイス上
の不要な配線領域を削減してチップ面積の削減を可能と
し、それによりコストを抑制できるフィールドプログラ
マブルゲートアレイ装置を提供することを目的とする。 【解決手段】 専用配線２が入力クロック信号を供給す
る論理セル３を必要最小限に抑制することにより、動作
速度を犠牲にすることなく、デバイス上の不要な配線領
域を削減してチップ面積の削減が可能となり、それによ
りコストを抑制できるフィールドプログラマブルゲート
アレイ装置を提供することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は専用配線を持つフィ
ールドプログラマブルゲートアレイ（ＦＰＧＡ）装置に
関するものである。

【０００２】

【従来の技術】近年、ＬＳＩの大規模化、高速化に伴い
フィールドプログラマブルゲートアレイ装置のプログラ
ム可能な回路規模も増大し、回路動作スピードも高速化
してきている。それに伴い、これらの要求を満たし、か
つ低価格で低消費電力のフィールドプログラマブルゲー
トアレイ装置が要望されている。

【０００３】以下、従来のフィールドプログラマブルゲ
ートアレイ装置について説明する。図４は従来のフィー
ルドプログラマブルゲートアレイ装置に用いられる専用
配線の構成を示すデバイス構造図である。１ａ，１ｂは
専用配線に信号を入力する入力バッファ、２ａ，２ｂは
デバイス上の全論理セルに信号入力可能な専用配線、３
ａ，３ｂ，３ｃ，３ｄ，３ｅ，３ｆ，３ｇ，３ｈ，３
ｉ，３ｊ，３ｋ，３ｌは論理セル、４ａ，４ｂ，４ｃは
論理セル群、５はフィールドプログラマブルゲートアレ
イ装置である。従来のフィールドプログラマブルゲート
アレイ装置では、入力信号は入力バッファ１ａまたは１
ｂを経由して入力され、デバイス上の全ての論理セルは
専用配線２ａまたは２ｂに入力端子を接続することによ
り、フィールドプログラマブルゲートアレイ装置に入力
信号を入力することが可能となる。

【０００４】以上のように構成されたフィールドプログ
ラマブルゲートアレイ装置について、その動作を説明す
る。専用配線を使用してフィールドプログラマブルゲー
トアレイ装置のプログラミングを行う場合、回路の規模
やクロックを供給する論理セルの数に関係なく、入力バ
ッファ１ａまたは１ｂから入力されたクロック信号は専
用配線２ａまたは２ｂを経由して供給される。この時、
クロック信号の入力に使用した専用配線２ａまたは２ｂ
はデバイスの構成上、プログラミングにより全論理セル
に信号入力可能な構造になっている必要があるため、全
論理セルに接続できるだけの配線領域が確保されてい
る。

【０００５】また、低消費電力化を目的として、回路毎
にクロック信号を供給するかしないかの制御を行う場合
は、回路毎に切り分けるクロック信号の数だけ専用配線
を使用して、各専用配線毎にクロック信号を動作させる
か停止させるかの制御を行っている。

【０００６】

【発明が解決しようとする課題】従来のフィールドプロ
グラマブルゲートアレイ装置では、遅延時間やスキュー
を低減させる必要のある信号については、上記のように
専用配線を用いて対応してきた。

【０００７】しかしながら上記従来の専用配線を用いる
構成では、一部の回路にしか必要としないクロック信号
においても、デバイス全面に配線されている専用配線を
用いなければならず、必要としない論理セル近傍へも専
用配線が配線されているため配線領域が大きくなり、チ
ップ面積を増大させてコストアップにつながるという問
題があった。また、低消費電力化を目的として、回路毎
にクロック信号を供給するかしないかの制御を行う場合
は、切り分ける回路の数だけクロック信号の専用配線が
必要となる。

【０００８】本発明は、上記従来の問題点を解決するも
ので、専用配線が入力クロック信号を供給する論理セル
を必要最小限に抑制することにより、動作速度を犠牲に
することなく、デバイス上の不要な配線領域を削減して
チップ面積の削減が可能となり、それによりコストを抑
制できるフィールドプログラマブルゲートアレイ装置を
提供すること、また、必要のないクロック信号の供給を
止めることにより、消費電力を抑制できるフィールドプ
ログラマブルゲートアレイ装置を提供することを目的と
する。

【０００９】

【課題を解決するための手段】この目的を達成するため
に本発明の請求項１記載のフィールドプログラマブルゲ
ートアレイ装置は、同数の論理セルを有する論理セル群
と、それぞれの前記論理セル群毎に対応し任意の前記論
理セルに入力信号を供給する専用配線と、前記専用配線
を介して前記論理セルに入力信号を供給する入力バッフ
ァとを有する。

【００１０】請求項２記載のフィールドプログラマブル
ゲートアレイ装置は、専用配線を切断することにより入
力信号を供給する論理セルを最適化するために、様々な
数の論理セルを有する論理セル群と、任意の前記論理セ
ル群を組み合わせた全ての前記論理セル群の任意の論理
セルに入力信号を供給する専用配線と、前記各論理セル
群毎に前記専用配線を介して入力信号を供給する入力バ
ッファと、前記論理セル群間で前記専用配線を切断する
ことのできる切断ポイントとを有する。

【００１１】この構成により、専用配線が入力クロック
信号を供給する論理セルを必要最小限に抑制することが
できるため、動作速度を犠牲にすることなく、デバイス
上の不要な配線領域を削減してチップ面積の削減が可能
となり、それによりコストを抑制できるフィールドプロ
グラマブルゲートアレイ装置を提供することができる。

【００１２】請求項３記載のフィールドプログラマブル
ゲートアレイ装置は、論理セル群に入力信号を供給する
かしないかを外部からの制御により随時選択するため
に、様々な数の論理セルを有する論理セル群と、任意の
前記論理セル群を組み合わせた全ての前記論理セル群の
任意の論理セルに入力信号を供給する専用配線と、前記
各論理セル群毎に前記専用配線を介して入力信号を供給
する入力バッファと、前記論理セル群間の前記専用配線
に、入力信号を供給するかしないかを外部から制御でき
る制御回路とを有する。

【００１３】この構成により、論理セル群毎にクロック
信号を供給するかどうかを制御することができ、必要の
ないクロック信号の供給を止めることができるため、消
費電力の低いフィールドプログラマブルゲートアレイ装
置を提供することができる。

【００１４】

【発明の実施形態】以下、本発明の実施の形態１につい
て、図面を参照しながら説明する。図１は本発明の実施
の形態１におけるフィールドプログラマブルゲートアレ
イ装置の専用配線を示すデバイス構造図である。

【００１５】図１において、１ａ，１ｂ，１ｃ，１ｄ，
１ｅ，１ｆ，１ｇは入力信号を内部の論理セルに供給す
る入力バッファ、２ａは入力バッファ１ａからの入力信
号を全ての論理セルの入力端子に供給が可能な専用配
線、２ｂ，２ｃ，２ｄ，２ｅ，２ｆ，２ｇは入力バッフ
ァ１ｂ，１ｃ，１ｄ，１ｅ，１ｆ，１ｇからそれぞれ対
応する特定の論理セルの入力端子に入力信号の供給が可
能な専用配線、３ａ，３ｂ，３ｃ，３ｄ，３ｅ，３ｆ，
３ｇ，３ｈ，３ｉ，３ｊ，３ｋ，３ｌは論理セル、４
ａ，４ｂ，４ｃ，４ｄ，４ｅ，４ｆはそれぞれ対応する
専用配線２ｂ，２ｃ，２ｄ，２ｅ，２ｆ，２ｇに接続さ
れる論理セル群、５はフィールドプログラマブルゲート
アレイ装置である。

【００１６】以上のように構成された本実施の形態１の
フィールドプログラマブルゲートアレイ装置について、
以下、その動作を説明する。まず、フィールドプログラ
マブルゲートアレイ装置に論理セル群４ａのみの使用で
実現できる論理回路をプログラミングする場合、入力バ
ッファ１ｂから入力され論理セル群４ａにのみ接続可能
な専用配線２ｂを用いてクロック信号の供給を行う。ま
た、大規模な論理回路をフィールドプログラマブルゲー
トアレイ装置にプログラミングする場合、入力バッファ
１ａから入力され全論理セルに接続可能な専用配線２ａ
を用いてクロック信号の供給を行う。

【００１７】以上の構成により、専用配線が入力クロッ
ク信号を供給する論理セルを必要最小限に抑制すること
ができるため、動作速度を犠牲にすることなく、デバイ
ス上の不要な配線領域を削減してチップ面積の削減が可
能となり、それによりコストを抑制できるフィールドプ
ログラマブルゲートアレイ装置を提供することができ
る。

【００１８】図２は、本発明の実施の形態２におけるフ
ィールドプログラマブルゲートアレイ装置の専用配線を
示すデバイス構造図である。図２において、１ａ，１
ｂ，１ｃ，１ｄ，１ｅ，１ｆ，１ｇは入力信号を内部の
論理セルに供給する入力バッファ、２ａは入力バッファ
１ａからの入力信号を全ての論理セルの入力端子に供給
が可能な専用配線、２ｂ，２ｃ，２ｄ，２ｅ，２ｆ，２
ｇは入力バッファ１ｂ，１ｃ，１ｄ，１ｅ，１ｆ，１ｇ
からそれぞれ対応する特定の論理セルの入力端子に入力
信号の供給が可能な専用配線、３ａ，３ｂ，３ｃ，３
ｄ，３ｅ，３ｆ，３ｇ，３ｈ，３ｉ，３ｊ，３ｋ，３
ｌ，３ｍ，３ｎは論理セル、４ａ，４ｂ，４ｃ，４ｄ，
４ｅ，４ｆは専用配線２ｂ，２ｃ，２ｄ，２ｅ，２ｆ，
２ｇに接続される論理セル群で、それぞれ様々な数の論
理セルを有している。５はフィールドプログラマブルゲ
ートアレイ装置、６ａ，６ｂ，６ｃは専用配線の切断ポ
イントである。

【００１９】以上のように構成された本実施の形態２の
フィールドプログラマブルゲートアレイ装置について、
以下、その動作を説明する。まず、フィールドプログラ
マブルゲートアレイ装置に論理セル群４ａのみの使用で
実現できる論理回路をプログラミングする場合、入力バ
ッファ１ｂから入力され論理セル群４ａに接続可能な専
用配線２ｂを用いてクロック信号の供給を行う。このと
き、専用配線を論理セル群４ａのみを接続させて、論理
セル群４ｄは専用配線の切断ポイント６ａで切断し専用
配線２ｂと分離する。分離された専用配線２ｅは論理セ
ル群４ｄへのクロック信号の供給に利用される。つま
り、必要とする回路規模に応じた論理セル群が組み合わ
された専用配線を選択し、論理セル群間で専用配線を切
断して切断されたそれぞれの専用配線が、対応する論理
セル群に入力信号を供給する。

【００２０】以上の構成により、様々な数の論理セルを
有する論理セル群が組み合わされた専用配線を選択でき
るため、専用配線が入力クロック信号を供給する論理セ
ルを必要最小限に抑制することができ、動作速度を犠牲
にすることなく、デバイス上の不要な配線領域を削減し
てチップ面積の削減が可能となり、それによりコストを
抑制できるフィールドプログラマブルゲートアレイ装置
を提供することができる。

【００２１】図３は、本発明の実施の形態３におけるフ
ィールドプログラマブルゲートアレイ装置の専用配線を
示すデバイス構造図である。図３において、１ａ，１
ｂ，１ｃ，１ｄ，１ｅ，１ｆは入力信号を内部の論理セ
ルに供給する入力バッファ、２ａは入力バッファ１ａか
らの入力信号を全ての論理セルの入力端子に供給が可能
な専用配線、２ｂ、２ｃ，２ｄ，２ｆ，２ｇは入力バッ
ファ１ｂ，１ｃ，１ｄ，１ｅ，１ｆからそれぞれ対応す
る特定の論理セルの入力端子に入力信号の供給が可能な
専用配線、３ａ，３ｂ，３ｃ，３ｄ，３ｅ，３ｆ，３
ｇ，３ｈ，３ｉ，３ｊ，３ｋ，３ｌ，３ｍ，３ｎは論理
セル、４ａ，４ｂ，４ｃ，４ｄ，４ｅ，４ｆは専用配線
に接続される論理セル群で、それぞれ様々な数の論理セ
ルを有している。２ｅは入力バッファ１ｂからの入力信
号を論理セル群４ｄに供給可能な専用配線、５はフィー
ルドプログラマブルゲートアレイ装置、７は専用配線２
ｂから論理セル群４ｄにクロック信号を供給するかどう
かの制御を外部から行うことのできる制御回路である。

【００２２】以上のように構成された本実施の形態３の
フィールドプログラマブルゲートアレイ装置について、
以下、その動作を説明する。まず、フィールドプログラ
マブルゲートアレイ装置に論理セル群４ａと論理セル群
４ｄを使用して実現できる論理回路をプログラミングす
る。この時、専用配線２ｂと２ｅの間に、外部から専用
配線２ｅのクロック信号供給するかしないかの制御を行
う制御回路７を設ける。この構成により、論理セル群４
ｄにクロック信号を供給する必要がある時は制御回路７
をクロック信号供給状態にし、論理セル群４ｄにクロッ
ク信号を供給する必要の時には制御回路７をクロック信
号を供給しない状態にすることが可能となる。

【００２３】これにより、フィールドプログラマブルゲ
ートアレイ装置外部から論理セル群毎にクロック信号を
供給するかどうかを制御することができ、必要のないク
ロック信号の供給を止めることができるため、消費電力
の低いフィールドプログラマブルゲートアレイ装置を提
供することができる。

【００２４】

【発明の効果】以上のように、本発明のフィールドプロ
グラマブルゲートアレイ装置は、専用配線が入力クロッ
ク信号を供給する論理セルを必要最小限に抑制すること
ができるため、動作速度を犠牲にすることなく、デバイ
ス上の不要な配線領域を削減してチップ面積の削減が可
能となり、それによりコストを抑制できるフィールドプ
ログラマブルゲートアレイ装置を提供することができ
る。また、論理セル群毎に供給するクロック信号を供給
するかしないかを制御することができ、必要のないクロ
ック信号の供給を止めることができるので、フィールド
プログラマブルゲートアレイ装置の低消費電力化が実現
可能となる。

【図面の簡単な説明】

【図１】本発明の実施の形態１のフィールドプログラマ
ブルゲートアレイ装置の専用配線を示すデバイス構造図

【図２】本発明の実施の形態２のフィールドプログラマ
ブルゲートアレイ装置の専用配線を示すデバイス構造図

【図３】本発明の実施の形態３のフィールドプログラマ
ブルゲートアレイ装置の専用配線を示すデバイス構造図

【図４】従来のフィールドプログラマブルゲートアレイ
装置の専用配線を示すデバイス構造図

【符号の説明】

１ 入力バッファ ２ 専用配線 ３ 論理セル ４ 論理セル群 ５ フィールドプログラマブルゲートアレイ装置 ６ 専用配線の切断ポイント ７ 制御回路

Claims (3)

【特許請求の範囲】
1. 【請求項１】同数の論理セルを有する論理セル群と、 それぞれの前記論理セル群毎に対応し任意の前記論理セ
   ルに入力信号を供給する専用配線と、 前記専用配線を介して前記論理セルに入力信号を供給す
   る入力バッファとを有する、フィールドプログラマブル
   ゲートアレイ装置。
2. 【請求項２】専用配線を切断することにより入力信号を
   供給する論理セルを最適化するために、 様々な数の論理セルを有する論理セル群と、 任意の前記論理セル群を組み合わせた全ての前記論理セ
   ル群の任意の論理セルに入力信号を供給する専用配線
   と、 前記各論理セル群毎に前記専用配線を介して入力信号を
   供給する入力バッファと、 前記論理セル群間で前記専用配線を切断することのでき
   る切断ポイントとを有するフィールドプログラマブルゲ
   ートアレイ装置。
3. 【請求項３】論理セル群に入力信号を供給するかしない
   かを外部からの制御により随時選択するために、 様々な数の論理セルを有する論理セル群と、 任意の前記論理セル群を組み合わせた全ての前記論理セ
   ル群の任意の論理セルに入力信号を供給する専用配線
   と、 前記各論理セル群毎に前記専用配線を介して入力信号を
   供給する入力バッファと、 前記論理セル群間の前記専用配線に、入力信号を供給す
   るかしないかを外部から制御できる制御回路とを有する
   フィールドプログラマブルゲートアレイ装置。