JPH0637413A - マルチチップモジュール配線板 - Google Patents

マルチチップモジュール配線板

Info

Publication number
JPH0637413A
JPH0637413A JP20852292A JP20852292A JPH0637413A JP H0637413 A JPH0637413 A JP H0637413A JP 20852292 A JP20852292 A JP 20852292A JP 20852292 A JP20852292 A JP 20852292A JP H0637413 A JPH0637413 A JP H0637413A
Authority
JP
Japan
Prior art keywords
mesh
wiring
wiring board
parallel lines
module wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20852292A
Other languages
English (en)
Inventor
Minoru Ishikawa
実 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP20852292A priority Critical patent/JPH0637413A/ja
Publication of JPH0637413A publication Critical patent/JPH0637413A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating

Landscapes

  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【目的】 熱膨張係数の差に起因して発生する歪みや破
壊をなくし、電気的特性の低下を防ぐことができる。 【構成】 網目状の配線部13、14を基板部11に配
置し、複数のチップを装着するためのマルチチップモジ
ュール配線板10であり、前記網目状の配線部13、1
4は、同じ単位形状を繰り返すことにより形成されてい
る第一部分30と、前記第一部分30に連続して形成さ
れていて前記第一部分30の単位形状とは異なる形状を
有する第二部分32とを備える。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、複数のチップを装着す
るためのマルチチップモジュール配線板に関し、特に熱
的に安定であり高密度実装により高速信号の伝達を行う
のに最適なマルチチップモジュール配線板の改良に関す
るものである。
【0002】
【従来の技術】従来、複数のチップを高密度実装するた
めのマルチチップモジュール配線板は、図11に示すよ
うに基板部1と金属層2を有している。この金属層2
は、特定の単位形状を繰り返して形成した網目状もしく
はメッシュ状のものである。基板部1としてはたとえば
Si基板部やセラミックス基板部を用いる。
【0003】たとえばこのSi基板部に、たとえばポリ
イミドと金属層2(Al,Cuなど)からなる配線層を
形成することでマルチチップモジュール配線板を作って
いる。このポリイミドに対してこのように網目状の金属
層2を使用するのは、ポリイミドが吸湿性を有するため
である。すなわち、マルチチップモジュール配線板の製
造プロセスにおいて金属層2のエッチングをする際にポ
リイミドが水を吸う。この水を吸った状態では電気的特
性が落ちるためアニールを行うが、このときグランドプ
レーンとしての役割を果たす金属層2に穴が形成されて
いないと、ポリイミドから水分の逃げ場がなく金属層2
とポリイミドの間に水がたまり、ふくれや剥離の原因と
なる。このため、金属層2は網目状もしくはメッシュ状
になっている。
【0004】
【発明が解決しようとする課題】ところが、この金属層
2の厚みが基板部1の厚みよりも比較的薄い場合(たと
えば1μm程度)には、金属層2の形成時の加熱により
生じる熱応力はそう大きな問題にならないが、抵抗値を
下げるために金属層2の厚みを大きくすると(たとえば
5μm)、基板部1と金属層2の熱膨張係数の差によ
り、図11のように基板部1に歪みが発生して反ってし
まう。この歪みを回避するためには、金属層2のメッシ
ュを形成している各ラインの幅を狭くする、いわゆるメ
ッシュのデューティ比を下げる必要がある。しかし金属
層2を電源ラインとして用いる場合には、このデューテ
ィ比を下げるとインピーダンス(抵抗)の増大を生じ
る。
【0005】また、一例として、厚みが5μmの金属層
2を形成する時に生じる約300度の温度変化により、
基板1の中心部より3cmの位置の部分は、中心部に対
して200μm程度の歪みにより上下移動していた。
【0006】さらに、ハンダを介してICチップなどの
レアチップを金属層2に固定する、いわゆるフリップチ
ッププロセスを用いる場合には、図11に示すように基
板部1等が塑性変形して平坦でないので、チップが電気
的に良好に金属層2に接続できず、電気的特性の不安定
要因になっていたという欠点があった。
【0007】上記欠点を解決するために、本発明は、熱
膨張係数の差に起因して発生する歪みや破壊をなくし、
電気的特性の低下を防ぐことができるマルチチップモジ
ュール配線板を提供することを目的とする。
【0008】
【課題を解決するための手段】上記目的は、本発明にあ
っては、網目状の配線部を基板部に配置し、複数のチッ
プを装着するためのマルチチップモジュール配線板であ
り、前記網目状の配線部は、同じ単位形状を繰り返すこ
とにより形成されている第一部分と、前記第一部分に連
続して形成されていて前記第一部分の単位形状とは異な
る形状を有する第二部分とを備えるマルチチップモジュ
ール配線板により、達成される。
【0009】本発明では、好ましくは前記網目状の配線
部の前記第二部分は、平行線を並べることにより形成さ
れている。
【0010】また本発明では、好ましくは前記第二部分
の前記平行線は、この平行線に直交する方向に並べられ
ている。
【0011】さらに、本発明では、好ましくは前記第二
部分の前記平行線は、この平行線と直交する方向とは異
なる方向に並べられている。
【0012】また、上記目的は、本発明にあっては、網
目状の配線部を基板部に配置し、複数のチップを装着す
るためのマルチチップモジュール配線板であり、前記網
目状の配線部は、部分的に熱応力の解放をするための解
放部分(実施例では第二部分32)を有するマルチチッ
プモジュール配線板により、達成される。
【0013】また本発明では、好ましくは前記網目状の
配線部の前記解放部分は、平行線を並べることにより形
成されている。
【0014】さらに、本発明では、好ましくは前記解放
部分の前記平行線は、この平行線に直交する方向に並べ
られている。
【0015】さらに、本発明では、好ましくは前記解放
部分の前記平行線は、この平行線と直交する方向とは異
なる方向に並べられている。
【0016】
【作用】上記構成によれば、第二部分により、基板部と
網目状の配線部の間において生じる熱応力を吸収もしく
は解放する。あるいは、解放部分により、基板部と網目
状の配線部の間において生じる熱応力を吸収もしくは解
放する。
【0017】
【実施例】以下、本発明の好適な一実施例を添付図面に
基づいて詳細に説明する。尚、以下に述べる実施例は、
本発明の好適な具体例であるから、技術的に好ましい種
々の限定が付されているが、本発明の範囲は、以下の説
明において特に本発明を限定する旨の記載がない限り、
これらの態様に限られるものではない。
【0018】図1は、本発明のマルチチップモジュール
配線板の好ましい実施例を示している。実施例のマルチ
チップモジュール配線板10は、基板部11、絶縁層1
2、網目状もしくはメッシュ状の第一配線部13、網目
状もしくはメッシュ状の第二配線部14、および複数の
ICチッップ15を有している。基板部10は、たとえ
ば縦の長さが5cmで横の長さが5cmであり、厚みが
0、5mmであり、シリコン基板部もしくはセラミック
ス基板部である。
【0019】ICチップ15は、好ましくは図2に示す
ようにワイヤーボンディング法によりメッシュ状の第一
配線部13に固定されている。あるいは、ICチップ1
5のバンプ16は、好ましくは図3に示すようにフリッ
プチップ法によりハンダを介してメッシュ状の第一配線
部13に固定されている。
【0020】図4は図1の部分Eを拡大して示し、図5
はこの部分Eの拡大斜視図である。基板部11の上には
絶縁層12、メッシュ状の第一配線部13、メッシュ状
の第二配線部14が形成されている。メッシュ状の第一
配線部13とメッシュ状の第二配線部14の間には絶縁
層12が配置されている。メッシュ状の第一配線部13
は表面電源層として機能し、かつメッシュ状の第二配線
部14はグランドプレーンとして機能する。絶縁層12
は、2つの信号層17、18からなり、たとえばポリイ
ミドやSiO2 により作られている。この絶縁層12に
は金属配線層20が形成されている。
【0021】図6は、メッシュ状の第一配線部13とメ
ッシュ状の第二配線部14を示している。メッシュ状の
第一配線部13とメッシュ状の第二配線部14は好まし
くは図6に示すような同じ繰り返しパターンを有してい
る。すなわち、メッシュ状の第一配線部13とメッシュ
状の第二配線部14は、複数の第一部分30と複数の第
二部分32を有していて、第二部分32は隣接の第一部
分30の間に接続されている。
【0022】第一部分30は、図7に示すように同じ単
位形状Uを繰り返すことにより形成されている。この単
位形状Uは、好ましくは図6と図7に示すようにライン
Lにより形成された正方形である。一方、第二部分32
は第一部分30とは異なる形状に形成されていて、具体
的には複数の直線部とも言う平行線LLにより構成され
ている。この各平行線LLの両端は上記第一部分30の
ラインLに接続されている。
【0023】複数の平行線LLは、図7に示すように矢
印方向Dに直角に順次所定間隔Gをもって配列されてい
る。また別の複数の平行線LLは、図7に示すように矢
印方向Sに直角に順次所定間隔Gをもって配列されてい
る。このようにして第二部分32を形成することによ
り、たとえば矢印方向Dに生じた熱応力は、矢印方向D
の第二部分32が弾性変形することにより吸収できる。
また、たとえば矢印方向Sに生じた熱応力は、矢印方向
Sの第二部分32が弾性変形することにより吸収でき
る。さらに矢印方向Dと矢印方向Sに対して斜めに生じ
た熱応力は、第二部分32により吸収できる。このよう
なことから、第二部分32は、熱応力を解放する解放部
分ともいう。
【0024】図8は、図7の一部をさらに拡大して示し
ており、平行線LLの長さはCで示し、ラインLと平行
線LLの幅はAで示し、さらにラインL,Lの間隔はB
で示す。寸法例としては、ラインLの長さCは200μ
m、ラインLと平行線LLの幅Aは100μm,ライン
L,Lの間隔Bは141μmである。したがってピッチ
は100μmと141μmを加えた241μmである。
【0025】図9は、図7で示した第一配線部13もし
くは第二配線部14に対して、配線導体40、42、4
4、46、48を形成した状態を示している。これらの
配線導体のうちの配線導体40、42、44、48は第
一部分30において平行に形成されている。一方、配線
導体46は第二部分32に形成されている。このため、
配線導体40、42、44、48は等しい特性インピー
ダンスを有しているが、配線導体46の特性インピーダ
ンスは配線導体40、42、44、48の特性インピー
ダンスからずれている。
【0026】ところで、本発明は上記実施例に限定され
ない。たとえば、図10に示す網目状もしくはメッシュ
状の配線部13、14は、第一部分30と第二部分13
2を有している。このうちの第二部分132の平行線L
Lは、矢印方向Sと平行な方向に対してある角度J傾い
た方向に順次ずれて配列されている。図9で示した配線
導体46は第二部分32に形成したために、他の配線導
体と比べて特性インピーダンスがずれたが、図10のよ
うに第二部分132を形成することで、この第二部分1
32に対して配線導体を形成しても、この形成した配線
導体の特性インピーダンスと、第一部分30に形成した
配線導体の特性インピーダンスとを比べるとあまり差が
生じなくなる。これにより、たとえばリンギングなどを
少なくすることができる。
【0027】なお、上述した実施例においては、マルチ
チップモジュール配線板を作るときには第一配線部13
の第二部分32と第二配線部14の第二部分32とは対
応する同じ位置に配置するのが好ましい。以上のよう
に、網目状もしくはメッシュ状の第一配線部13と第二
配線部14に対して第二部分32、132を形成するこ
とで、この第二部分32、132により、基板11と金
属製の第一配線部13と第二配線部14との間に発生す
る熱応力を吸収できるので、本発明のマルチチップモジ
ュール配線板はこの熱応力による歪みや破壊をなくすこ
とができ、高密度実装をすることによりマルチチップモ
ジュールを作って高速信号伝送をするのに適している。
【0028】
【発明の効果】以上説明したように、請求項1ないし3
の発明によれば、基板部と網目状の配線部の熱膨張係数
の差により発生する熱応力を第二部分で吸収すること
で、マルチチップモジュール配線板の歪みや破壊をなく
すことができる。このためたとえばICチップなどを確
実に実装することができ、電気的特性を安定化できる。
また、請求項4の発明によれば、第一部分に形成する配
線導体のインピーダンスと第二部分に形成する配線導体
のインピーダンスとの差を小さくして、リンギングなど
の不都合を低減できる。また、請求項5ないし7の発明
によれば、基板部と網目状の配線部の熱膨張係数の差に
より発生する熱応力を解放部分で吸収することで、マル
チチップモジュール配線板の歪みや破壊をなくすことが
できる。このためたとえばICチップなどを確実に実装
することができ、電気的特性を安定化できる。さらに、
請求項8の発明によれば、解放部分に形成する配線導体
のインピーダンスと解放部分以外に形成する配線導体の
インピーダンスとの差を小さくして、リンギングなどの
不都合を低減できる。
【図面の簡単な説明】
【図1】本発明のマルチチップモジュール配線板の好ま
しい実施例を示す概略斜視図。
【図2】図1に示したマルチチップモジュール配線板の
ICチップの取り付け方を示す拡大斜視図。
【図3】図1に示したマルチチップモジュール配線板の
ICチップの別の取り付け方を示す拡大斜視図。
【図4】図1に示したマルチチップモジュール配線板の
部分Eを拡大して示す断面図。
【図5】図1に示したマルチチップモジュール配線板の
一部分を示す斜視図。
【図6】図1に示したマルチチップモジュール配線板の
網目状の配線部を示す平面図。
【図7】図7に示した網目状の配線部の拡大図。
【図8】図7に示した網目状の配線部をさらに拡大した
図。
【図9】図7に示した網目状の配線部に配線導体を形成
した図。
【図10】網目状の配線部の第二部分を少しずつずらし
て形成した別の実施例を示す図。
【図11】従来のマルチチップモジュール配線板が反っ
ている状態を示す図。
【符号の説明】
10 マルチチップモジュール配線板 11 基板部 12 絶縁層 13 第一配線部 14 第二配線部 15 ICチップ 30 第一部分 32 第二部分
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 23/522 H01L 23/52 B

Claims (8)

    【特許請求の範囲】
  1. 【請求項1】網目状の配線部を基板部に配置し、複数の
    チップを装着するためのマルチチップモジュール配線板
    であり、前記網目状の配線部は、同じ単位形状を繰り返
    すことにより形成されている第一部分と、前記第一部分
    に連続して形成されていて前記第一部分の単位形状とは
    異なる形状を有する第二部分とを備えることを特徴とす
    る、マルチチップモジュール配線板。
  2. 【請求項2】前記網目状の配線部の前記第二部分は、平
    行線を並べることにより形成されている、請求項1に記
    載のマルチチップモジュール配線板。
  3. 【請求項3】前記第二部分の前記平行線は、この平行線
    に直交する方向に並べられている、請求項2に記載のマ
    ルチチップモジュール配線板。
  4. 【請求項4】前記第二部分の前記平行線は、この平行線
    と直交する方向とは異なる方向に並べられている、請求
    項2に記載のマルチチップモジュール配線板。
  5. 【請求項5】網目状の配線部を基板部に配置し、複数の
    チップを装着するためのマルチチップモジュール配線板
    であり、前記網目状の配線部は、部分的に熱応力の解放
    をするための解放部分を有することを特徴とする、マル
    チチップモジュール配線板。
  6. 【請求項6】前記網目状の配線部の前記解放部分は、平
    行線を並べることにより形成されている、請求項5に記
    載のマルチチップモジュール配線板。
  7. 【請求項7】前記解放部分の前記平行線は、この平行線
    に直交する方向に並べられている、請求項6に記載のマ
    ルチチップモジュール配線板。
  8. 【請求項8】前記解放部分の前記平行線は、この平行線
    と直交する方向とは異なる方向に並べられている、請求
    項6に記載のマルチチップモジュール配線板。
JP20852292A 1992-07-13 1992-07-13 マルチチップモジュール配線板 Pending JPH0637413A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20852292A JPH0637413A (ja) 1992-07-13 1992-07-13 マルチチップモジュール配線板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20852292A JPH0637413A (ja) 1992-07-13 1992-07-13 マルチチップモジュール配線板

Publications (1)

Publication Number Publication Date
JPH0637413A true JPH0637413A (ja) 1994-02-10

Family

ID=16557576

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20852292A Pending JPH0637413A (ja) 1992-07-13 1992-07-13 マルチチップモジュール配線板

Country Status (1)

Country Link
JP (1) JPH0637413A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010100845A1 (ja) * 2009-03-03 2010-09-10 パナソニック株式会社 半導体チップ及び半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010100845A1 (ja) * 2009-03-03 2010-09-10 パナソニック株式会社 半導体チップ及び半導体装置

Similar Documents

Publication Publication Date Title
KR100188620B1 (ko) 전자적 패키지
US6121682A (en) Multi-chip package
US7936063B2 (en) Carrier assembly for an integrated circuit
US7687896B2 (en) Semiconductor device having a stacked chip structure
JP3325351B2 (ja) 半導体装置
US5484964A (en) Surface mounting pin grid arrays
JP2011160009A (ja) 基板とこの基板の第1の面に搭載される集積回路ダイとの間の熱膨張差による応力を低減する方法
JPS63307768A (ja) 半導体搭載用多層回路板
US6320136B1 (en) Layered printed-circuit-board and module using the same
JP2881029B2 (ja) プリント配線板
JP2001326429A (ja) プリント配線基板
JPH0637413A (ja) マルチチップモジュール配線板
JPS61214444A (ja) 半導体装置
JPH0562978A (ja) フリツプチツプ
JP3049948B2 (ja) パッケージの製造方法
JPH11163201A (ja) 半導体装置
JP2000244106A (ja) 電子部品搭載用基板
JP4523425B2 (ja) 半導体素子搭載用基板
JP2922668B2 (ja) 半導体装置用パッケージ
US6462407B2 (en) Electronic device having a multiplicity of contact bumps
JPH01286430A (ja) 半導体チップの実装方法
JPS5842263A (ja) マルチチツプパツケ−ジ
KR100861509B1 (ko) 전기적 및 열적으로 향상된 반도체 패키지
JP2760231B2 (ja) 半導体装置
JPS6356925A (ja) 集積回路