JP2760231B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP2760231B2
JP2760231B2 JP4240224A JP24022492A JP2760231B2 JP 2760231 B2 JP2760231 B2 JP 2760231B2 JP 4240224 A JP4240224 A JP 4240224A JP 24022492 A JP24022492 A JP 24022492A JP 2760231 B2 JP2760231 B2 JP 2760231B2
Authority
JP
Japan
Prior art keywords
tab
lead
chip
rolling direction
length
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4240224A
Other languages
English (en)
Other versions
JPH0689920A (ja
Inventor
恒明 田島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP4240224A priority Critical patent/JP2760231B2/ja
Publication of JPH0689920A publication Critical patent/JPH0689920A/ja
Application granted granted Critical
Publication of JP2760231B2 publication Critical patent/JP2760231B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto

Landscapes

  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置に関する。
【0002】
【従来の技術】従来、この種の半導体装置は図2に示す
ように、LSIチップ3の周囲に配置された銅リードの
長さが、圧延銅板の圧延方向と一致する方向に伸びたT
ABリード4aにおいても、また圧延銅板の圧延方向と
垂直な方向に伸びたTABリード4aにおいても同じに
なっている。
【0003】
【発明が解決しようとする課題】上述した従来の半導体
装置は、TABチップのTABテープを構成している圧
延銅板の引っ張り強度が、圧延銅板の圧延方向と一致す
る方向と、圧延に垂直な方向とで異なるにも拘らず、T
ABチップが実装されるプリント基板又はセラミック基
板等の高密度基板とTABチップとの熱膨張係数の差に
起因する機械的ストレスを吸収する働きをする銅リード
の長さを、引っ張り強度が弱い方の圧延方向に垂直な方
向に伸びた銅リードに合わせて長くしているので、TA
Bチップが大きくなってしまい、高密度実装の実現がで
きないという問題があった。
【0004】
【課題を解決するための手段】本発明の半導体装置は、
LSIチップと、該LSIチップ周囲に配置され且つ絶
縁テープ上に圧延銅板を接着したTABテープからパタ
ーン形成された複数の銅リードとからなるTABチップ
において、圧延銅板の圧延方向と一致する方向に伸びた
リードと、これより短かい前記圧延銅板の圧延方向と垂
直な方向に伸びた銅リードとを備えている。
【0005】
【実施例】次に、本発明について図面を参照して説明す
る。
【0006】図1(a),(b)は本発明の一実施例を
示す平面図および断面図である。LSIチップ3につな
がるTABリード4は、絶縁テープ上に薄い圧延銅板が
接着されたTABテープをエッチング等により任意の幅
にパターン形成することで作製されている。TABリー
ド4の一端は、インナー・リード・ボンディング部6を
介してLSIチップ1と接続されており、他端はアウタ
ー・リード・ボンディング部7を介してプリント基板又
はセラミック基板からなる高密度基板8に、ハンダ付け
等の技術で接続されている。また、一般にTABリード
4はアウター・リード・ボンディング部7の近くで成形
により曲げられている。ここで、TABリード4のうち
圧延銅板の圧延方向と一致する方向に伸びた圧延方向の
TABリード5の長さが他のTABリード4より短くな
っている。
【0007】近年のOA装置における小型・軽量化の急
速な進展に伴い、OA装置のポータブル化が進み、使用
される環境がたいへん厳しくなってきている。たとえば
装置の温度について見ると、夏場の炎天下と冷房の効い
た室内では40℃程度の温度差もある。一方、TABチ
ップ1と高密度基板8の周囲温度が変化すると、TAB
チップ1と高密度基板8の温度も変化し、TABチップ
1と高密度基板8の熱膨張係数の差に起因する機械的ス
トレスがTABリード4に加わる。TABリード4は薄
い銅板でできているため比較的展性を有しており、また
機械的ストレスを吸収する曲がり部を有しているためあ
る程度の繰り返すストレスには耐えるが、極端な温度差
や繰り返すストレスが長時間続くとTABリード4の断
線が発生してしまう。TABリード4の断線は、その
幅,厚さ,長さ,材料の引っ張り強度に関係するが、
幅,厚さが通常同じであるTABチップ4では長さと材
料の引っ張り強度でTABリード4の強さが決まり、長
さが長い程、引っ張り強度が大きい程機械的ストレスに
対し強い。
【0008】TABリード4に使われる圧延銅板は、そ
の圧延方向の引っ張り強度が、圧延方向と垂直な方向の
引っ張り強度より大きいため、引っ張り強度が大きい分
だけ圧延方向に伸びた圧延方向のTABリード5の長さ
を短くしてもTABチップ1全体としてのATBリード
4の強さは変わらない。従って、圧延方向に伸びた圧延
方向のTABリード5の長さを短くすることで、TAB
チップ1の大きさを小さくすることができ、高密度実装
の実現が可能になる。また、圧延方向のTABリード5
の長さを短くすると、TABチップ1の辺によってTA
Bリード4の長さが異なってしまうが、成形・切断金型
をそれに合わせて作製するだけで製造上の問題は何も発
生しない。
【0009】
【発明の効果】以上説明したように本発明は、TABチ
ップのリードの長さについて、リードの素材である圧延
銅板の圧延方向と一致する方向に伸びたリードの長さを
他のリードより短くすることによりTABチップを小型
化でき、高密度実装が可能になるという効果がある。
【図面の簡単な説明】
【図1】(a),(b)は本発明の一実施例を示す平面
図および断面図である。
【図2】従来の一例を示す平面図である。
【符号の説明】
1 TABチップ 2 TABチップ 3 LSIチップ 4 TABリード 5 圧延方向のTABリード 6 インナー・リード・ボンディング部 7 アウター・リード・ボンディング部 8 高密度基板

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】 LSIチップと、該LSIチップ周囲に
    配置され且つ絶縁テープ上に圧延銅板を接着したTAB
    テープからパターン形成された複数の銅リードとからな
    るTABチップを有する半導体装置において、前記圧延
    銅板の圧延方向と一致する方向に伸びた銅リードの長さ
    を前記圧延銅板の圧延方向と垂直な方向に伸びた銅リー
    ドの長さより短くしたことを特徴とする半導体装置。
JP4240224A 1992-09-09 1992-09-09 半導体装置 Expired - Fee Related JP2760231B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4240224A JP2760231B2 (ja) 1992-09-09 1992-09-09 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4240224A JP2760231B2 (ja) 1992-09-09 1992-09-09 半導体装置

Publications (2)

Publication Number Publication Date
JPH0689920A JPH0689920A (ja) 1994-03-29
JP2760231B2 true JP2760231B2 (ja) 1998-05-28

Family

ID=17056299

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4240224A Expired - Fee Related JP2760231B2 (ja) 1992-09-09 1992-09-09 半導体装置

Country Status (1)

Country Link
JP (1) JP2760231B2 (ja)

Also Published As

Publication number Publication date
JPH0689920A (ja) 1994-03-29

Similar Documents

Publication Publication Date Title
JP2829188B2 (ja) 樹脂封止型半導体装置
JP2760231B2 (ja) 半導体装置
JP2553102Y2 (ja) チップ部品搭載配線基板
US5736234A (en) Multilayer printed circuit board having latticed films on an interconnection layer
JPS61203700A (ja) 電子回路装置
JP3199058B2 (ja) 半導体装置
JPH05259223A (ja) フィルムキャリアテープ
KR200213529Y1 (ko) 반도체패키지 제조용 캐리어프레임 구조
JPH08204107A (ja) 樹脂封止型半導体装置
JP2538636B2 (ja) 半導体装置
JP3064476B2 (ja) 半導体装置
JP3109475B2 (ja) 半導体集積回路
JPS6217382B2 (ja)
JP2723872B2 (ja) Tabテープキャリア及び半導体装置
JPH0755003Y2 (ja) 半導体素子用セラミックパッケージ
JPH05121587A (ja) 半導体装置
JPH0713181A (ja) フィルムキャリアアウターリードとプリント基板端子との接続構造
JPH05326814A (ja) 電子回路素子搭載用リードフレーム
JPH05211378A (ja) 半導体装置
JPH10308471A (ja) 混成集積回路装置およびその製造方法
JPS60242693A (ja) 印刷配線板とその製造方法
JP2959144B2 (ja) リードフレームの製造方法
JP3128955B2 (ja) 半導体装置及びその製造方法
JPH0637413A (ja) マルチチップモジュール配線板
JPH06132625A (ja) 半導体装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980217

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080320

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090320

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees