JPS61203700A - 電子回路装置 - Google Patents
電子回路装置Info
- Publication number
- JPS61203700A JPS61203700A JP60043717A JP4371785A JPS61203700A JP S61203700 A JPS61203700 A JP S61203700A JP 60043717 A JP60043717 A JP 60043717A JP 4371785 A JP4371785 A JP 4371785A JP S61203700 A JPS61203700 A JP S61203700A
- Authority
- JP
- Japan
- Prior art keywords
- electronic circuit
- heat sink
- circuit device
- electronic
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Cooling Or The Like Of Electrical Apparatus (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電子回路装置に係シ、特に電子部品を搭載した
基板と放熱板とを板状に接着してなる電子回路装置に関
する。
基板と放熱板とを板状に接着してなる電子回路装置に関
する。
近年電子回路の実装密度の上昇に伴って１パ。
ケージ当りの消費電力が大きくなる傾向があり、／臂ツ
ケージの放熱対策が重要な課題となっている。
ケージの放熱対策が重要な課題となっている。
従来、電子回路装置よシ発生する熱を放熱させる場合は
回路基板に、金属板等の放熱板をシリコン、ニーキシ樹
脂等の接着剤で取シ付ける事によフ行われている。この
種の電子回路装置は厳しい使用環境下でも高い信頼性が
要求される場合が多い。
回路基板に、金属板等の放熱板をシリコン、ニーキシ樹
脂等の接着剤で取シ付ける事によフ行われている。この
種の電子回路装置は厳しい使用環境下でも高い信頼性が
要求される場合が多い。
しかし回路基板の面積が大きくなるに伴い、回路基板と
放熱板との熱膨張率の差のために周囲の急激な温度変化
等により熱歪を生じ、基板の割れやクラ、り及び回路網
の断線や特性変化、電子部品の接続部の断線等の故障が
発生し易いという欠点があった。
放熱板との熱膨張率の差のために周囲の急激な温度変化
等により熱歪を生じ、基板の割れやクラ、り及び回路網
の断線や特性変化、電子部品の接続部の断線等の故障が
発生し易いという欠点があった。
本発明の目的は前記従来技術の問題に鑑み、絶縁基板と
放熱板の線熱膨張率の差による熱歪を吸収し、従来の欠
点を除去した良好な電子回路装置を提供する事にある。
放熱板の線熱膨張率の差による熱歪を吸収し、従来の欠
点を除去した良好な電子回路装置を提供する事にある。
上記の目的は電子一部品を搭載した基板と放熱板とを板
状−に接着してなる電子回路装置に於いて、前記放熱板
が切シ込みを有する事を特徴とする本発明の電子回路装
置によって達成される。
状−に接着してなる電子回路装置に於いて、前記放熱板
が切シ込みを有する事を特徴とする本発明の電子回路装
置によって達成される。
以下、本発明の実施例を図面を用いて詳細に説明する。
第１図は本発明の電子回路装置の模式的断面図を示し、
１は放熱板であり、Ｃｕ板、 Ａｔ板等が用いられる。
１は放熱板であり、Ｃｕ板、 Ａｔ板等が用いられる。
２は放熱板に形成される切り込みである。３は絶縁基板
でアルミナ等が用いられる。４は絶縁基板３と放熱板１
とを接着する接着剤であ夛、シリコン樹脂、エポキシ樹
脂等が用いられる。
でアルミナ等が用いられる。４は絶縁基板３と放熱板１
とを接着する接着剤であ夛、シリコン樹脂、エポキシ樹
脂等が用いられる。
５は絶縁基板３上に厚膜印刷等で作成される回路網であ
る。６はＩＣチップ、トランジスタ、コンデンサ等の電
子部品である。
る。６はＩＣチップ、トランジスタ、コンデンサ等の電
子部品である。
第２図は前記本発明の電子回路装置に取り付けられる放
熱板１の模式的平面図である。この放熱板１においては
長方形の長辺方向と垂直に切フ込みが形成され、主とし
て長辺方向の熱歪が吸収される。
熱板１の模式的平面図である。この放熱板１においては
長方形の長辺方向と垂直に切フ込みが形成され、主とし
て長辺方向の熱歪が吸収される。
第３図は前記放熱板１のＡ Ａ’断面の断面図であり、
（１）は周囲雰囲気が高温の場合の放熱板を示す。破線
は放熱板１の熱膨張部分を示す。熱膨張が切夛込み２の
内側方向に対してもなされるために放熱板全体の長辺方
向の熱膨張は抑えられる。
（１）は周囲雰囲気が高温の場合の放熱板を示す。破線
は放熱板１の熱膨張部分を示す。熱膨張が切夛込み２の
内側方向に対してもなされるために放熱板全体の長辺方
向の熱膨張は抑えられる。
（２）は周囲雰囲気が低温の場合の放熱板であフ、破線
は放熱板１の収縮部分を示す。収縮が切り込み２の外側
方向に対してもなされるためＫ、放熱板全体の長辺方向
の収縮は抑えられる。
は放熱板１の収縮部分を示す。収縮が切り込み２の外側
方向に対してもなされるためＫ、放熱板全体の長辺方向
の収縮は抑えられる。
第４図は本発明の電子回路装置と従来の電子回路装置と
の比較を示す模式的断面図である。従来の電子回路装置
は周囲雰囲気が高温の時には絶縁基板３側に湾曲し、低
温の時には放熱板１側に湾曲するが、本発明の電子回路
装置においては切り込みにより周囲雰囲気が高温の時、
また低温の時においても湾曲は抑えられる。
の比較を示す模式的断面図である。従来の電子回路装置
は周囲雰囲気が高温の時には絶縁基板３側に湾曲し、低
温の時には放熱板１側に湾曲するが、本発明の電子回路
装置においては切り込みにより周囲雰囲気が高温の時、
また低温の時においても湾曲は抑えられる。
前記実施例では放熱板１の長辺方向と垂直な方向に切り
込み２を形成する場合について説明したが、切シ込み２
の形状は他の形状、例えば対角線方向に十文字に形成し
てもよい。又切り込み２は第２図に示したスリット状だ
けでなく、切り欠き状であってもよい。
込み２を形成する場合について説明したが、切シ込み２
の形状は他の形状、例えば対角線方向に十文字に形成し
てもよい。又切り込み２は第２図に示したスリット状だ
けでなく、切り欠き状であってもよい。
以上詳細に述べたように本発明の電子回路は絶縁基板と
放熱板の線熱膨張率の差による熱歪を吸収する事によフ
、周囲の急激な温度変化等による基板の割れやクラック
及び回路網の断線や特性変化、電子部品の接続部の断線
等による故障を防ぐ事ができ、放熱板を有する電子回路
装置の大面積化または長尺化を複雑な工程を伴わずに、
従来の組立工程で達成させる事ができる。
放熱板の線熱膨張率の差による熱歪を吸収する事によフ
、周囲の急激な温度変化等による基板の割れやクラック
及び回路網の断線や特性変化、電子部品の接続部の断線
等による故障を防ぐ事ができ、放熱板を有する電子回路
装置の大面積化または長尺化を複雑な工程を伴わずに、
従来の組立工程で達成させる事ができる。
第１図は本発明の電子回路装置の一実施例の模式的断面
図である。 第２図は上記電子回路装置の放熱板の模式的平面図であ
る。 第３図（１） 、 （２）は上記放熱板の効果を説明す
る丸めのＡ Ａ’断面の断面図である。 第４図は本発明の電子回路と従来の電子回路装置との比
較を示す模式的断面図である。 １・・・放熱板、２・・・切り込み、３・・・絶縁基板
、４・・・接着剤、５・・・回路網、６・・・電子部品
代理人 弁理士 山 下 穣 子 弟１図 第２図 第３図
図である。 第２図は上記電子回路装置の放熱板の模式的平面図であ
る。 第３図（１） 、 （２）は上記放熱板の効果を説明す
る丸めのＡ Ａ’断面の断面図である。 第４図は本発明の電子回路と従来の電子回路装置との比
較を示す模式的断面図である。 １・・・放熱板、２・・・切り込み、３・・・絶縁基板
、４・・・接着剤、５・・・回路網、６・・・電子部品
代理人 弁理士 山 下 穣 子 弟１図 第２図 第３図
Claims (1)
- 電子部品を搭載した基板と放熱板とを板状に接着してな
る電子回路装置に於いて、前記放熱板が切り込みを有す
る事を特徴とする電子回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60043717A JPS61203700A (ja) | 1985-03-07 | 1985-03-07 | 電子回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60043717A JPS61203700A (ja) | 1985-03-07 | 1985-03-07 | 電子回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61203700A true JPS61203700A (ja) | 1986-09-09 |
Family
ID=12671551
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60043717A Pending JPS61203700A (ja) | 1985-03-07 | 1985-03-07 | 電子回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61203700A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0563053U (ja) * | 1992-01-31 | 1993-08-20 | 太陽誘電株式会社 | 混成集積回路基板 |
| JP2002184914A (ja) * | 2000-12-14 | 2002-06-28 | Nippon Inter Electronics Corp | 複合半導体装置 |
| JP2003031738A (ja) * | 2001-07-18 | 2003-01-31 | Fuji Electric Co Ltd | 半導体装置 |
-
1985
- 1985-03-07 JP JP60043717A patent/JPS61203700A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0563053U (ja) * | 1992-01-31 | 1993-08-20 | 太陽誘電株式会社 | 混成集積回路基板 |
| JP2002184914A (ja) * | 2000-12-14 | 2002-06-28 | Nippon Inter Electronics Corp | 複合半導体装置 |
| JP2003031738A (ja) * | 2001-07-18 | 2003-01-31 | Fuji Electric Co Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6330158B1 (en) | Semiconductor package having heat sinks and method of fabrication | |
| JPS59132155A (ja) | 半導体装置用容器 | |
| JPH08321576A (ja) | リードフレームを実現する方法および集積回路ケーシング | |
| KR19990062915A (ko) | 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기 | |
| US6784536B1 (en) | Symmetric stack up structure for organic BGA chip carriers | |
| JPH04368155A (ja) | 半導体装置および電子装置 | |
| JPS61203700A (ja) | 電子回路装置 | |
| JPH03174749A (ja) | 半導体装置 | |
| JPS6063952A (ja) | レジン封止半導体装置の実装方法 | |
| JP6827402B2 (ja) | 半導体装置 | |
| JPH06252299A (ja) | 半導体装置及びこの半導体装置を実装した基板 | |
| JP2748771B2 (ja) | フィルムキャリア半導体装置及びその製造方法 | |
| KR20010057046A (ko) | 캐비티를 갖는 패키지 기판 | |
| JPS6211014Y2 (ja) | ||
| JPS6329413B2 (ja) | ||
| JP3049466B2 (ja) | 半導体装置用リ−ドフレ−ム | |
| JPS6120760Y2 (ja) | ||
| JP2771575B2 (ja) | 混成集積回路 | |
| JP3128955B2 (ja) | 半導体装置及びその製造方法 | |
| JPH06104309A (ja) | 半導体装置 | |
| JP2968704B2 (ja) | 半導体装置 | |
| JP2815917B2 (ja) | 半導体集積回路装置 | |
| JP2000174168A (ja) | 半導体装置 | |
| JPS6217871B2 (ja) | ||
| JP3110862B2 (ja) | 半導体装置 |