JP3109475B2 - 半導体集積回路 - Google Patents

半導体集積回路

Info

Publication number
JP3109475B2
JP3109475B2 JP10139629A JP13962998A JP3109475B2 JP 3109475 B2 JP3109475 B2 JP 3109475B2 JP 10139629 A JP10139629 A JP 10139629A JP 13962998 A JP13962998 A JP 13962998A JP 3109475 B2 JP3109475 B2 JP 3109475B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
circuit
back metal
integrated circuit
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10139629A
Other languages
English (en)
Other versions
JPH11330293A (ja
Inventor
准 溝江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP10139629A priority Critical patent/JP3109475B2/ja
Publication of JPH11330293A publication Critical patent/JPH11330293A/ja
Application granted granted Critical
Publication of JP3109475B2 publication Critical patent/JP3109475B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【発明の詳細な説明】
【0001】
【発明が属する技術分野】本発明は、マイクロ波および
ミリ波帯域で用いられる半導体集積回路、特に、半導体
基板の下面にバックメタルを蒸着し、半導体基板の上面
の回路を回路用Viaを介して前記バックメタルに導通
している半導体集積回路に関する。
【0002】
【従来の技術】マイクロ波およびミリ波帯域で用いるモ
ノリシック半導体集積回路において、高出力化、多機能
化を図った場合に、半導体チップサイズが必然的に増大
する。また、使用されるトランジスターのサイズ増大に
伴い、消費電力が増大するために、発熱量が増大するの
で、信頼性の観点から、半導体基板を薄膜化しなければ
ならない。
【0003】
【発明が解決しようとする課題】そこで、半導体チップ
サイズが増大し、かつ、放熱のために薄膜化しなければ
ならなくなった際には、図3に示すように、半導体基板
10と、半導体基板10の下面に蒸着されたバックメタ
ル14(一般的には金)、および、半導体基板に搭載さ
れるパッケージの熱膨張係数が、それぞれ、異なるため
に、その高温組立時や、温度サイクルストレス時に、半
導体チップが、機械構造的に破壊されるという問題があ
った。
【0004】本発明は、上記事情に基づいてなされたも
ので、半導体チップサイズが増大かつ薄膜化されても、
チップが割れ難い構造の半導体集積回路を提供すること
を目的とする。
【0005】
【課題を解決するための手段】このため、本発明では、
半導体基板の下面にバックメタルを蒸着し、半導体基板
の上面の回路を回路用Viaを介して前記バックメタル
に導通している、マイクロ波およびミリ波帯域で用いら
れる半導体集積回路において、半導体基板は、熱応力吸
収用に設けたスリット型のViaを介して、前記バック
メタル上で領域分割された複数回路ブロックに形成さ
れ、各回路ブロックの回路間は、エアブリッジで接続さ
れていることを特徴とする。
【0006】この場合、前記回路ブロックは、半導体基
板上の組立に際して加わる温度条件での前記半導体基板
とバックメタルの熱膨張差を基準として、寸法設定され
ていることが肝要である。
【0007】
【発明の実施の形態】以下、本発明を、図1および図2
に示す実施の形態に基づいて具体的に説明する。ここで
は、マイクロ波およびミリ波帯域で用いられる半導体集
積回路1において、その基本的構成は、半導体基板6の
下面にバックメタル7を蒸着し、半導体基板6の上面の
回路(図示せず)を回路用Via9を介してバックメタ
ル7に導通したもので、特に、本発明では、半導体基板
6は、熱応力吸収用に設けたスリット型のVia3を介
して、バックメタル7上で領域分割された複数(この実
施の形態では2個)の回路ブロック6a、6bに形成さ
れ、各回路ブロック6a、6bの回路間は、内部インタ
ーフェイス信号線路としてのエアブリッジ8で接続され
ている。なお、図中、符号2は外部インターフェイスパ
ッド、5はVia受け電極である。
【0008】この場合、図1及び、図2の回路ブロック
6a、6Bは、半導体基板6上の組立に際して加わる温
度条件での、半導体基板6とバックメタル7の熱膨張差
を基準として、寸法設定されていることが肝要である。
なお、このような半導体基板6での回路用Via9の形
成および熱応力吸収用のVia3の形成には、一般化し
ている半導体製造プロセス(特に、バイアホール形成技
術)が用いられる。また、エアブリッジ8も、一般的に
用いられる方法であって、半導体6上面の他の回路形成
と同時に形成されるのがよい。
【0009】このようにして、熱応力吸収用のVia3
によって、半導体チップを縦断(あるいは/および横
断)することで、複数回路を分割構成するレイアウトで
は、各回路ブロック6a、6bの寸法が規制されること
により、半導体チップが、定められた温度条件で組み立
てられる際に、また、温度サイクルストレス下で、半導
体基板6、バックメタル7およびパッケージの熱膨張係
数が考慮されるから、半導体回路の機械構造的な破壊を
回避できる。なお、このような寸法規制は、コンピュー
タによる熱応力解析や実験に基づいて設定される。
【0010】加えて、バックメタル7の熱膨張率が半導
体基板6のそれよりも大きい場合に、高温組立に際し
て、半導体基板6の各回路ブロックには、引張り応力が
働くが、一方、熱応力吸収用のVia3に充填された金
属は、バックメタル7と同等に膨張するために、各回路
ブロックには、Via3からの収縮応力が働くので、半
導体基板6に加わる応力は、全体として緩和される方向
に働く。
【0011】このように、半導体基板6全体は、回路ブ
ロック間の熱応力吸収用のVia3によって、応力的に
アイソレートされ、破壊されることはない。
【0012】
【発明の効果】本発明は、以上詳述したようになり、半
導体基板の下面にバックメタルを蒸着し、半導体基板の
上面の回路を回路用Viaを介して前記バックメタルに
導通している、マイクロ波およびミリ波帯域で用いられ
る半導体集積回路において、半導体基板は、熱応力吸収
用に設けたスリット型のViaを介して、前記バックメ
タル上で領域分割された複数回路ブロックに形成され、
各回路ブロックの回路間は、エアブリッジで接続されて
いることを特徴とする。
【0013】従って、この半導体集積回路では、高出力
化に伴うトランジスターサイズの増大および高機能化に
伴う機能素子の増大によって生ずる、半導体チップサイ
ズの大型化および消費電力の増大に伴う放熱対策のため
のチップ薄膜化を同時に実現できる。
【図面の簡単な説明】
【図1】本発明の実施の形態を示す模式的平面図であ
る。
【図2】同じく、模式的縦断面図である。
【図3】従来例の模式的平面図および縦断面図である。
【符号の説明】
1 半導体集積回路 2 外部インターフェイスパッド 3 熱応力吸収用のVia 4 エアーブリッジ(内部インターフェイス信号線
路) 5 Via受け電極 6 半導体基板 6a、6b 回路ブロック 7 バックメタル
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 23/12 H01L 21/52 H01L 21/88 H01L 29/80 H01L 23/48 H05K 1/02

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 半導体基板の下面にバックメタルを蒸着
    し、半導体基板の上面の回路を回路用Viaを介して前
    記バックメタルに導通している、マイクロ波およびミリ
    波帯域で用いられる半導体集積回路において、半導体基
    板は、熱応力吸収用に設けたスリット型のViaを介し
    て、前記バックメタル上で領域分割された複数回路ブロ
    ックに形成され、各回路ブロックの回路間は、エアブリ
    ッジで接続されていることを特徴とする半導体集積回
    路。
  2. 【請求項2】 前記回路ブロックは、半導体基板上の組
    立に際して加わる温度条件での前記半導体基板とバック
    メタルの熱膨張差を基準として、寸法設定されているこ
    とを特徴とする請求項1に記載の半導体集積回路。
JP10139629A 1998-05-21 1998-05-21 半導体集積回路 Expired - Fee Related JP3109475B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10139629A JP3109475B2 (ja) 1998-05-21 1998-05-21 半導体集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10139629A JP3109475B2 (ja) 1998-05-21 1998-05-21 半導体集積回路

Publications (2)

Publication Number Publication Date
JPH11330293A JPH11330293A (ja) 1999-11-30
JP3109475B2 true JP3109475B2 (ja) 2000-11-13

Family

ID=15249739

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10139629A Expired - Fee Related JP3109475B2 (ja) 1998-05-21 1998-05-21 半導体集積回路

Country Status (1)

Country Link
JP (1) JP3109475B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102370982B1 (ko) * 2019-10-08 2022-03-07 엘지전자 주식회사 헤어 드라이어

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102370982B1 (ko) * 2019-10-08 2022-03-07 엘지전자 주식회사 헤어 드라이어

Also Published As

Publication number Publication date
JPH11330293A (ja) 1999-11-30

Similar Documents

Publication Publication Date Title
US6586274B2 (en) Semiconductor device, substrate for a semiconductor device, method of manufacture thereof, and electronic instrument
US6326699B2 (en) Semiconductor device
JPS61502294A (ja) 高密度icモジュ−ルアセンブリ
US5060052A (en) TAB bonded semiconductor device having off-chip power and ground distribution
JPH09162322A (ja) 表面実装型半導体装置とその製造方法
KR960012647B1 (ko) 반도체장치 및 그 제조방법
JPH1056093A (ja) 半導体装置およびその半導体装置を組み込んだ電子装置
US20040245651A1 (en) Semiconductor device and method for fabricating the same
JPH01235264A (ja) 半導体集積回路装置
JP3109475B2 (ja) 半導体集積回路
JPS6220707B2 (ja)
JPH06150031A (ja) Cpuモジュール
JPH08264566A (ja) 半導体素子搭載用パッケージ
JP2001094228A (ja) 半導体装置の実装構造
JP2001148457A (ja) 高周波用半導体装置
JP4356196B2 (ja) 半導体装置組立体
JP2583507B2 (ja) 半導体実装回路装置
JPH07130900A (ja) 半導体装置
JP3203806B2 (ja) 半導体装置の実装構造
JP2778357B2 (ja) マルチチップモジュール
JPH05315470A (ja) マルチチップモジュール
KR970053653A (ko) 에리어 어레이 패키지 및 그 제조방법
JP2592869Y2 (ja) 混成ic装置
JP2000031315A (ja) Bgaパッケージ及びその製造方法
JP2003007899A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees