KR970053653A - 에리어 어레이 패키지 및 그 제조방법 - Google Patents

에리어 어레이 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR970053653A
KR970053653A KR1019950049202A KR19950049202A KR970053653A KR 970053653 A KR970053653 A KR 970053653A KR 1019950049202 A KR1019950049202 A KR 1019950049202A KR 19950049202 A KR19950049202 A KR 19950049202A KR 970053653 A KR970053653 A KR 970053653A
Authority
KR
South Korea
Prior art keywords
substrate
semiconductor chip
area array
array package
heat sink
Prior art date
Application number
KR1019950049202A
Other languages
English (en)
Other versions
KR100201391B1 (ko
Inventor
송치중
Original Assignee
문정환
Lg 반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 문정환, Lg 반도체주식회사 filed Critical 문정환
Priority to KR1019950049202A priority Critical patent/KR100201391B1/ko
Publication of KR970053653A publication Critical patent/KR970053653A/ko
Application granted granted Critical
Publication of KR100201391B1 publication Critical patent/KR100201391B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 에리어 어레이 패키지(AREA ARREY PACKAGE)및 그 제조방법에 관한 것으로, 종래의 패키지는 서브스트레이트에 수개의 열방출공잉 형성되어 있으나 충분한 열방출이 이루어지지 못하여 후공정에서 패키지의 신뢰성이 저하되는 등의 문제점이 있었던 바, 본 발명은 반도체 칩(13)의 상면에 히트싱크(14)를 설치하여 열방출이 용이하도록 함으로서 후공정에서 패키지의 신뢰성이 저하되는 것을 방지하는 효과가 있고, 또한 패키지의 휨발생이 방지되는 효과가 있으며, 상기 서브스트레이트(10)의 상면으로 노출된 회로선(10a)과 반도체 칩(13)을 연결하는 다수개의 전도성 볼(11)을 설치하고, 일시에 융착공정으로 접합함으로써 종래의 와이어 본딩공정을 배제하게 되어 시간의 절감에 따른 생산성 향상의 효과가 있다.

Description

에리어 어레이 패키지 및 그 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명 에리어 어레이 패키지의 구조를 보인 종단면도이다.
제4도는 본 발명 에리어 어레이 패키지의 제조방법을 설명하기 위한 종단면도로서, (가)는 다이본딩공정, (나)는 1차 몰딩공정, (다)는 복개공정, (라)는 솔더볼형성공정이다.

Claims (10)

  1. 다수개의 회로선이 내설되어 있는 서브스트레이트와, 그 서브스트레이트의 상면에 설치되고 상기 다수개의 회로선과 각각 연결되는 다수개의 전도성 볼과, 그 전도성 볼의 상명에 고정부착되는 반도체 칩과, 그 반도체 칩의 상부에 설치되는 히트싱크와, 상기 서브스트레이트의 하부에 부착되어 있으며 상기 수개의 회로선과 각각 전기적으로 연결되는 수개의 솔더볼로 구성된 것을 특징으로 하는 에리어 어레이 패키지.
  2. 제1항에 있어서, 상기 서브스트레이트의 상면에는 상기 반도체 칩을 수납하기 위한 수납홈이 형성된 것을형성된 것을 특징으로 하는 에리어 어레이 패키지.
  3. 제2항에 있어서, 상기 수납흠에는 상, 하 방향으로 반도체 칩의 동작시 열방출을 위한 수개의 관통홀이 형성된 것을 특징으로 하는 에리어 어레이 패키지.
  4. 제1항에 있어서, 상기 서브스트레이트의 상면에는 사익 히트싱크를 설치하기 위한 단차부가 설치되어 있는 것을 특징으로 하는 에리어 어레이 패키지.
  5. 제3항에 있어서, 상기 상기 단차부에 상기 히트싱크의 결합부를 삽입하기 위한 결합공이 형성된 것을 특징으로 하는 에리어 어레이 패키지.
  6. 제1항에 있어서, 상기 전도성 볼과 반도체 칩은 써멀 그리스로 접합되어 있는 것을 특징으로 하는 에리어 어레이 패키지.
  7. 제1항에 있어서, 상기 반도체 칩의 상면과 히트싱크의 하면은 절연성 양면테이프로 부착된 것을 특징으로 하는 에리어 어레이 패키지.
  8. 제1항에 있어서, 상기 서브스트레이트는 세라막 기판인 것을 특징으로 하는 에리어 어레이 패키지.
  9. 제1항에 있어서, 상기 서브스트레이트는 피시비 기판인 것을 특징으로 하는 에리어 어레이 패키지.
  10. 서브스트레이트의 상면에 써멀 그리스가 구비된 전도성 볼을 매개로 반도체 칩을 고정부착하는 다이본딩 공정을 수행하는 단계와, 상기 반도체 칩의 주변을 고정부착하는 다이본딩공정을 수행하는 단계와, 상기 반도체 칩의 주변을 에폭시로 몰딩하는 1차 몰딩공정을 수행하는 단계와, 상기 전도성 볼과 반도체 칩을 써멀 그리스를 융착하여 부착하는 융착공정을 수행하는 단계와, 상기 반도체 칩의 상부에 히트싱크를 설치하는 복개공정을 수행하는 단계와, 상기 히트싱크의 주변을 에폭시로 몰딩하는 2차몰딩공정을 수행하는 단계와, 상기 서브스트레이트의 하면에 상기 회로선과 전기적으로 연결되는 다수개의 솔더볼을 부착하는 솔더볼형성공정을 수행하는 단계의 순서로 진행되는 것을 특징으로 하는 에리어 어레이 패키지의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950049202A 1995-12-13 1995-12-13 에리어 어레이 패키지 KR100201391B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950049202A KR100201391B1 (ko) 1995-12-13 1995-12-13 에리어 어레이 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950049202A KR100201391B1 (ko) 1995-12-13 1995-12-13 에리어 어레이 패키지

Publications (2)

Publication Number Publication Date
KR970053653A true KR970053653A (ko) 1997-07-31
KR100201391B1 KR100201391B1 (ko) 1999-06-15

Family

ID=19439551

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950049202A KR100201391B1 (ko) 1995-12-13 1995-12-13 에리어 어레이 패키지

Country Status (1)

Country Link
KR (1) KR100201391B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990050133A (ko) * 1997-12-16 1999-07-05 김영환 세라믹 패키지

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100618881B1 (ko) 2005-01-05 2006-09-01 삼성전자주식회사 열방출 효율을 증대시킨 반도체 패키지 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990050133A (ko) * 1997-12-16 1999-07-05 김영환 세라믹 패키지

Also Published As

Publication number Publication date
KR100201391B1 (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
US6528882B2 (en) Thermal enhanced ball grid array package
US5598031A (en) Electrically and thermally enhanced package using a separate silicon substrate
US6238952B1 (en) Low-pin-count chip package and manufacturing method thereof
US6600221B2 (en) Semiconductor device with stacked semiconductor chips
KR100442880B1 (ko) 적층형 반도체 모듈 및 그 제조방법
US6753600B1 (en) Structure of a substrate for a high density semiconductor package
US6728106B2 (en) Heat dissipation structure of integrated circuit (IC)
KR970024042A (ko) 관통슬롯 둘레에 에폭시 배리어가 형성된 기판 및 이를 이용한 향상된 습기 방출특성을 갖는 볼 그리드 어레이
KR980006212A (ko) 적층형 패키지
US6252178B1 (en) Semiconductor device with bonding anchors in build-up layers
TWI425599B (zh) 具有凸柱／基座之散熱座及基板之半導體晶片組體
HU216982B (hu) Csiphordozó eszköz
KR920003488A (ko) 필름 캐리어 테이프 및 그것을 내장한 적층형 멀티칩 반도체장치와 그의 제조방법
CN100550360C (zh) 具有底部散热的设备和系统及其制造方法
US5265321A (en) Integrated circuit structure with heat exchanger elements secured thereto and method of making
KR970053653A (ko) 에리어 어레이 패키지 및 그 제조방법
JPH08125287A (ja) マルチチップモジュール用配線基板の製造方法
US6756665B1 (en) Integrated circuit package structure with heat dissipating design
KR20010057046A (ko) 캐비티를 갖는 패키지 기판
KR101502668B1 (ko) 전력 모듈 패키지 및 그 제조방법
JP2686156B2 (ja) 熱放散型半導体パッケージ
JP3109475B2 (ja) 半導体集積回路
KR100343462B1 (ko) 열방출이 용이한 칩 사이즈 패키지
KR100197876B1 (ko) 반도체 패키지 및 그 제조방법
KR100321149B1 (ko) 칩사이즈 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070221

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee