KR19990050133A - 세라믹 패키지 - Google Patents

세라믹 패키지 Download PDF

Info

Publication number
KR19990050133A
KR19990050133A KR1019970069195A KR19970069195A KR19990050133A KR 19990050133 A KR19990050133 A KR 19990050133A KR 1019970069195 A KR1019970069195 A KR 1019970069195A KR 19970069195 A KR19970069195 A KR 19970069195A KR 19990050133 A KR19990050133 A KR 19990050133A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
ceramic package
cavity
stepped groove
package
Prior art date
Application number
KR1019970069195A
Other languages
English (en)
Inventor
강병영
손원준
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019970069195A priority Critical patent/KR19990050133A/ko
Publication of KR19990050133A publication Critical patent/KR19990050133A/ko

Links

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 장치에 관한 것으로, 보다 상세하게는, 열방출 능력을 향상시킨 세라믹 패키지에 관한 것이다. 본 발명의 세라믹 패키지는 상부면에 계단형 홈이 구비된 패키지 몸체의 하부면에 소정 크기의 캐버티를 구비하여 상기 패키지 몸체 내부를 관통시키고, 캐버티면 및 패키지 몸체의 하부면에는 플레이팅 공정을 통해 회로패턴을 형성한다. 그리고, 계단형 홈의 저부에는 반도체 칩을 부착시키고, 상기 반도체 칩의 후면에는 열방출 능력을 향상시키기 위한 히트 스프레더를 부착시킨다. 또한, 반도체 칩과 회로패턴간을 금속 와이어를 이용하여 전기적으로 접속시키며, 캐버티 내부는 충진제로 충진시킨다.

Description

세라믹 패키지
본 발명은 반도체 장치에 관한 것으로, 보다 상세하게는, 열방출 능력을 향상시킨 세라믹 패키지에 관한 것이다.
일반적으로, 세라믹 패키지는 반도체 칩이 부착·고정되는 세라믹 재질의 패키지 몸체와 외부의 영향으로부터 반도체 칩을 보호하도록 패키지 몸체 상에 배치되는 세라믹 재질의 캡이 유리질의 실링재에 의해 봉합된 형태이다.
도 1 은 종래의 세라믹 패키지를 설명하기 위한 도면으로서, 도시된 바와 같이, 패키지 몸체(1)는 그의 상부면에 계단형 홈이 구비되어 있고, 반도체 칩(3)은 접착제(4)의 개재하에 계단형 홈의 저부에 부착·고정되어 있다.
또한, 외부와의 전기적 신호 전달 경로를 이루는 리드(5)는 패키지 몸체(1)의 계단부(1a)로부터 패키지 몸체(1)의 외측으로 연장·배치되어 있으며, 패키지 몸체(1)의 외측으로 연장된 리드(5) 부분은 상기 패키지 몸체(1)의 외측면을 따라 수직으로 배열된다.
그리고, 반도체 칩(3)과 리드(5)는 금속 와이어(6)에 의해 전기적으로 연결되어 있으며, 계단형 홈의 상부 및 이에 인접된 패키지 몸체(1) 상부면에는 외부로부터 반도체 칩을 보호하기 위한 캡(2)이 부착되어 있다.
그러나, 상기와 같은 세라믹 패키지는 전기적 신호 전달 경로를 이루는 리드들간의 피치가 한정되기 때문에 다핀화가 어려우며, 아울러, 열방출 능력이 미비하여 반도체 칩에서 발생되는 열에 의해 패키지의 신뢰성이 저하되는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로, 다핀화가 가능함은 물론 열방출 능력이 우수한 세라믹 패키지를 제공하는데, 그 목적이 있다.
도 1 은 종래 기술에 따른 세라믹 패키지를 도시한 도면.
도 2 는 본 발명의 실시예에 따른 패키지 몸체를 도시한 도면.
도 3 는 본 발명의 실시예에 따른 세라믹 패키지를 도시한 도면.
도 4 는 본 발명의 다른 실시예에 따른 세라믹 패키지를 도시한 도면.
(도면의 주요 부분에 대한 부호의 설명)
12,42 : 홈 14,44 : 계단형 홈
16,46 : 홀 20,50 : 패키지 몸체
22 : 회로패턴 24 : 절연성 접착 테이프
26 : 레진 용액 28 : 금속 와이어
30,60 : 반도체 칩 32,62 : 본딩 패드
40 : 히트 스프레더
상기한 목적을 달성하기 위한 본 발명의 세라믹 패키지는, 상부면에 계단형 홈이 구비된 패키지 몸체의 하부면에 소정 크기의 캐버티(Cavity)를 구비하여 상기 패키지 몸체 내부를 관통시키고, 캐버티면 및 패키지 몸체의 하부면에는 플레이팅 공정을 통해 회로패턴을 형성한다.
그리고, 계단형 홈의 저부에는 반도체 칩을 부착시키고, 상기 반도체 칩의 후면에는 열방출 능력을 향상시키기 위한 히트 스프레더(Heat Spreader)를 부착시킨다. 또한, 반도체 칩과 회로패턴간을 금속 와이어를 이용하여 전기적으로 접속시키며, 캐버티 내부는 충진제로 충진시킨다.
본 발명에 따르면, 반도체 칩의 하부면에 히트 스프레더를 부착시킴으로써 패키지의 열방출 능력을 향상시킬 수 있으며, 또한, 패키지 몸체의 하부면에 회로패턴을 구비함으로써 다핀화를 실현시킬 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하도록 한다.
도 2 및 도 3 은 본 발명의 실시예에 따른 세라믹 패키지를 도시한 도면으로서, 도 2 는 본 발명의 패키지 몸체를 도시한 도면이고, 도 3 은 본 발명의 세라믹 패키지를 도시한 도면이다.
도 3 에 도시된 바와 같이, 세라믹 재질의 패키지 몸체(20)는 상부면에 계단형의 홈이 구비되어 있고, 하부면에는 상기 계단형 홈과 관통되는 캐버티가 구비되어 있으며, 캐버티면 및 패키지 몸체의 하부면에는 회로패턴(22)이 구비되어 있다. 여기서, 케버티는, 도 2 에 도시된 바와 같이, 소정 크기의 사각형 홈(12)과 상기 사각형 홈(12)의 중심부와 상기 패키지 몸체(20)의 상부면에 구비된 계단형 홈(14)의 중심부를 관통시키는 홀(16)로 이루어진다. 또한, 회로패턴(22)은 전도성 물질을 플레이팅하여 형성하며, 캐버티의 저부면 가장자리로부터 패키지 몸체의 하부면 가장자리까지 연장·배치되도록 형성한다.
계속해서, 계단형 홈의 저부에는 절연성 접착 테이프(24)의 개재하에 반도체 칩(30)이 부착되어 있고, 상기 반도체 칩(30)의 후면에는 알루미늄 또는 열전도성이 우수한 금속으로된 히트 스프레더(40)가 부착되어 있다. 여기서, 반도체 칩(30)은 장방향의 중심부에 본딩패드들이 일렬로 구비되어 센터 패드형 반도체 칩이며, 이러한 반도체 칩(30)은 그의 본딩패드 배치면이 캐버티를 향하도록 부착되어 있다.
그리고, 히트 스프레더(40)는 절연성 접착 테이프(24)를 사용하여 반도체 칩(30)의 후면에 1차로 부착시킨 후, 계단형 홈의 여분의 공간에 레진(Resin) 용액(26)을 충진시켜 상기 히트 스프레더(40)를 완전하게 고정시킨다.
계속해서, 반도체 칩의 본딩패드들(32)과 회로패턴들(22)은 금(Au) 또는 전도성이 우수한 금속 와이어(28)에 의해 전기적으로 연결되며, 캐버티는 외부의 영향으로부터 반도체 칩이 보호되도록 레진 용액(26)으로 충진된다.
상기와 같은 구조를 갖는 본 발명에 따른 세라믹 패키지는 반도체 칩의 후면에 히트 스프레더를 부착시키기 때문에 열방출 능력을 향상시킬 수 있으며, 또한, 패키지의 외부 단자를 플레이팅 공정을 통해 패키지 몸체의 하부면에 배치되도록 함으로써 리드들을 배치시키는 종래의 경우보다 다핀화를 실현시킬 수 있다.
한편, 본 발명의 실시예에서는 센터 패드형 반도체 칩을 탑재시키는 경우를 도시하고 설명하였지만, 본딩패드들이 가장자리에 구비되는 퍼리퍼럴(Peripheral) 패드형 반도체 칩을 패키지 몸체내에 탑재시킬 경우에는, 도 4 에 도시된 바와 같이, 계단형 홈을 관통하는 캐버티의 형태를 변경하여 반도체 칩의 본딩패드들과 회로패턴이 연결되도록 만든다.
즉, 도시된 바와 같이, 패키지 몸체(50)의 하부면에 소정 크기의 사각형 홈(42)을 형성하고, 이러한 사각형 홈(42)과 패키지 몸체(50)의 상부면에 구비되는 계단형 홈(44)을 관통시키는 홀(46)을 상기 사각형 홈(42)의 양측 가장자리에 근접된 부분에 형성하고, 이러한 홀을 통해 퍼리퍼럴 반도체 칩(60)의 본딩패드(62)와 회로패턴(22)간을 금속 와이어(28)로 연결한다.
이상에서와 같이, 본 발명의 세라믹 패키지는 반도체 칩의 후면에 히트 스프레더를 부착시킴으로써 열방출 능력을 향상시킬 수 있으며, 아울러, 패키지 몸체의 하부면에 회로패턴을 형성함으로써 다핀화를 실현할 수 있다.
한편, 여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.

Claims (8)

  1. 상부면에 계단형의 홈이 구비되고, 하부면에는 상기 계단형의 홈과 관통되는 캐버티가 구비된 세라믹 재질의 패키지 몸체;
    상기 패키지 몸체의 캐버티면 및 하부면에 구비되는 회로패턴;
    상기 계단형 홈의 저부에 부착되는 반도체 칩;
    상기 반도체 칩의 후면에 부착되는 히트 스프레더;
    상기 캐버티를 통하여 반도체 칩의 본딩패드와 회로패턴간을 전기적으로 연결시키는 금속 와이어; 및
    계단형 홈과 캐버티 내부를 충진시키는 충진제를 포함하는 것을 특징으로 하는 세라믹 패키지.
  2. 제 1 항에 있어서, 상기 캐버티는 소정 크기의 사각형 홈과, 상기 사각형 홈의 중심부와 계단형 홈의 중심부를 관통시키는 홀로 이루어진 것을 특징으로 하는 세라믹 패키지.
  3. 제 2 항에 있어서, 상기 반도체 칩은 센터 패드형인 것을 특징으로 하는 세라믹 패키지.
  4. 제 1 항에 있어서, 상기 반도체 칩은 절연성 접착 테이프의 개재하에 상기 계단형 홈의 저부에 부착된 것을 특징으로 하는 세라믹 패키지.
  5. 제 1 항에 있어서, 상기 히트 스프레더는 절연성 접착 테이프의 개재하에 상기 반도체 칩의 후면에 부착된 것을 특징으로 하는 세라믹 패키지.
  6. 제 1 항에 있어서, 상기 충진제는 레진(Resin)인 것을 특징으로 하는 세라믹 패키지.
  7. 제 1 항에 있어서, 상기 캐버티는 소정 크기의 사각형 홈과, 상기 사각형 홈의 가장자리 부분과 계단형 홈의 가장자리 부분을 관통시키는 홀로 이루어진 것을 특징으로 하는 세라믹 패키지.
  8. 제 7 항에 있어서, 상기 반도체 칩은 퍼리퍼럴(Peripheral) 패드형 반도체 칩인 것을 특징으로 하는 세라믹 패키지.
KR1019970069195A 1997-12-16 1997-12-16 세라믹 패키지 KR19990050133A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970069195A KR19990050133A (ko) 1997-12-16 1997-12-16 세라믹 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970069195A KR19990050133A (ko) 1997-12-16 1997-12-16 세라믹 패키지

Publications (1)

Publication Number Publication Date
KR19990050133A true KR19990050133A (ko) 1999-07-05

Family

ID=66090479

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970069195A KR19990050133A (ko) 1997-12-16 1997-12-16 세라믹 패키지

Country Status (1)

Country Link
KR (1) KR19990050133A (ko)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05243418A (ja) * 1992-02-27 1993-09-21 Nec Corp プラスチックpga型半導体装置
JPH06112377A (ja) * 1992-09-29 1994-04-22 Shinko Electric Ind Co Ltd セラミックパッケージ
JPH06342855A (ja) * 1993-06-02 1994-12-13 Hitachi Ltd 中蓋付き半導体パッケージ
JPH09148486A (ja) * 1995-11-25 1997-06-06 Sony Corp ボールグリッドアレイパッケージ型半導体装置
KR970053653A (ko) * 1995-12-13 1997-07-31 문정환 에리어 어레이 패키지 및 그 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05243418A (ja) * 1992-02-27 1993-09-21 Nec Corp プラスチックpga型半導体装置
JPH06112377A (ja) * 1992-09-29 1994-04-22 Shinko Electric Ind Co Ltd セラミックパッケージ
JPH06342855A (ja) * 1993-06-02 1994-12-13 Hitachi Ltd 中蓋付き半導体パッケージ
JPH09148486A (ja) * 1995-11-25 1997-06-06 Sony Corp ボールグリッドアレイパッケージ型半導体装置
KR970053653A (ko) * 1995-12-13 1997-07-31 문정환 에리어 어레이 패키지 및 그 제조방법

Similar Documents

Publication Publication Date Title
US5293301A (en) Semiconductor device and lead frame used therein
US5508556A (en) Leaded semiconductor device having accessible power supply pad terminals
US5615089A (en) BGA semiconductor device including a plurality of semiconductor chips located on upper and lower surfaces of a first substrate
EP1374305B1 (en) Enhanced die-down ball grid array and method for making the same
KR940007649B1 (ko) 반도체 패키지
US5708304A (en) Semiconductor device
KR20030041860A (ko) 향상된 리드리스 칩 캐리어
KR20000026955A (ko) 반도체 패키지 및 그 제조방법
KR970013236A (ko) 금속 회로 기판을 갖는 칩 스케일 패키지
KR101555300B1 (ko) 외부 본딩 영역을 구비하는 반도체 파워 모듈 패키지
US7193302B2 (en) Leadless semiconductor package
KR20010056618A (ko) 반도체패키지
JP2018190882A (ja) 半導体装置
KR19990050133A (ko) 세라믹 패키지
KR20020057351A (ko) 볼 그리드 어레이 패키지와 그 실장 구조
US6265769B1 (en) Double-sided chip mount package
KR100444170B1 (ko) 반도체패키지
JP2522182B2 (ja) 半導体装置
KR0173930B1 (ko) 리드 프레임을 이용한 볼 그리드 어레이 패키지
KR0163524B1 (ko) 덮개형 패키지 몸체의 내측면에 도전성 패턴이 형성된 볼 그리드 어레이 패키지
KR100250148B1 (ko) 비지에이 반도체 패키지
KR20000004424A (ko) 스택 칩 패키지
JPS6245159A (ja) 半導体装置
KR200198441Y1 (ko) 반도체버텀리드패키지
KR100193139B1 (ko) 반도체 세라믹 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application