JPH0637404A - 開裂ファセットを備えるレーザ・ダイオードのフル・ウェハ加工方法 - Google Patents

開裂ファセットを備えるレーザ・ダイオードのフル・ウェハ加工方法

Info

Publication number
JPH0637404A
JPH0637404A JP5100797A JP10079793A JPH0637404A JP H0637404 A JPH0637404 A JP H0637404A JP 5100797 A JP5100797 A JP 5100797A JP 10079793 A JP10079793 A JP 10079793A JP H0637404 A JPH0637404 A JP H0637404A
Authority
JP
Japan
Prior art keywords
laser
facets
cleaving
full wafer
etch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5100797A
Other languages
English (en)
Inventor
Theodor Forster
テオドール・フォスター
Christoph Harder
クリストフ・ハーダー
Albertus Oosenbrug
アルベルテュス・オーセンブリュッフ
Gary W Rubloff
ギャリー・ダブリュー・ルブロフ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH0637404A publication Critical patent/JPH0637404A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H01S5/0202—Cleaving
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/028—Dicing

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Lasers (AREA)
  • Dicing (AREA)

Abstract

(57)【要約】 【目的】 同一ウェハ上に多数のレーザ・ダイオードが
作成され、そのミラー・ファセットが前記レーザのアン
ダーエッチ部分のフル・ウェハ開裂によって画定され
る、開裂したミラー・ファセットを備えるレーザ・ダイ
オードのフル・ウェハ加工方法を提供すること。 【構成】 作成しようとするレーザの光軸に垂直で、相
互に平行しており、その間隔によってレーザ・キャビテ
ィの長さｌｃと、隣接するレーザ・ダイオードのファセ
ット間の間隔ｌｂとを画定するマークをレーザ構造層の
上面に刻み込むことにより、開裂すべきファセットの位
置を画定し、刻みマーク間にエッチ・ウィンドウを与え
るエッチ・マスク・パターンを形成してトレンチをエッ
チし、上部を部分的にアンダーエッチし、刻みマークに
沿って超音波でまたは機械的に開裂させる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、開裂したミラー・ファ
セットを有するレーザ・ダイオードをフル・ウェハ加工
する方法に関する。様々な化合物半導体に適用できる本
発明の方法によれば、同一ウェハ上に多数のレーザ・ダ
イオードが作成され、そのミラー・ファセットは前記レ
ーザのアンダーエッチ部分のフル・ウェハ開裂によって
定義される。この方法を用いると、ウェハを個々のレー
ザ・チップに分割する前に、開裂したファセットのフル
・ウェハ処理及びレーザのフル・ウェハ試験が可能にな
る。
【０００２】
【従来の技術】半導体レーザ・ダイオードは、寸法がコ
ンパクトであり、かつその技術が関連する電子回路の技
術と整合性をもつため、広範な情報処理システムで使用
されている。それらは、データ通信、光記憶、光印刷な
どの分野で使用されている。最も広く使用されているの
は、第III族／第Ｖ族化合物材料であり、特にＡｌＧａ
Ａｓレーザが広く使用されている。
【０００３】歴史的に見ると、レーザのキャビティの長
さを定義するミラー・ファセットは、レーザ・バー、す
なわちデバイスの活性導波管を含む成層構造の開裂によ
って得ていた。開裂により、通常は単一でしばしば高品
質のデバイスが得られるが、それにはさらにミラーの不
動態化や試験などの個別処理が必要である。各個別レー
ザ・ダイオード用にこうした追加の加工ステップが必要
なため、その製造及び検査のコストが法外に増大してい
る。
【０００４】さらに最近には、集積規模増大の傾向が強
いが、それには、レーザ・ダイオードの少なくとも１つ
の開裂ミラー・ファセットの代りにエッチングによるミ
ラーを使用する必要がある。高品質のエッチ・ミラーを
得るために大きな進歩が行われてきたので、この技術は
非常に有望に思われる。これを用いると、ミラー・コー
ティングや試験などの工程をフル・ウェハ・レベルで実
施することができ、操作の軽減、歩留りの向上、製造及
び試験コストの削減といった利益が得られる。さらに、
レーザ・ミラーのエッチングにより、同一基板上に他の
各種デバイスをモノリシックに集積することが可能とな
る。
【０００５】Ｈ．ブラウフェルト（Blauvelt）等の論
文"AlGaAs Lasers with Micro-Cleaved Mirrors Suitab
le for Monolithic Integration"、 Applied Physics L
etters、Vol.40、No.4（1989年2月）、pp.289〜290に、
レーザの基板を開裂せずにＡｌＧａＡｓレーザのミラー
を開裂する技法が報告されている。このような微細開裂
レーザ・ダイオードを使用すると、同一基板上に他の電
子デバイスをモノリシックに集積することが可能とな
る。微細開裂ファセットを有するレーザ・ダイオード
は、アルミニウム含有量の高い中間ＡｌＧａＡｓ層でＧ
ａＡｓ基板から分離されていると記述されている。この
ＡｌＧａＡｓ層のアルミニウム含有量が高いためにこの
構造の熱抵抗が増大し、この層の上にエピタキシアル層
を成長させることがより難しくなっている。ファセット
を開裂する前に、前記のＡｌＧａＡｓ中間層を選択的に
エッチして、レーザ・ダイオードのエピタキシアル成長
層をアンダーエッチする。このエッチ・ステップによ
り、開裂することのできる片持ちばり構造が得られる。
微細開裂ファセットの位置は、前記片持ちばりの下のエ
ッチ溝の縁部によって画定される。この技法の主な欠点
は、片持ちばりの長さが、したがって開裂すべきファセ
ットの位置が、エッチング剤の濃度とエッチ時間に強く
依存することである。このため、ファセットの位置によ
って決まる、レーザ・キャビティの長さが精密に画定で
きない。
【０００６】
【発明が解決しようとする課題】本発明の主目的は、エ
ッチ・ミラーを有するレーザのフル・ウェハ製造から知
られるフル・ウェハ加工の諸利点と、開裂ファセットの
諸利益を併せもつ、レーザ・ダイオードのフル・ウェハ
加工を行う方法を提供することにある。
【０００７】本発明の他の目的は、モノリシック集積用
の開裂ファセットを有するレーザ・ダイオードを作成す
る方法を提供することにある。
【０００８】
【課題を解決するための手段】前記の目的は、レーザ基
板またはレーザを装着したキャリア基板を開裂させずに
ミラー・ファセットを開裂させる、レーザ・ダイオード
のフル・ウェハ加工によって達成された。刻んだマーク
に沿って開裂することのできるアンダーエッチ構造を得
るための様々な方法が与えられている。こうした刻んだ
マークの位置が、レーザ・キャビティの長さを精密に画
定する。本発明の方法を用いると、個々のレーザ・チッ
プを分離する前に、開裂ファセットのフル・ウェハ処理
及びフル・ウェハ試験が可能となる。
【０００９】
【実施例】以下では、開裂ファセットを有するレーザ・
ダイオードのフル・ウェハ加工のための本発明の方法の
異なる３種の実施態様について述べる。本発明のこれら
の異なる実施態様は、対応する図を参照しながらより詳
しく説明する、下記の単純化された諸ステップに基づく
ものである。
【００１０】通常は基板の上にエピタキシアル成長され
る複数の層からなる、従来型のレーザ構造から出発し
て、作成すべきレーザ・チップの寸法を画定するため、
前記基板の表面またはレーザ構造を装着したキャリア基
板の裏面にハーフカット・パターンを形成しなければな
らない。基板を、前記ハーフカット・パターンにより、
その一辺が作成すべきレーザ・キャビティの長さよりも
長く、他辺が少なくとも作成すべきレーザ・ダイオード
の幅と同じ長さである、長方形の領域に分割する。この
ハーフカット・パターンは、基板の裏面に切り込むこと
により、あるいは、例えばダイアモンド・スクライバを
使って基板中に刻み込むことによって作成できる。
【００１１】次に、前記レーザ構造の表面にマークを刻
むことにより、レーザ・キャビティの長さを画定する。
レーザ・ファセットはこれらのマークに沿って開裂する
ことになる。刻んだマークは実質上平行であり、その間
隔がキャビティの長さを精密に画定する。表面のハーフ
カット・パターンは刻んだマークと整列していなければ
ならない。
【００１２】前記レーザ構造の上に、パターン付きエッ
チ・マスクを、その長方形部分が形成すべきレーザをカ
バーするように形成する。前記マスク中のエッチ・ウィ
ンドウは、隣接するレーザ・ダイオード同士のファセッ
トの間にあり、これを使ってその間にトレンチをエッチ
することができる。これらのトレンチは、少なくともレ
ーザ構造の上側部分を貫通してエッチされる。次のステ
ップで、この上側部分を、基板全体を開裂せずにレーザ
のファセットが開裂できる程度にまでアンダーエッチす
る。この加工ステップの後、エッチ・マスクを除去す
る。次に、レーザ・ファセットのフル・ウェハ開裂を行
う。これは、例えばニードルの束を使って前記のアンダ
ーエッチされたオーバーハング部分に力を当てることに
より、機械的に行うことができる。他の方法には、超音
波振動による開裂、ローラ機構その他の機械的取付具の
使用、及び図２１ないし２３に関して説明するような、
開裂すべきオーバーハング部分の端部に配設した薄膜ス
タッドの使用がある。
【００１３】依然として共通基板上にあり、今や開裂し
たレーザ・ファセットを有するレーザを、ファセットに
不動態化層を付着し、またはそのフル・ウェハ試験を行
い、あるいはその両方を行うことによって、さらに加工
することができる。高品質のレーザ・ファセットを得る
には、このステップを汚染のない環境で実施しなければ
ならない。
【００１４】最後に、基板を裏面上のそのハーフカット
・パターンに沿って開裂することにより、レーザ・ダイ
オードを分離する。これは、当技術分野で周知のローラ
・バー開裂装置にウェハ全体を通すことによって行え
る。これらのステップをすべて前記の順序で実施する必
要がないことは明らかである。少なくともこれらの工程
ステップのうちのいくつかでは、よく制御された雰囲
気、好ましくは汚染のない環境を用意することが好まし
い。本発明はＧａＡｓ、Ｉｎｐなど様々な化合物半導体
の系に適合できる。２重ヘテロ構造レーザや量子井戸レ
ーザ、広幅接点、リッジ導波管構造、埋設導波管構造な
ど、異なる種類のレーザが前記のようにして加工でき
る。
【００１５】以下では、本発明の方法の第１の実施態様
について述べる。その諸加工ステップを図１ないし１０
に示す。本発明の方法の前記の第１の実施態様によって
作成した、キャリア基板の一部分に装着した広幅接点レ
ーザ・ダイオード２０からなるレーザ・チップ２１の上
面図を図１１に示す。ＧａＡｓ基板の上にあるＧａＡｓ
のエピタキシアル成長層からなるレーザ構造１０が、本
発明の第１の実施態様の出発点となる。レーザ構造１０
の諸層は、光学的及び電気的閉じ込めを行い、作成され
るレーザの発光領域は活性層によって画定される。図１
に示すように、このレーザ構造１０はキャリア基板１１
の上に装着されている。このキャリア基板１１は、シリ
コン、サファイア、ダイアモンドなどの材料からなるこ
とが好ましい。キャリア構造１１は、レーザのヒート・
シンクとして適していなければならず、またレーザ構造
１０の無応力装着を保証しなければならない。熱伝導率
が高い材料を選ぶことによってレーザの効率的な冷却が
保証でき、キャリア基板１１とレーザ構造１０の熱膨張
率を一致させることによって無応力装着が得られる。図
２に示すように、ハーフカット・パターン１２がキャリ
ア基板１１の背面にカットされている。このハーフカッ
ト・パターン１２は、それがキャリア基板１１を方形の
区域に分割しているという特徴をもつ。ハーフカット・
パターン１２によって画定される方形の寸法（ｌａ×ｌ
ｇ）は、作成しようとするレーザの寸法（ｌｃ×ｌｈ）
よりやや大きい。カットの深さは、キャリア基板１２の
材質とその厚さに依存する。このステップは、全工程の
終りにレーザ・チップを分離するのにどの技法を使用す
るかに応じて、いつ実施することもでき、また省略する
こともできる。
【００１６】次いで、このレーザ構造とキャリア基板の
サンドイッチ構造を次の加工ステップにかけて、キャビ
ティの長さｌｃ及び開裂すべきレーザ・ファセットの位
置を精密に画定する。これを実施するために、レーザ構
造１０上にダイアモンド・スクライバ・マーク１３を刻
む。この刻んだマーク１３は、サンドイッチ構造の背面
のハーフカット・パターン１２と粗く整列していなけれ
ばならない。これは、赤外顕微鏡を使って、このサンド
イッチ構造を透視することにより実施できる。というの
は、大部分の半導体は赤外線を透過するからである。
【００１７】上面に刻みマーク５１．ｎ（実線）を備
え、背面にハーフカット・パターン５３．ｎ（破線）を
備える典型的なウェハ５５を図２０に示す。この図を見
るとわかるように、レーザ５４のキャビティの長さｌｃ
は、２本の平行な刻みマーク５１．１と５１．２の間隔
によって画定される。隣接するレーザのファセット間の
間隔は、例えばマーク５１．２と５２．１によって決ま
る。レーザ・チップの長さｌａと幅ｌｈは、ハーフカッ
ト・パターンの方形カット５３．１と５３．２によって
画定される。ハーフカット・パターンと刻みマークは共
に図２０に示すように整列していなければならない。
【００１８】次に、前記のサンドイッチ構造の上面を、
図４に示すようにパターン付きエッチ・マスク１４、例
えばフォトリソグラフィによって作成したレジスト・マ
スクで覆う。これは、作成しようとするレーザの寸法よ
りやや大きな方形部分からなる。この方形部分の長さｌ
ｄは、キャビティの長さｌｃよりも大きく、したがって
マスクは刻みマーク１３と重なり合う。パターン付きマ
スク１４を刻みマーク１３に対して位置合せして、エッ
チ・ウィンドウ１５が、隣接するファセットの位置を画
定する刻みマーク１３のちょうど間にくるようにする。
これらのエッチ・ウィンドウ１５の幅ｌｅは、図３及び
４に示すように、開裂すべきファセットの位置を画定す
る前記刻みマーク１３の間隔ｌｂよりも小さい。前記の
パターン付きエッチ・マスク１４を形成した後、前記レ
ーザ構造１０中にトレンチをエッチする。これらのトレ
ンチの寸法と位置は、図５に示すように、エッチ・ウィ
ンドウ１５によって決まる。レーザ構造１０の異方性エ
ッチングを確保するため、反応性イオン・エッチング
（ＲＩＥ）が好ましい。キャリア基板１１がトレンチの
底面で露出している。
【００１９】次に、レーザ構造１０を部分的にアンダー
エッチして、オーバーハングする部分を形成する。これ
らの部分は、次のステップのうちの１ステップで開裂さ
せることができる。このアンダーエッチングは、キャリ
ア基板１１を等方性エッチするエッチャントを使って実
施する。エッチ溝１６の幅ｌｆが隣接する刻みマーク１
３の間隔ｌｂよりも大きくなるように、エッチ時間を制
御しなければならない。前記の刻みマーク１３に沿った
レーザ・ファセットの開裂を可能にするために、レーザ
構造１０の適切なアンダーエッチングが必要である。
【００２０】次のステップで、エッチ・マスク１４を除
去する。これは、サンドイッチ構造全体をアセトンで洗
浄するか、または超音波浴中でレジストの除去を実行す
ることによって行える。図８の詳細図に示すように、レ
ーザ構造１０のオーバーハングする端部を、例えば概略
的に図示したニードルを使って、前記の刻みマーク１３
に沿って機械的に開裂させることができる。開裂は前記
のマーク１３に沿って起こり、ファセットは破線１７と
実質上平行となる。この図からわかるように、ファセッ
トの開裂によって、オーバーハング部分の全体ではなく
て、レーザ構造１０の小さな部分だけが除去される。こ
のフル・ウェハ開裂の後、レーザ・キャビティの長さｌ
ｃは、レーザ２０の対向するファセット１８と１９によ
って決まる。
【００２１】この開裂したファセットの酸化防止のた
め、ミラー不動態化層を付着することができる。開裂フ
ァセットは、その被覆前に汚染物質を含まない状態でな
ければならない。ファセットを被覆する方法としては、
次の２つの方法が考えられる。 １）サンドイッチ構造を回転運動し、一方向から付着を
実施する（図９参照）。 ２）回転なしで両側から付着を実施する。
【００２２】このステップの後、個々のレーザ・ダイオ
ードは準備が完了している。これらのレーザ・ダイオー
ドはまだ１枚のキャリア基板１１の上面にあるので、レ
ーザのフル・ウェハ試験を実施することが可能である。
最後に、図１０に示すようにレーザ・ダイオードを分離
してレーザ・チップ２１にする。これは、キャリア・ウ
ェハをハーフカット・パターン１２に沿って機械的に開
裂させることによって行える。半導体チップを開裂させ
る方法及び装置は、様々なものが知られている。そのう
ち３つの方法は、１９７７年８月３０日発行の米国特許
第４０４４９３７号、欧州特許出願公開第０３６３５４
８号、及び欧州特許出願公開第０４５７９９８号に開示
されている。
【００２３】上記の工程によって作成したレーザ・チッ
プ２１の上面図を図１１に示す。レーザ・ダイオード２
０は、キャビティ長さｌｃ及び幅ｌｈを有する。このダ
イオード２０は、キャリア基板１１の一部分に乗ってい
る。その部分の寸法（ｌａ×ｌｇ）は、最初にキャリア
基板１１の背面に切り込まれたハーフカット・パターン
によって決まる（図２参照）。レーザ２０のファセット
１８及び１９は、図１１に概略的に示すように、不動態
化層２２で被覆されている。
【００２４】次に、開裂ファセットを有するレーザ・ダ
イオードのフル・ウェハ加工方法の第２の実施態様を提
案する。この工程は、図１２ないし１７に示すように、
キャリア基板を使用する必要のないことがその主な特徴
である。この工程は、基板３４上にある複数のエピタキ
シアル成長させた層３１〜３３を備えるレーザ構造３０
から開始する。この場合、層３２は、上部被覆層３１と
下部被覆層３３の間に埋め込まれた活性層である。第１
の方法と同様に、ハーフカット・パターン３５によっ
て、作成しようとするレーザ・チップの寸法が決まる。
このハーフカット・パターン３５を基板３４の背面に刻
み込む。図１３に示す次のステップで、レーザ構造３０
の最上層３１に平行なマーク３６を刻み込む。先に図３
に関して述べたのと同様に、これらのマーク３６によ
り、開裂すべきファセットの位置が決まる。
【００２５】この場合も、エッチ・ウィンドウ３８を有
するパターン付きエッチ・マスク３７をレーザ構造３０
の上面に付着させる。エッチ・ウィンドウ３８は、図１
４に示すように、マーク３６に対して位置合せされてい
る。
【００２６】次のステップで、レーザ構造３０の上部を
貫通して、底面３９が基板３４内にあるトレンチを異方
性エッチする。レーザ構造３０の前記の上部をアンダー
エッチする前に、図１６に概略的に示すように、トレン
チの側壁をエッチ保護層８１で保護しておくことができ
る。この任意選択のエッチ保護層８１を付着させる際、
トレンチの底面３９は覆わないままに残しておく必要が
ある。
【００２７】任意選択のエッチ保護層８１を用いずに、
層３１〜３３からなる上部をアンダーエッチするには、
主としてＧａＡｓ基板３４を攻撃する、選択性の高いエ
ッチャントを使用する必要がある。この上部を、エッチ
保護を施してまたは保護なしでアンダーエッチすると、
オーバーハング部分が形成され、これを破線８３及び刻
みマーク３６に沿って開裂させることができる。エッチ
溝８２の幅は、隣接するマーク３６の間隔よりも大きく
なければならない。この工程の最後の数ステップは、図
９及び１０に示したステップと同じである。
【００２８】本発明の第３の実施態様に関して、アンダ
ーエッチされるレーザ構造の修正を提案する。この修正
は、第２のエッチ・ステップでエッチャントによって生
じる損傷を軽減するためのものである。エピタキシアル
成長層を含む従来型のレーザ構造を、薄いエッチ・スト
ップ層４５、好ましくはその上面でさらにエピタキシア
ル成長を行う基礎となる層を付着することによって修正
しなければならない。典型的なエッチ・ストップ層は、
Ｋ．ヒコサカ等の論文"Selective Dry Etchingof AIGaA
s-GaAs Heterojunction"、Japanese Journal of Applie
d Physics、Vol.20、No.11（1981年11月）、pp.L847〜L
850、及びＫ．Ｌ．シーワード（Seaward）等の論文"An
Analytical Study of Etch-Stop Reactions for GaAs o
n AlGaAs in CCl2F2 Plasma"、Journal of Applied Phy
sics、Vol.61、No.6（1987年3月）、pp.2358〜2364に報
告されている。レーザの性能に有害な影響を与えないエ
ッチ・ストップ層が好ましい。
【００２９】このエッチ・ストップ層４５を基板４４の
上面に付着させ、エピタキシアル層４１〜４３で覆った
ものを、図１８に示す。次に、このレーザ構造４０を、
図１２〜図１５に示した工程と同様にして処理する。図
１５と同様の、その底面が基板４４中に延びるトレンチ
をエッチした後、図１９に示すように、上部をアンダー
エッチしなければならない。主として基板を攻撃する、
適当なエッチャントを選定する。図１６に関して述べた
ような任意選択のエッチ保護層を使用するときは、構造
４０の、エッチャントの攻撃を受けてはならないすべて
の部分が保護されているので、基板４４中に溝４９をエ
ッチするためにどのエッチャントを使用するかの選択は
もはや重要ではない。レーザ構造４０のトレンチ４８
は、ＲＩＥチャンバ内で異方性エッチされる。溝４９
は、例えばＨＣｌまたはＨＣｌ：Ｈ2Ｏ2：Ｈ2Ｏを使っ
てエッチすることができる。
【００３０】先に述べたように、フル・ウェハ開裂は、
図２１に概略的に示す薄膜スタッド６０を使って実施す
ることができる。これらの薄膜スタッド６０は、エッチ
・マスク６３を付着させパターン付けする前に、標準的
なリソグラフィ技法及び付着技法を用いてレーザ構造６
１の上面に形成しておく。これらのスタッド６０を形成
するのに使用する材料は、開裂力をレーザ構造６１のオ
ーバーハング部分に伝達するのに十分なだけの硬さのも
のでなければならない。図２２及び２３に示すように、
ローラ機構７０またはバー７１を使いこれをスタッド６
０に押し付けてスタッド６０に開裂力を加えることによ
り、オーバーハング部分を開裂させることができる。こ
のスタッドのもう１つの利点は、パターン付きエッチ・
マスク６３の位置合せのためのマーカとしても使用でき
ることである。この２つの技法ならびに「ニードル技
法」（図８参照）は、超音波開裂に比べて、すべてのフ
ァセットがワンショットで開裂するという利点を有す
る。超音波開裂では、振動がすべてのファセットをうま
く開裂させるのに十分な強さだったかどうかの制御が必
要である。これらの振動のエネルギー及び周波数は、オ
ーバーハング部分である種の共鳴が得られるように、オ
ーバーハング部分の長さに対してある関係にしなければ
ならない。超音波によるフル・ウェハ開裂を可能にする
には、オーバーハングの長さをレーザ構造全体にわたっ
て同一にしなければならない。
【００３１】
【発明の効果】本発明の方法によれば、ウェハを個々の
レーザ・チップに分割する前に、開裂したファセットの
フル・ウェハ処理及びレーザのフル・ウェハ試験が可能
になる。
【図面の簡単な説明】
【図１】キャリア基板に乗せた従来型のレーザ・ウェハ
を示す、本発明の第１の方法による工程の１ステップに
おける概略断面図である。
【図２】背面のハーフカット・パターンを示す、本発明
の第１の方法による工程の１ステップにおける概略断面
図である。
【図３】ダイアモンド・スクライバ・マークを示す、本
発明の第１の方法による工程の１ステップにおける概略
断面図である。
【図４】パターン付きエッチ・マスクを示す、本発明の
第１の方法による工程の１ステップにおける概略断面図
である。
【図５】トレンチのエッチングを示す、本発明の第１の
方法による工程の１ステップにおける概略断面図であ
る。
【図６】レーザ・ウェハのアンダーエッチングを示す、
本発明の第１の方法による工程の１ステップにおける概
略断面図である。
【図７】パターン付きエッチ・マスクの除去を示す、本
発明の第１の方法による工程の１ステップにおける概略
断面図である。
【図８】フル・ウェハ・ミラーの開裂を拡大して示す、
本発明の第１の方法による工程の１ステップにおける概
略断面図である。
【図９】フル・ウェハ・ミラーの処理を示す、本発明の
第１の方法による工程の１ステップにおける概略断面図
である。
【図１０】レーザ・チップの分離を示す、本発明の第１
の方法による工程の１ステップにおける概略断面図であ
る。
【図１１】図１ないし１０に示すように加工した幅広接
点レーザ・チップの概略上面図である。
【図１２】背面にハーフカット・パターンを有する従来
型のレーザ・ウェハを示す、本発明の第２の方法による
工程の１ステップにおける概略断面図である。
【図１３】ダイアモンド・スクライバ・マークを示す、
本発明の第２の方法による工程の１ステップにおける概
略断面図である。
【図１４】パターン付きエッチ・マスクを示す、本発明
の第２の方法による工程の１ステップにおける概略断面
図である。
【図１５】トレンチのエッチングを示す、本発明の第２
の方法による工程の１ステップにおける概略断面図であ
る。
【図１６】任意選択のエッチ保護層を拡大して示す、本
発明の第２の方法による工程の１ステップにおける概略
断面図である。
【図１７】上部層のアンダーエチングを示す、本発明の
第２の方法による工程の１ステップにおける概略断面図
である。
【図１８】開裂したファセットを有するレーザ・ダイオ
ードを加工するための第３の方法による、中間エッチ・
ストップ層を備えたレーザ構造の概略断面図である。
【図１９】第３の方法によって加工した構造のアンダー
エッチ部分を示す拡大詳細図である。
【図２０】上面に刻みマークを備え、背面にハーフカッ
ト・パターンを備える、レーザ・ウェハの上面図であ
る。
【図２１】オーバーハング部分のフル・ウェハ開裂を可
能にする薄膜スタッドを備える、レーザ・ウェハの断面
図である。
【図２２】機械的フル・ウェハ開裂のためのローラ開裂
技法の概略断面図である。
【図２３】機械的フル・ウェハ開裂のためのバー開裂技
法の概略断面図である。
【符号の説明】
１０ レーザ構造 １１ キャリア基板 １２ ハーフカット・パターン １３ 刻みマーク １４ パターン付きエッチ・マスク １５ エッチ・ウィンドウ １６ エッチ・グループ １８ ファセット １９ ファセット ２０ レーザ・ダイオード ２１ レーザ・チップ
フロントページの続き (72)発明者 クリストフ・ハーダー スイス連邦 シー・エイチ8038、チューリ ヒ、レンガーシュトラーセ66 (72)発明者 アルベルテュス・オーセンブリュッフ スイス連邦 シー・エイチ8135、ラングナ ウ・アム・アルビス、ヴィースヴァルトヴ ェーク20 (72)発明者 ギャリー・ダブリュー・ルブロフ アメリカ合衆国10597、ニューヨーク州ワ カバク、レッドコート・レーン

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】基板の上面に形成される複数の層を備える
    レーザ構造から出発して、開裂ファセットを備える半導
    体レーザ・ダイオードをフル・ウェハ加工するための方
    法であって、 ａ）作成しようとするレーザの光軸に垂直で、相互に平
    行しており、その間隔によってレーザ・キャビティの長
    さｌｃと、隣接するレーザ・ダイオードのファセット間
    の間隔ｌｂとを画定するマークを、前記の層の上面に刻
    み込むことにより、開裂すべきファセットの位置を画定
    するステップと、 ｂ）作成しようとする各レーザ・ダイオードを覆い、隣
    接するレーザのファセットの位置を画定する刻みマーク
    間にエッチ・ウィンドウを与えるエッチ・マスク・パタ
    ーンで、前記の層の最上部を覆うステップと、 ｃ）前記エッチ・ウィンドウによって形状と位置が画定
    されるトレンチを、少なくとも前記レーザ構造の上部中
    にエッチするステップと、 ｄ）前記の上部を部分的にアンダーエッチして、前記刻
    みマークに沿って前記の上部を開裂することにより、レ
    ーザ構造全体を開裂させずに、前記レーザ・ファセット
    が画定できるようにするステップと、 ｅ）アンダーエッチされた前記の上部を前記刻みマーク
    に沿って超音波でまたは機械的に開裂させて、前記の層
    及び前記光軸に垂直なファセットを形成するステップ
    と、 ｆ）レーザ・ダイオードを隣接するレーザ間で開裂させ
    ることにより分離するステップとを含む半導体レーザ・
    ダイオードのフル・ウェハ加工方法。
JP5100797A 1992-06-09 1993-04-27 開裂ファセットを備えるレーザ・ダイオードのフル・ウェハ加工方法 Pending JPH0637404A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP92810438A EP0573724B1 (en) 1992-06-09 1992-06-09 Full-wafer processing of laser diodes with cleaved facets
CH92810438.9 1992-06-09

Publications (1)

Publication Number Publication Date
JPH0637404A true JPH0637404A (ja) 1994-02-10

Family

ID=8211936

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5100797A Pending JPH0637404A (ja) 1992-06-09 1993-04-27 開裂ファセットを備えるレーザ・ダイオードのフル・ウェハ加工方法

Country Status (4)

Country Link
US (1) US5284792A (ja)
EP (1) EP0573724B1 (ja)
JP (1) JPH0637404A (ja)
DE (1) DE69204828T2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100421224B1 (ko) * 2001-12-17 2004-03-02 삼성전기주식회사 반도체 레이저 다이오드 분리 방법
JP4790819B2 (ja) * 2006-10-20 2011-10-12 ホアウェイ・テクノロジーズ・カンパニー・リミテッド ハイブリッド集積された１×ｎ個のｄｗｄｎ送信機用の方法及びシステム
JP5637332B1 (ja) * 2013-07-01 2014-12-10 富士ゼロックス株式会社 半導体片の製造方法、半導体片を含む回路基板および電子装置、ならびに基板のダイシング方法
JP5664820B1 (ja) * 2013-07-01 2015-02-04 富士ゼロックス株式会社 半導体片の製造方法
JP2022504105A (ja) * 2018-10-15 2022-01-13 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 半導体レーザおよび半導体レーザの製造方法

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5580831A (en) * 1993-07-28 1996-12-03 Fujitsu Limited Sawcut method of forming alignment marks on two faces of a substrate
DE4427840A1 (de) * 1994-07-28 1996-02-01 Osa Elektronik Gmbh Verfahren zur Effizienzerhöhung von A¶I¶¶I¶¶I¶B¶V¶ - Halbleiter-Chips
JP3409928B2 (ja) * 1994-10-15 2003-05-26 株式会社東芝 半導体装置の製造方法
US5521125A (en) * 1994-10-28 1996-05-28 Xerox Corporation Precision dicing of silicon chips from a wafer
JP3386261B2 (ja) * 1994-12-05 2003-03-17 三菱電機株式会社 光半導体装置、及びその製造方法
US5661074A (en) * 1995-02-03 1997-08-26 Advanced Technology Materials, Inc. High brightness electroluminescent device emitting in the green to ultraviolet spectrum and method of making the same
JPH08222798A (ja) * 1995-02-15 1996-08-30 Mitsubishi Electric Corp 半導体レーザの製造方法
US5882988A (en) * 1995-08-16 1999-03-16 Philips Electronics North America Corporation Semiconductor chip-making without scribing
DE19536434C2 (de) * 1995-09-29 2001-11-15 Siemens Ag Verfahren zum Herstellen eines Halbleiterlaser-Bauelements
US5985687A (en) * 1996-04-12 1999-11-16 The Regents Of The University Of California Method for making cleaved facets for lasers fabricated with gallium nitride and other noncubic materials
US5799028A (en) * 1996-07-18 1998-08-25 Sdl, Inc. Passivation and protection of a semiconductor surface
US5904548A (en) * 1996-11-21 1999-05-18 Texas Instruments Incorporated Trench scribe line for decreased chip spacing
JPH10215031A (ja) * 1997-01-30 1998-08-11 Hewlett Packard Co <Hp> 半導体レーザ素子
DE19707887C2 (de) * 1997-02-27 2002-07-11 Micronas Semiconductor Holding Verfahren zum Herstellen und Trennen von elektronischen Elementen mit leitfähigen Kontaktanschlüssen
US6486068B2 (en) * 1998-01-08 2002-11-26 Toyoda Gosei Co., Ltd. Method for manufacturing group III nitride compound semiconductor laser diodes
EP0977276A1 (en) 1998-07-08 2000-02-02 Hewlett-Packard Company Semiconductor device cleave initiation
US6444499B1 (en) 2000-03-30 2002-09-03 Amkor Technology, Inc. Method for fabricating a snapable multi-package array substrate, snapable multi-package array and snapable packaged electronic components
DE10032981A1 (de) * 2000-07-10 2002-01-24 Alltec Angewandte Laser Licht Verfahren zur Materialbearbeitung mittels Laser
GB0124427D0 (en) * 2001-10-11 2001-12-05 Eblana Photonics Ltd A method of manufacturing a semiconductor device
US6642127B2 (en) * 2001-10-19 2003-11-04 Applied Materials, Inc. Method for dicing a semiconductor wafer
US7692289B2 (en) 2002-08-12 2010-04-06 Adc Telecommunications, Inc. Semiconductor devices with improved heat dissipation and method for fabricating same
US6974761B2 (en) * 2002-09-27 2005-12-13 Oki Electric Industry Co. Method of forming a semiconductor laser chip having a marker
US7223674B2 (en) * 2004-05-06 2007-05-29 Micron Technology, Inc. Methods for forming backside alignment markers useable in semiconductor lithography
DE102005046479B4 (de) * 2005-09-28 2008-12-18 Infineon Technologies Austria Ag Verfahren zum Spalten von spröden Materialien mittels Trenching Technologie
TWI300593B (en) * 2006-02-07 2008-09-01 Touch Micro System Tech Method of segmenting wafer
US8285149B2 (en) 2006-10-02 2012-10-09 Futurewei Technologies, Inc. Method and system for integrated DWDM transmitters
US8285150B2 (en) 2006-10-02 2012-10-09 Futurewei Technologies, Inc. Method and system for integrated DWDM transmitters
US8050525B2 (en) 2006-10-11 2011-11-01 Futurewei Technologies, Inc. Method and system for grating taps for monitoring a DWDM transmitter array integrated on a PLC platform
JP4765916B2 (ja) * 2006-12-04 2011-09-07 サンケン電気株式会社 半導体発光素子
US7858493B2 (en) * 2007-02-23 2010-12-28 Finisar Corporation Cleaving edge-emitting lasers from a wafer cell
US20100057040A1 (en) * 2008-08-31 2010-03-04 Abbott Diabetes Care, Inc. Robust Closed Loop Control And Methods
KR20120037980A (ko) * 2009-07-09 2012-04-20 더 리전츠 오브 더 유니버시티 오브 캘리포니아 무극성 또는 반극성 (Ｇａ,Ａｌ,Ｉｎ,Ｂ)Ｎ 기판들 상에 성장된 (Ｇａ,Ａｌ,Ｉｎ,Ｂ)Ｎ 레이저 다이오드들의 거울 패시트 클리빙 수율을 개선하기 위한 구조
KR101640830B1 (ko) * 2009-08-17 2016-07-22 삼성전자주식회사 기판 구조체 및 그 제조 방법
US20110039397A1 (en) * 2009-08-17 2011-02-17 Huilong Zhu Structures and methods to separate microchips from a wafer
DE102010040062B4 (de) * 2010-08-31 2014-05-22 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Eine Substratzerteilungstechnik für das Separieren von Halbleiterchips mit geringerem Flächenverbrauch
DE102011011862A1 (de) * 2011-02-21 2012-08-23 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung einer Vielzahl optoelektronischer Halbleiterchips
JP5803457B2 (ja) * 2011-09-08 2015-11-04 三菱電機株式会社 レーザダイオード素子の製造方法
CN103701035B (zh) * 2013-12-19 2016-09-07 中国科学院上海微系统与信息技术研究所 一种边发射半导体激光器腔面的非解理制备方法
US9397314B2 (en) * 2013-12-23 2016-07-19 Universal Display Corporation Thin-form light-enhanced substrate for OLED luminaire
JP6189208B2 (ja) * 2013-12-26 2017-08-30 株式会社ディスコ ウエーハの加工方法
JP6325279B2 (ja) * 2014-02-21 2018-05-16 株式会社ディスコ ウエーハの加工方法
US9130030B1 (en) * 2014-03-07 2015-09-08 Applied Materials, Inc. Baking tool for improved wafer coating process
DE102015106712A1 (de) * 2015-04-30 2016-11-03 Osram Opto Semiconductors Gmbh Anordnung mit einem Substrat und einem Halbleiterlaser
ITUA20163362A1 (it) * 2016-05-11 2017-11-11 Prima Electro S P A Procedimento per la realizzazione di un diodo laser
JP2018074083A (ja) * 2016-11-02 2018-05-10 株式会社ディスコ ウエーハの加工方法
CN111211477B (zh) * 2018-11-21 2023-07-28 深圳市中光工业技术研究院 半导体激光器及其制备方法
US20220415714A1 (en) * 2019-06-26 2022-12-29 Kyocera Corporation Layered body and manufacturing method for layered body

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6286786A (ja) * 1985-10-11 1987-04-21 Mitsubishi Electric Corp 半導体レ−ザ装置およびその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1189838B (de) * 1959-01-09 1965-03-25 Forster Geb Ziersticheinrichtung fuer Naehmaschinen
FR1530610A (fr) * 1967-05-18 1968-06-28 Anciens Etablissements Chabas Distributeur hydraulique à voies multiples
US4044937A (en) * 1975-10-21 1977-08-30 International Business Machines Corporation Multiple ball element wafer breaking apparatus
JPS6041478B2 (ja) * 1979-09-10 1985-09-17 富士通株式会社 半導体レ−ザ素子の製造方法
US4814296A (en) * 1987-08-28 1989-03-21 Xerox Corporation Method of fabricating image sensor dies for use in assembling arrays
US5196378A (en) * 1987-12-17 1993-03-23 Texas Instruments Incorporated Method of fabricating an integrated circuit having active regions near a die edge
JP2780981B2 (ja) * 1988-06-27 1998-07-30 三菱電機株式会社 多点発光型半導体レーザ及びその製造方法
JPH0750700B2 (ja) * 1989-06-27 1995-05-31 三菱電機株式会社 半導体チップの製造方法
US4961821A (en) * 1989-11-22 1990-10-09 Xerox Corporation Ode through holes and butt edges without edge dicing
JPH03286553A (ja) * 1990-04-03 1991-12-17 Furukawa Electric Co Ltd:The ダイシング方法
JPH0410554A (ja) * 1990-04-27 1992-01-14 Mitsubishi Electric Corp 半導体装置の製造方法
US5128282A (en) * 1991-11-04 1992-07-07 Xerox Corporation Process for separating image sensor dies and the like from a wafer that minimizes silicon waste

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6286786A (ja) * 1985-10-11 1987-04-21 Mitsubishi Electric Corp 半導体レ−ザ装置およびその製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100421224B1 (ko) * 2001-12-17 2004-03-02 삼성전기주식회사 반도체 레이저 다이오드 분리 방법
JP4790819B2 (ja) * 2006-10-20 2011-10-12 ホアウェイ・テクノロジーズ・カンパニー・リミテッド ハイブリッド集積された１×ｎ個のｄｗｄｎ送信機用の方法及びシステム
JP5637332B1 (ja) * 2013-07-01 2014-12-10 富士ゼロックス株式会社 半導体片の製造方法、半導体片を含む回路基板および電子装置、ならびに基板のダイシング方法
JP5637333B1 (ja) * 2013-07-01 2014-12-10 富士ゼロックス株式会社 半導体片の製造方法、半導体片を含む回路基板および電子装置、ならびに基板のダイシング方法
WO2015002051A1 (ja) * 2013-07-01 2015-01-08 富士ゼロックス株式会社 半導体片の製造方法、半導体片を含む回路基板および電子装置、ならびに基板のダイシング方法
JP5664820B1 (ja) * 2013-07-01 2015-02-04 富士ゼロックス株式会社 半導体片の製造方法
JP2015029063A (ja) * 2013-07-01 2015-02-12 富士ゼロックス株式会社 半導体片の製造方法、半導体片を含む回路基板および電子装置、ならびに基板のダイシング方法
JP2015039015A (ja) * 2013-07-01 2015-02-26 富士ゼロックス株式会社 半導体片の製造方法
CN105340065A (zh) * 2013-07-01 2016-02-17 富士施乐株式会社 半导体件制造方法、含有半导体件的电路板和电子设备、基板切割方法
US9735056B2 (en) 2013-07-01 2017-08-15 Fuji Xerox Co., Ltd. Semiconductor piece manufacturing method and substrate dicing method for suppressing breakage
JP2022504105A (ja) * 2018-10-15 2022-01-13 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 半導体レーザおよび半導体レーザの製造方法
US12009632B2 (en) 2018-10-15 2024-06-11 Osram Opto Semiconductors Gmbh Semiconductor laser and production method for a semiconductor laser

Also Published As

Publication number Publication date
EP0573724B1 (en) 1995-09-13
EP0573724A1 (en) 1993-12-15
DE69204828T2 (de) 1996-05-02
DE69204828D1 (de) 1995-10-19
US5284792A (en) 1994-02-08

Similar Documents

Publication Publication Date Title
JPH0637404A (ja) 開裂ファセットを備えるレーザ・ダイオードのフル・ウェハ加工方法
US5882988A (en) Semiconductor chip-making without scribing
KR100681987B1 (ko) 반도체 장치, 그의 제조 방법 및반도체 장치를 제조하기 위한 기판
EP0800244B1 (en) Method of making III/V semiconductor lasers
EP0402556B1 (en) A method for improving the flatness of etched mirror facets
EP1854189B1 (en) High reliability etched-facet photonic devices
US8009711B2 (en) Etched-facet ridge lasers with etch-stop
US20070018200A1 (en) Single frequency laser
JPS62194691A (ja) 光導波路領域を有する半導体光集積装置の製造方法
JP2000068240A (ja) 半導体デバイスのウェ―ハからのへき開方法
US5976904A (en) Method of manufacturing semiconductor device
JP3306802B2 (ja) 光子集積回路およびその製造方法
EP0394167B1 (en) Formation of laser mirror facets and integration of optoelectronics
US5436196A (en) Method of producing semiconductor laser
JP3660570B2 (ja) 結晶性基板の劈開方法
US4707219A (en) Integrated devices including cleaved semiconductor lasers
EP0341034A2 (en) A method for the production of semiconductor devices
US7700387B1 (en) Method of fabricating optical device using multiple sacrificial spacer layers
EP0871049A1 (en) Semiconductor device
JP3133555B2 (ja) 半導体レーザ素子
WO2003044841A2 (en) Method of dicing a complex topologically structured wafer
US5978533A (en) Optical part fixing chip
JPS62211980A (ja) 半導体レ−ザ−装置の製作方法
JPH0513883A (ja) 半導体レーザの製造方法
JPH0267781A (ja) 光・電子集積回路装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees