JPH06326260A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH06326260A JPH06326260A JP5111906A JP11190693A JPH06326260A JP H06326260 A JPH06326260 A JP H06326260A JP 5111906 A JP5111906 A JP 5111906A JP 11190693 A JP11190693 A JP 11190693A JP H06326260 A JPH06326260 A JP H06326260A
- Authority
- JP
- Japan
- Prior art keywords
- well
- conductivity type
- circuit block
- region
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
- H01L27/0928—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors comprising both N- and P- wells in the substrate, e.g. twin-tub
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
(57)【要約】
【目的】 ツインウエル方式の半導体装置で回路ブロッ
ク相互間のクロストークを防止する。 【構成】 Ｐ型半導体基板１１上に形成され、複数の回
路ブロックＣＢ１１、ＣＢ１２が配置されたＮウエル１
２及びＰウエル１３を有するツインウエル方式の半導体
装置で、回路ブロックＣＢ１１の周囲の基板表面近傍に
Ｎウエル１２及びＰウエル１３のいずれもが形成されな
い基板領域１１を残す。また、この基板領域１１に隣接
するＰウエル１３内には第一の電位に維持されるＰ型拡
散層領域１４を設けると共に、残された基板領域１１内
には第二の電位に維持されるＮ型拡散層領域が内部に形
成されたクロストーク防止用Ｎウエル１２’を設ける。
双方の回路ブロック間ＣＢ１１、ＣＢ１２間の半導体基
板１１の低い等価抵抗と、基板領域１１及びクロストー
ク防止用Ｎウエル部分に形成される接合容量とにより、
回路ブロックＣＢ１２から回路ブロック１１に伝播され
るノイズを低減する。
ク相互間のクロストークを防止する。 【構成】 Ｐ型半導体基板１１上に形成され、複数の回
路ブロックＣＢ１１、ＣＢ１２が配置されたＮウエル１
２及びＰウエル１３を有するツインウエル方式の半導体
装置で、回路ブロックＣＢ１１の周囲の基板表面近傍に
Ｎウエル１２及びＰウエル１３のいずれもが形成されな
い基板領域１１を残す。また、この基板領域１１に隣接
するＰウエル１３内には第一の電位に維持されるＰ型拡
散層領域１４を設けると共に、残された基板領域１１内
には第二の電位に維持されるＮ型拡散層領域が内部に形
成されたクロストーク防止用Ｎウエル１２’を設ける。
双方の回路ブロック間ＣＢ１１、ＣＢ１２間の半導体基
板１１の低い等価抵抗と、基板領域１１及びクロストー
ク防止用Ｎウエル部分に形成される接合容量とにより、
回路ブロックＣＢ１２から回路ブロック１１に伝播され
るノイズを低減する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に関し、特
に、ノイズの伝播を低減した半導体装置に関する。
に、ノイズの伝播を低減した半導体装置に関する。
【０００２】
【従来の技術】近年、ＭＯＳ−ＦＥＴ等のトランジスタ
の微細化を実現するため、一導電型の半導体基板の表面
近傍に、他の導電型ウエルと、半導体基板よりも高濃度
の不純物を含有する一導電型ウエルとを形成し、他の導
電型ウエル及び一導電型ウエルの双方に形成された各ト
ランジスタで回路を構成するツインウエル方式の半導体
装置が数多く開発されている。ツインウエル方式の半導
体装置は、例えばアナログ・ディジタル混載回路として
も使用され、アナログ・ディジタル混載回路では、ディ
ジタル回路からアナログ回路に伝播するノイズを低減す
ることが重要である。
の微細化を実現するため、一導電型の半導体基板の表面
近傍に、他の導電型ウエルと、半導体基板よりも高濃度
の不純物を含有する一導電型ウエルとを形成し、他の導
電型ウエル及び一導電型ウエルの双方に形成された各ト
ランジスタで回路を構成するツインウエル方式の半導体
装置が数多く開発されている。ツインウエル方式の半導
体装置は、例えばアナログ・ディジタル混載回路として
も使用され、アナログ・ディジタル混載回路では、ディ
ジタル回路からアナログ回路に伝播するノイズを低減す
ることが重要である。
【０００３】図４（ａ）は従来のアナログ・ディジタル
混載回路を成すツインウエル方式の半導体装置の平面
図、同図（ｂ）はそのＢ−Ｂ’断面図である。Ｐ型半導
体基板３１の表面近傍に、１以上のＮウエル３２と、Ｐ
型半導体基板３１よりも高濃度の不純物を含有するＰウ
エル３３とが相互に隣接して形成され、Ｎウエル３２及
びＰウエル３３の双方に回路領域を夫々有する回路ブロ
ックＣＢ３１及びＣＢ３２が配置される。なお、図面
上、２つのＮウエル３２と１つのＰウエル３３とが示さ
れている。
混載回路を成すツインウエル方式の半導体装置の平面
図、同図（ｂ）はそのＢ−Ｂ’断面図である。Ｐ型半導
体基板３１の表面近傍に、１以上のＮウエル３２と、Ｐ
型半導体基板３１よりも高濃度の不純物を含有するＰウ
エル３３とが相互に隣接して形成され、Ｎウエル３２及
びＰウエル３３の双方に回路領域を夫々有する回路ブロ
ックＣＢ３１及びＣＢ３２が配置される。なお、図面
上、２つのＮウエル３２と１つのＰウエル３３とが示さ
れている。
【０００４】例えばアナログ回路ブロックを成す回路ブ
ロックＣＢ３１の周囲のＰウエル３３中にＰ+拡散層領
域３４を設け、絶縁膜３７に開口したコンタクトホール
３５を介してＧＮＤ配線３６に接続する。これにより、
回路ブロックＣＢ３１周囲のＰウエル３３の電位を安定
させ、ノイズ源を成す例えばディジタル回路ブロックを
成す回路ブロックＣＢ３２から回路ブロックＣＢ３１に
伝播するノイズを低減する。
ロックＣＢ３１の周囲のＰウエル３３中にＰ+拡散層領
域３４を設け、絶縁膜３７に開口したコンタクトホール
３５を介してＧＮＤ配線３６に接続する。これにより、
回路ブロックＣＢ３１周囲のＰウエル３３の電位を安定
させ、ノイズ源を成す例えばディジタル回路ブロックを
成す回路ブロックＣＢ３２から回路ブロックＣＢ３１に
伝播するノイズを低減する。
【０００５】図５（ａ）に、特開平１−１１２７８５号
公報に記載された他の形式のアナログ・ディジタル混載
回路を成すツインウエル方式の半導体装置の平面図を示
す。図５（ｂ）はそのＢ−Ｂ’断面図である。Ｐ型半導
体基板３１の表面近傍に、１以上のＮウエル３２と、Ｐ
型半導体基板３１よりも高濃度の不純物を含有するＰウ
エル３３とが相互に隣接して形成され、Ｎウエル３２及
びＰウエル３３の双方に回路領域を夫々有する回路ブロ
ックＣＢ３１及びＣＢ３２が形成される。
公報に記載された他の形式のアナログ・ディジタル混載
回路を成すツインウエル方式の半導体装置の平面図を示
す。図５（ｂ）はそのＢ−Ｂ’断面図である。Ｐ型半導
体基板３１の表面近傍に、１以上のＮウエル３２と、Ｐ
型半導体基板３１よりも高濃度の不純物を含有するＰウ
エル３３とが相互に隣接して形成され、Ｎウエル３２及
びＰウエル３３の双方に回路領域を夫々有する回路ブロ
ックＣＢ３１及びＣＢ３２が形成される。
【０００６】回路ブロックＣＢ３１の周囲を、所定幅を
成すクロストーク防止用Ｎウエル３２’で囲み、このク
ロストーク防止用Ｎウエル３２’を、絶縁膜３７に開口
したコンタクトホール３５を介してＶdd配線３８に接続
する。これにより、ノイズ源を成す回路ブロックＣＢ３
２からＰウエル３３を含むＰ型半導体基板３１表面を経
由して回路ブロックＣＢ３１に伝播するノイズを低減す
る。
成すクロストーク防止用Ｎウエル３２’で囲み、このク
ロストーク防止用Ｎウエル３２’を、絶縁膜３７に開口
したコンタクトホール３５を介してＶdd配線３８に接続
する。これにより、ノイズ源を成す回路ブロックＣＢ３
２からＰウエル３３を含むＰ型半導体基板３１表面を経
由して回路ブロックＣＢ３１に伝播するノイズを低減す
る。
【０００７】
【発明が解決しようとする課題】図４（ａ）及び（ｂ）
に示した従来の半導体装置では、ノイズ源を成す回路ブ
ロックＣＢ３２と、回路ブロックＣＢ３１との間には、
Ｐ型半導体基板３１（例えばＮA＝１Ｅ１５［cm-3］の
不純物を含有）と、Ｐ型半導体基板よりも高濃度の不純
物を含有するＰウエル３３（例えばＮA＝１Ｅ１７［cm
-3］の不純物を含有）とが存在するので、ノイズ源を成
す回路ブロックＣＢ３２と、回路ブロックＣＢ３１と
は、第４図（ｂ）に示したように、Ｐ型半導体基板３１
の表面近傍に形成されたＰウエル３３の等価抵抗Ｒ３１
とＰウエル３３よりも深い領域のＰ型半導体基板３１に
よる等価抵抗Ｒ３２とにより結合されている。
に示した従来の半導体装置では、ノイズ源を成す回路ブ
ロックＣＢ３２と、回路ブロックＣＢ３１との間には、
Ｐ型半導体基板３１（例えばＮA＝１Ｅ１５［cm-3］の
不純物を含有）と、Ｐ型半導体基板よりも高濃度の不純
物を含有するＰウエル３３（例えばＮA＝１Ｅ１７［cm
-3］の不純物を含有）とが存在するので、ノイズ源を成
す回路ブロックＣＢ３２と、回路ブロックＣＢ３１と
は、第４図（ｂ）に示したように、Ｐ型半導体基板３１
の表面近傍に形成されたＰウエル３３の等価抵抗Ｒ３１
とＰウエル３３よりも深い領域のＰ型半導体基板３１に
よる等価抵抗Ｒ３２とにより結合されている。
【０００８】ここで、Ｐ型半導体基板３１の抵抗率ρ
PSUBが例えば１２［Ω・cm］程度であるのに対し、高濃
度の不純物を含有するＰウエル３３の抵抗率ρは０．３
［Ω・cm］程度である。従って、Ｐウエル３３の抵抗率
は、Ｐ型半導体基板３１の抵抗率と比較すると約１／４
０ときわめて低い値を有することとなる。等価抵抗Ｒ３
１及びＲ３２は夫々Ｐウエル３３及びＰ型半導体基板３
１の抵抗率に比例するので、Ｐウエル３３の深さがＰ型
半導体基板３１の深さに比べて浅くとも、その広がり抵
抗等を考慮すると、双方の等価抵抗の関係は、Ｒ３１
《Ｒ３２となる。
PSUBが例えば１２［Ω・cm］程度であるのに対し、高濃
度の不純物を含有するＰウエル３３の抵抗率ρは０．３
［Ω・cm］程度である。従って、Ｐウエル３３の抵抗率
は、Ｐ型半導体基板３１の抵抗率と比較すると約１／４
０ときわめて低い値を有することとなる。等価抵抗Ｒ３
１及びＲ３２は夫々Ｐウエル３３及びＰ型半導体基板３
１の抵抗率に比例するので、Ｐウエル３３の深さがＰ型
半導体基板３１の深さに比べて浅くとも、その広がり抵
抗等を考慮すると、双方の等価抵抗の関係は、Ｒ３１
《Ｒ３２となる。
【０００９】従って、図４（ａ）及び（ｂ）に示した従
来の半導体装置では、ＧＮＤ配線３６及びＰ+拡散層領
域３４が完全導体ではなくある程度のインピーダンスを
有することを考慮すると、Ｐ型半導体基板３１、つまり
等価抵抗Ｒ３２を介して伝播するノイズは充分に低減で
きても、非常に低い抵抗値を有するＰウエル３３、つま
り等価抵抗Ｒ３１を介して伝播するノイズに対する低減
効果は充分ではない。
来の半導体装置では、ＧＮＤ配線３６及びＰ+拡散層領
域３４が完全導体ではなくある程度のインピーダンスを
有することを考慮すると、Ｐ型半導体基板３１、つまり
等価抵抗Ｒ３２を介して伝播するノイズは充分に低減で
きても、非常に低い抵抗値を有するＰウエル３３、つま
り等価抵抗Ｒ３１を介して伝播するノイズに対する低減
効果は充分ではない。
【００１０】また、図５（ａ）及び（ｂ）に示した半導
体装置では、ノイズ源を成す回路ブロックＣＢ３２と、
回路ブロックＣＢ３１との間にＶdd配線３８に接続され
たクロストーク防止用Ｎウエル３２’を形成することに
より、Ｐウエル３３を含むＰ型半導体基板３１表面を経
由して伝播するノイズの直流成分は除去できる。しか
し、ノイズ源を成す回路ブロックＣＢ３２と回路ブロッ
クＣＢ３１とは、図５（ｂ）に示したように、Ｐウエル
３３の等価抵抗のＲ３３及びＲ３５、クロストーク防止
用Ｎウエル３２’の等価抵抗Ｒ３４、並びに、Ｐウエル
３３とクロストーク防止用Ｎウエル３２’迄の接合容量
Ｃ３１及びＣ３２から成る直列インピーダンスと、ウエ
ルよりも深い領域のＰ型半導体基板３１の等価抵抗Ｒ３
２とで結合されている。
体装置では、ノイズ源を成す回路ブロックＣＢ３２と、
回路ブロックＣＢ３１との間にＶdd配線３８に接続され
たクロストーク防止用Ｎウエル３２’を形成することに
より、Ｐウエル３３を含むＰ型半導体基板３１表面を経
由して伝播するノイズの直流成分は除去できる。しか
し、ノイズ源を成す回路ブロックＣＢ３２と回路ブロッ
クＣＢ３１とは、図５（ｂ）に示したように、Ｐウエル
３３の等価抵抗のＲ３３及びＲ３５、クロストーク防止
用Ｎウエル３２’の等価抵抗Ｒ３４、並びに、Ｐウエル
３３とクロストーク防止用Ｎウエル３２’迄の接合容量
Ｃ３１及びＣ３２から成る直列インピーダンスと、ウエ
ルよりも深い領域のＰ型半導体基板３１の等価抵抗Ｒ３
２とで結合されている。
【００１１】ここで、クロストーク防止用Ｎウエル３
２’（例えばＮD＝１Ｅ１７［cm-3］の不純物を含有）
の抵抗率ρNWELが約０．１［Ω・cm］と非常に低いこと
を考慮すると、Ｐウエル３３の等価抵抗Ｒ３３及びＲ３
５と同様にクロストーク防止用Ｎウエル３２’の等価抵
抗Ｒ３４も低い抵抗値を有する。また、下記式（１−
ａ）及び式（１−ｂ）で与えられるように、Ｐウエル３
３とクロストーク防止用Ｎウエル３２’との間の単位面
積当りの接合容量は、バイアス電圧がＶR＝−５［ｖ］
として、２．６Ｅ−０８［Ｆ／cm2］と非常に大きく、
Ｐウエルとクロストーク防止用Ｎウエル３２’との間の
接合容量Ｃ３１及びＣ３２も非常に大きな容量を有す
る。従って、直列インピーダンスＲ３３、Ｒ３４、Ｒ３
５、Ｃ３１及びＣ３２は、高周波領域では特に小さなイ
ンピーダンスとなる。
２’（例えばＮD＝１Ｅ１７［cm-3］の不純物を含有）
の抵抗率ρNWELが約０．１［Ω・cm］と非常に低いこと
を考慮すると、Ｐウエル３３の等価抵抗Ｒ３３及びＲ３
５と同様にクロストーク防止用Ｎウエル３２’の等価抵
抗Ｒ３４も低い抵抗値を有する。また、下記式（１−
ａ）及び式（１−ｂ）で与えられるように、Ｐウエル３
３とクロストーク防止用Ｎウエル３２’との間の単位面
積当りの接合容量は、バイアス電圧がＶR＝−５［ｖ］
として、２．６Ｅ−０８［Ｆ／cm2］と非常に大きく、
Ｐウエルとクロストーク防止用Ｎウエル３２’との間の
接合容量Ｃ３１及びＣ３２も非常に大きな容量を有す
る。従って、直列インピーダンスＲ３３、Ｒ３４、Ｒ３
５、Ｃ３１及びＣ３２は、高周波領域では特に小さなイ
ンピーダンスとなる。
【００１２】
【数１】 Ｃ＝√{(ｑ・χSi・ε0 ・ＮA・ＮD)／(２・(ＮA＋ＮD)・(φ＋|ＶR|))} (1-a) φ＝（ｋＴ／ｑ）・ln {(ＮA・ＮD）／ｎi 2} (1-b)
【００１３】但し、ｑは電子の電荷、χSiはシリコンの
比誘電率、ε0は真空の誘電率、ｋはボルツマン定数、
ｎiはシリコン真性半導体の電子濃度である。
比誘電率、ε0は真空の誘電率、ｋはボルツマン定数、
ｎiはシリコン真性半導体の電子濃度である。
【００１４】ところで、ノイズ゛源を成す回路ブロックＣ
Ｂ３２等が発生させるノイズには、直流分のみならず高
周波成分も多く含まれている。図５（ａ）及び（ｂ）の
回路ブロックＣＢ３２と回路ブロックＣＢ３１とは、上
記の通り高周波領域で低インピーダンスとなる直列イン
ピーダンスＲ３３、Ｒ３４、Ｒ３５、Ｃ３１及びＣ３２
を介して結合されているので、ノイズ中に含まれる高周
波成分に対する、直列インピダンスによるノイズ低減効
果は充分ではない。
Ｂ３２等が発生させるノイズには、直流分のみならず高
周波成分も多く含まれている。図５（ａ）及び（ｂ）の
回路ブロックＣＢ３２と回路ブロックＣＢ３１とは、上
記の通り高周波領域で低インピーダンスとなる直列イン
ピーダンスＲ３３、Ｒ３４、Ｒ３５、Ｃ３１及びＣ３２
を介して結合されているので、ノイズ中に含まれる高周
波成分に対する、直列インピダンスによるノイズ低減効
果は充分ではない。
【００１５】上記のように、従来のツインウエル方式の
半導体装置では、回路ブロック相互間を伝播するノイズ
の低減効果が充分ではなく、例えばディジタル回路ブロ
ックからアナログ回路ブロックに伝播するノイズを有効
に防止できないため、アナログ信号にノイズが含まれそ
の精度が充分ではないという問題がある。
半導体装置では、回路ブロック相互間を伝播するノイズ
の低減効果が充分ではなく、例えばディジタル回路ブロ
ックからアナログ回路ブロックに伝播するノイズを有効
に防止できないため、アナログ信号にノイズが含まれそ
の精度が充分ではないという問題がある。
【００１６】本発明は、上記従来のツインウエル方式の
半導体装置の問題に鑑み、相互に機能が異なる２つの回
路ブロック相互間で伝播するノイズを充分に低減するこ
とにより、信号精度が高く且つ信頼性も高い半導体装置
を提供することを目的とする。
半導体装置の問題に鑑み、相互に機能が異なる２つの回
路ブロック相互間で伝播するノイズを充分に低減するこ
とにより、信号精度が高く且つ信頼性も高い半導体装置
を提供することを目的とする。
【００１７】
【課題を解決するための手段】前記目的を達成するた
め、本発明の半導体装置は、主として一導電型領域を構
成する半導体基板と、該半導体基板の表面近傍に形成さ
れた第一の他の導電型ウエル及び前記半導体基板よりも
高濃度の不純物を含有する一導電型ウエルと、前記一導
電型ウエル及び第一の他の導電型ウエルの双方に夫々形
成され相互に機能が異なる少なくとも２つの回路ブロッ
クとを備える半導体装置において、前記２つの回路ブロ
ック相互間の前記半導体基板の表面近傍に前記一導電型
ウエル及び第一の他の導電型ウエルのいずれもが形成さ
れない所定幅の前記一導電型領域が残されており、前記
残された一導電型領域と１の回路ブロックとの間の少な
くとも前記一導電型ウエル内に形成され、前記一導電型
ウエルよりも高濃度の不純物が拡散された一導電型拡散
層領域を更に備え、該一導電型拡散層領域が第一の電位
に維持されることを特徴とする。
め、本発明の半導体装置は、主として一導電型領域を構
成する半導体基板と、該半導体基板の表面近傍に形成さ
れた第一の他の導電型ウエル及び前記半導体基板よりも
高濃度の不純物を含有する一導電型ウエルと、前記一導
電型ウエル及び第一の他の導電型ウエルの双方に夫々形
成され相互に機能が異なる少なくとも２つの回路ブロッ
クとを備える半導体装置において、前記２つの回路ブロ
ック相互間の前記半導体基板の表面近傍に前記一導電型
ウエル及び第一の他の導電型ウエルのいずれもが形成さ
れない所定幅の前記一導電型領域が残されており、前記
残された一導電型領域と１の回路ブロックとの間の少な
くとも前記一導電型ウエル内に形成され、前記一導電型
ウエルよりも高濃度の不純物が拡散された一導電型拡散
層領域を更に備え、該一導電型拡散層領域が第一の電位
に維持されることを特徴とする。
【００１８】
【作用】回路ブロック相互間の半導体基板の表面近傍に
一導電型ウエル及び第一の他の導電型ウエルのいずれも
が形成されない所定幅の一導電型の領域を残し、この一
導電型領域に隣接して回路ブロックが形成されるウエル
の少なくとも一導電型ウエル部分に、所定の電位に維持
される一導電型拡散層領域を形成する構成により、一導
電型領域は一導電型ウエル及び一導電型拡散層領域に比
してその抵抗値が極めて高いので、各回路ブロック相互
間を伝播するノイズが発生しても、このノイズが一導電
型領域の大きな抵抗値を経由して一導電型拡散層領域を
第一の電位に維持する電源に吸収されるときに、拡散層
領域を含む一導電型ウエルの電位がほぼ第一の電位に安
定に維持されるため、この部分に生ずるノイズの影響を
低減できる。
一導電型ウエル及び第一の他の導電型ウエルのいずれも
が形成されない所定幅の一導電型の領域を残し、この一
導電型領域に隣接して回路ブロックが形成されるウエル
の少なくとも一導電型ウエル部分に、所定の電位に維持
される一導電型拡散層領域を形成する構成により、一導
電型領域は一導電型ウエル及び一導電型拡散層領域に比
してその抵抗値が極めて高いので、各回路ブロック相互
間を伝播するノイズが発生しても、このノイズが一導電
型領域の大きな抵抗値を経由して一導電型拡散層領域を
第一の電位に維持する電源に吸収されるときに、拡散層
領域を含む一導電型ウエルの電位がほぼ第一の電位に安
定に維持されるため、この部分に生ずるノイズの影響を
低減できる。
【００１９】
【実施例】図面を参照して本発明を更に詳しく説明す
る。図１（ａ）は本発明の一実施例の半導体装置を示す
平面図、図１（ｂ）はそのＢ−Ｂ’断面図である。主と
してＰ型領域を構成するＰ型半導体基板１１の表面近傍
に、例えばイオン注入等により、Ｎウエル１２と、Ｐ型
半導体基板１１よりも高濃度の不純物を含有するＰウエ
ル１３とが形成される。Ｎウエル１２及びＰウエル１３
には、双方のウエル１２及び１３にまたがって回路領域
を有する、例えばアナログ回路から成る回路ブロックＣ
Ｂ１１と、例えばデジタル回路から成りノイズ源を成す
回路ブロックＣＢ１２とが夫々形成される。
る。図１（ａ）は本発明の一実施例の半導体装置を示す
平面図、図１（ｂ）はそのＢ−Ｂ’断面図である。主と
してＰ型領域を構成するＰ型半導体基板１１の表面近傍
に、例えばイオン注入等により、Ｎウエル１２と、Ｐ型
半導体基板１１よりも高濃度の不純物を含有するＰウエ
ル１３とが形成される。Ｎウエル１２及びＰウエル１３
には、双方のウエル１２及び１３にまたがって回路領域
を有する、例えばアナログ回路から成る回路ブロックＣ
Ｂ１１と、例えばデジタル回路から成りノイズ源を成す
回路ブロックＣＢ１２とが夫々形成される。
【００２０】回路ブロックＣＢ１１の周囲の半導体基板
１１表面に、Ｎウエル１２及びＰウエル１３のいずれも
が形成されない半導体基板１１のＰ型領域が所定幅ｄ
１、例えば１５μmにわたって残される。幅ｄ１は、Ｐ
ウエル１３相互が有効に分離される寸法を有すれば足
り、例えば不純物拡散時の広がりを考慮すると最小設計
値として４μm程度が必要である。なお、幅ｄ１は必ず
しも一定である必要はない。
１１表面に、Ｎウエル１２及びＰウエル１３のいずれも
が形成されない半導体基板１１のＰ型領域が所定幅ｄ
１、例えば１５μmにわたって残される。幅ｄ１は、Ｐ
ウエル１３相互が有効に分離される寸法を有すれば足
り、例えば不純物拡散時の広がりを考慮すると最小設計
値として４μm程度が必要である。なお、幅ｄ１は必ず
しも一定である必要はない。
【００２１】また、回路ブロックＣＢ１１が形成された
Ｐウエル１３内には、残されたＰ型領域１１に隣接しこ
のＰ型領域１１と回路ブロックＣＢ１１との間にＰ+拡
散層領域１４が設けられ、Ｐ+拡散層領域１４は、絶縁
膜１７中に開口したコンタクトホール１５を介してＧＮ
Ｄ配線１６に接続される。高濃度拡散層領域は、Ｐウエ
ル１３内のみならずＮウエル１２にも設けることができ
るが、Ｎウエル１２とＰ型半導体基板領域１１との間で
伝播するノイズは小さく、その効果はＰウエル１３内に
設けた場合の効果に比較すると小さい。
Ｐウエル１３内には、残されたＰ型領域１１に隣接しこ
のＰ型領域１１と回路ブロックＣＢ１１との間にＰ+拡
散層領域１４が設けられ、Ｐ+拡散層領域１４は、絶縁
膜１７中に開口したコンタクトホール１５を介してＧＮ
Ｄ配線１６に接続される。高濃度拡散層領域は、Ｐウエ
ル１３内のみならずＮウエル１２にも設けることができ
るが、Ｎウエル１２とＰ型半導体基板領域１１との間で
伝播するノイズは小さく、その効果はＰウエル１３内に
設けた場合の効果に比較すると小さい。
【００２２】上記第一の実施例の半導体装置では、ノイ
ズ源を成す回路ブロックＣＢ１２と、回路ブロック１１
との間には、半導体基板１１（例えばＮA＝１Ｅ１５［c
m-3］の不純物を含有）の領域のみが存在する部分があ
るので、回路ブロックＣＢ１２と回路ブロックＣＢ１１
とは、図１（ｂ）に示したように、Ｐ型半導体基板１１
表面近傍における半導体基板１１の等価抵抗Ｒ１１と、
Ｐウエル１３よりも深い領域のＰ型半導体基板１１の等
価抵抗Ｒ１２で結合されている。
ズ源を成す回路ブロックＣＢ１２と、回路ブロック１１
との間には、半導体基板１１（例えばＮA＝１Ｅ１５［c
m-3］の不純物を含有）の領域のみが存在する部分があ
るので、回路ブロックＣＢ１２と回路ブロックＣＢ１１
とは、図１（ｂ）に示したように、Ｐ型半導体基板１１
表面近傍における半導体基板１１の等価抵抗Ｒ１１と、
Ｐウエル１３よりも深い領域のＰ型半導体基板１１の等
価抵抗Ｒ１２で結合されている。
【００２３】ここで、Ｐ型半導体基板１１の抵抗率ρ
PSUBは、ρPSUB≒１２［Ω・cm］であり、Ｐウエル１３
（例えばＮA＝１Ｅ１７［cm-3］の不純物を含有）の抵
抗率ρPWEL≒０．３［Ω・cm］と比べると約４０倍も高
い。従って、等価抵抗Ｒ１１及びＲ１２は、このＰ型半
導体基板１１の抵抗率ρPSUBに比例して充分に高い抵抗
値を有する。このため、ある程度のインピーダンスを有
するが、これらよりも充分に低いインピーダンスを有す
るＧＮＤ配線１６及びＰ+拡散層領域１４によって、Ｐ
ウエル１３の電位を容易に安定化させることができ、ノ
イズ源を成す回路ブロックＣＢ１２から回路ブロックＣ
Ｂ１１に伝播するノイズを大幅に低減することが可能と
なる。
PSUBは、ρPSUB≒１２［Ω・cm］であり、Ｐウエル１３
（例えばＮA＝１Ｅ１７［cm-3］の不純物を含有）の抵
抗率ρPWEL≒０．３［Ω・cm］と比べると約４０倍も高
い。従って、等価抵抗Ｒ１１及びＲ１２は、このＰ型半
導体基板１１の抵抗率ρPSUBに比例して充分に高い抵抗
値を有する。このため、ある程度のインピーダンスを有
するが、これらよりも充分に低いインピーダンスを有す
るＧＮＤ配線１６及びＰ+拡散層領域１４によって、Ｐ
ウエル１３の電位を容易に安定化させることができ、ノ
イズ源を成す回路ブロックＣＢ１２から回路ブロックＣ
Ｂ１１に伝播するノイズを大幅に低減することが可能と
なる。
【００２４】図２（ａ）は本発明の第二の実施例の半導
体装置を示す平面図、図２（ｂ）はそのＢ−Ｂ’断面図
である。この実施例の場合には、回路ブロックＣＢ１１
の部分が形成されたＰウエル１３内の回路ブロックＣＢ
１１の周囲にＰ+拡散層領域１４が設けられ、このＰ+拡
散層領域１４が、絶縁膜１７に開口したコンタクトホー
ル１５を介して、ＧＮＤ配線１８に接続されている。Ｇ
ＮＤ配線１８は、回路ブロックＣＢ１１にＧＮＤ電位を
供給するＧＮＤ配線１９とは異なる独立した電源系統に
接続されている。その他の構成は、図１（ａ）及び
（ｂ）に示した実施例の構成と同様であり、同じ符号を
付してここでの説明を省略する。
体装置を示す平面図、図２（ｂ）はそのＢ−Ｂ’断面図
である。この実施例の場合には、回路ブロックＣＢ１１
の部分が形成されたＰウエル１３内の回路ブロックＣＢ
１１の周囲にＰ+拡散層領域１４が設けられ、このＰ+拡
散層領域１４が、絶縁膜１７に開口したコンタクトホー
ル１５を介して、ＧＮＤ配線１８に接続されている。Ｇ
ＮＤ配線１８は、回路ブロックＣＢ１１にＧＮＤ電位を
供給するＧＮＤ配線１９とは異なる独立した電源系統に
接続されている。その他の構成は、図１（ａ）及び
（ｂ）に示した実施例の構成と同様であり、同じ符号を
付してここでの説明を省略する。
【００２５】前記第一の実施例で説明したように、ノイ
ズ源を成す回路ブロックＣＢ１２からのノイズは、Ｐ型
半導体基板１１の等価抵抗Ｒ１１及びＲ１２を経由して
回路ブロックＣＢ１１が形成されるＰウエル１３側に伝
播し、その内部のＰ+拡散層領域１４からＧＮＤ配線１
８を経由して吸収される。Ｐ+拡散層領域１４及びＧＮ
Ｄ配線１８はある程度のインピーダンスを有するので、
このとき僅かではあるがＧＮＤ配線１８の電位が変動す
る場合がある。しかし、上記第二の実施例では、ＧＮＤ
配線１８が、回路ブロックＣＢ１１にＧＮＤ電位を供給
するＧＮＤ配線１９と電源系統を異にしているため、ノ
イズがＧＮＤ配線を経由して回路ブロックＣＢ１１に伝
播するおそれがない。
ズ源を成す回路ブロックＣＢ１２からのノイズは、Ｐ型
半導体基板１１の等価抵抗Ｒ１１及びＲ１２を経由して
回路ブロックＣＢ１１が形成されるＰウエル１３側に伝
播し、その内部のＰ+拡散層領域１４からＧＮＤ配線１
８を経由して吸収される。Ｐ+拡散層領域１４及びＧＮ
Ｄ配線１８はある程度のインピーダンスを有するので、
このとき僅かではあるがＧＮＤ配線１８の電位が変動す
る場合がある。しかし、上記第二の実施例では、ＧＮＤ
配線１８が、回路ブロックＣＢ１１にＧＮＤ電位を供給
するＧＮＤ配線１９と電源系統を異にしているため、ノ
イズがＧＮＤ配線を経由して回路ブロックＣＢ１１に伝
播するおそれがない。
【００２６】図３（ａ）は本発明の第三の実施例の半導
体装置を示す平面図、図３（ｂ）はそのＢ−Ｂ’断面図
である。この実施例では、回路ブロックＣＢ１１の周囲
に、Ｎウエル１２及びＰウエル１３のいずれもが形成さ
れないＰ型基板領域１１が幅ｄ１にわたって設けられ、
このＰ型基板領域１１内に、内部に回路ブロックが形成
されないクロストーク防止用Ｎウエル１２’が形成され
ている。
体装置を示す平面図、図３（ｂ）はそのＢ−Ｂ’断面図
である。この実施例では、回路ブロックＣＢ１１の周囲
に、Ｎウエル１２及びＰウエル１３のいずれもが形成さ
れないＰ型基板領域１１が幅ｄ１にわたって設けられ、
このＰ型基板領域１１内に、内部に回路ブロックが形成
されないクロストーク防止用Ｎウエル１２’が形成され
ている。
【００２７】クロストーク防止用Ｎウエル１２’の境界
と、両側のＰウエル１３又はＮウエルの境界との間隔ｄ
２及びｄ３は、回路ブロックＣＢ１１、ＣＢ１２が共通
に形成されたＮウエル１２とＰウエル１３の間隔、例え
ば設計寸法約５μmよりも大きい。なお、間隔ｄ２及び
ｄ３の寸法は、Ｐウエル１３とクロストーク防止用Ｎウ
エル１２’とが基板領域１１によって有効に分離されれ
ば足りる。クロストーク防止用Ｎウエル１２’には、そ
の内部にＮ+拡散層領域２０が設けられ、Ｎ+拡散層領域
２０は、絶縁酸化膜１７に開口するコンタクトホール１
５を介してＶdd配線２１に接続される。これにより、ク
ロストーク防止用Ｎウエル１２’がＶdd電源の電位に維
持される。
と、両側のＰウエル１３又はＮウエルの境界との間隔ｄ
２及びｄ３は、回路ブロックＣＢ１１、ＣＢ１２が共通
に形成されたＮウエル１２とＰウエル１３の間隔、例え
ば設計寸法約５μmよりも大きい。なお、間隔ｄ２及び
ｄ３の寸法は、Ｐウエル１３とクロストーク防止用Ｎウ
エル１２’とが基板領域１１によって有効に分離されれ
ば足りる。クロストーク防止用Ｎウエル１２’には、そ
の内部にＮ+拡散層領域２０が設けられ、Ｎ+拡散層領域
２０は、絶縁酸化膜１７に開口するコンタクトホール１
５を介してＶdd配線２１に接続される。これにより、ク
ロストーク防止用Ｎウエル１２’がＶdd電源の電位に維
持される。
【００２８】上記第三の実施例では、ノイズ源を成す回
路ブロックＣＢ１２と、回路ブロックＣＢ１１との間に
Ｖdd配線２１に接続されたクロストーク防止用ウエル１
２’を形成することにより、Ｐ型半導体基板１１表面を
経由して伝播されるノイズの直流成分を除去することを
可能とする。また、回路ブロックＣＢ１１が形成された
Ｐウエル１３内にＰ+拡散層領域１４を設けると共に、
このＰ+拡散層領域１４を、絶縁酸化膜１７に開口した
コンタクトホール１５を介してＧＮＤ配線１６に接続し
ている。この構成により、クロストーク防止用Ｎウエル
１２’よりも深い領域のＰ型半導体基板１１の等価抵抗
Ｒ１２を経由して伝播するノイズを低減している。
路ブロックＣＢ１２と、回路ブロックＣＢ１１との間に
Ｖdd配線２１に接続されたクロストーク防止用ウエル１
２’を形成することにより、Ｐ型半導体基板１１表面を
経由して伝播されるノイズの直流成分を除去することを
可能とする。また、回路ブロックＣＢ１１が形成された
Ｐウエル１３内にＰ+拡散層領域１４を設けると共に、
このＰ+拡散層領域１４を、絶縁酸化膜１７に開口した
コンタクトホール１５を介してＧＮＤ配線１６に接続し
ている。この構成により、クロストーク防止用Ｎウエル
１２’よりも深い領域のＰ型半導体基板１１の等価抵抗
Ｒ１２を経由して伝播するノイズを低減している。
【００２９】上記第三の実施例において、ノイズ源を成
す回路ブロックＣＢ１２と回路ブロックＣＢ１１とは、
図３（ｂ）に示したように、Ｐ型半導体基板１１表面近
傍において、Ｐ型半導体基板１１の等価抵抗Ｒ１３及び
Ｒ１５、クロストーク防止用Ｎウエル１２’の等価抵抗
Ｒ１４、及び、Ｐ型半導体基板１１とクロストーク防止
用Ｎウエル１２’との間の接合容量Ｃ１１及びＣ１２か
ら成る直列インピーダンスで結合されている。しかし前
述の如く、Ｐ型半導体基板１１の表面近傍におけるＰ型
半導体基板１１の等価抵抗Ｒ１３及びＲ１５の抵抗値
は、図５（ｂ）に示されたＰウエル３３の等価抵抗Ｒ３
３及びＲ３５と比較すると約４０倍も高い。
す回路ブロックＣＢ１２と回路ブロックＣＢ１１とは、
図３（ｂ）に示したように、Ｐ型半導体基板１１表面近
傍において、Ｐ型半導体基板１１の等価抵抗Ｒ１３及び
Ｒ１５、クロストーク防止用Ｎウエル１２’の等価抵抗
Ｒ１４、及び、Ｐ型半導体基板１１とクロストーク防止
用Ｎウエル１２’との間の接合容量Ｃ１１及びＣ１２か
ら成る直列インピーダンスで結合されている。しかし前
述の如く、Ｐ型半導体基板１１の表面近傍におけるＰ型
半導体基板１１の等価抵抗Ｒ１３及びＲ１５の抵抗値
は、図５（ｂ）に示されたＰウエル３３の等価抵抗Ｒ３
３及びＲ３５と比較すると約４０倍も高い。
【００３０】しかも、Ｐ型半導体基板１１とクロストー
ク防止用Ｎウエル１２’（例えばＮD＝１Ｅ１７［Ω・c
m］の不純物を含有）との間の接合容量は、バイアス電
圧がＶR＝−５［ｖ］の場合、式（１−ａ）及び式（１
−ｂ）により与えられるように、３．７Ｅ−１９［Ｆ／
cm2］となる。これは、図５に示した半導体装置におけ
るＰウエル３３とクロストーク防止用Ｎウエル３２との
間の接合容量、２．６Ｅ−０８［Ｆ／cm2］に比較する
と充分に小さい。即ち、接合容量Ｃ１１及びＣ１２の容
量値は図５（ｂ）に示された接合容量Ｃ３１及びＣ３２
の容量値の約１／７以下である。
ク防止用Ｎウエル１２’（例えばＮD＝１Ｅ１７［Ω・c
m］の不純物を含有）との間の接合容量は、バイアス電
圧がＶR＝−５［ｖ］の場合、式（１−ａ）及び式（１
−ｂ）により与えられるように、３．７Ｅ−１９［Ｆ／
cm2］となる。これは、図５に示した半導体装置におけ
るＰウエル３３とクロストーク防止用Ｎウエル３２との
間の接合容量、２．６Ｅ−０８［Ｆ／cm2］に比較する
と充分に小さい。即ち、接合容量Ｃ１１及びＣ１２の容
量値は図５（ｂ）に示された接合容量Ｃ３１及びＣ３２
の容量値の約１／７以下である。
【００３１】従って、直列インピーダンスＲ１３、Ｒ１
４、Ｒ１５、Ｃ１１及びＣ１２は、高周波領域において
も充分に高いインピーダンスを維持し、ノイズ源を成す
回路ブロックＣＢ１２から回路ブロックＣＢ１１に伝播
する高周波ノイズをも低減することが可能となる。ま
た、この第三の実施例では、クロストーク防止用Ｎウエ
ル１２’内にＮ+拡散層領域２０が設けられているた
め、クロストーク防止用Ｎウエル１２’とＶdd配線２１
との間の抵抗値が小さくなり、ノイズ低減効果をより一
層高めることが可能になる。
４、Ｒ１５、Ｃ１１及びＣ１２は、高周波領域において
も充分に高いインピーダンスを維持し、ノイズ源を成す
回路ブロックＣＢ１２から回路ブロックＣＢ１１に伝播
する高周波ノイズをも低減することが可能となる。ま
た、この第三の実施例では、クロストーク防止用Ｎウエ
ル１２’内にＮ+拡散層領域２０が設けられているた
め、クロストーク防止用Ｎウエル１２’とＶdd配線２１
との間の抵抗値が小さくなり、ノイズ低減効果をより一
層高めることが可能になる。
【００３２】なお、クロストーク防止用Ｎウエル１２’
内に設けられたＮ+拡散層領域２０に接続されたＶdd配
線２１は、回路ブロックＣＢ１１にＶdd電源を供給する
Ｖdd配線と共用することが出来る。しかしこれに代え
て、Ｎ+拡散層領域２０に接続されるＶdd配線２１を、
回路ブロックＣＢ１１にＶdd電源を供給するＶdd配線と
は異なる独立したＶdd配線とすることにより、Ｖdd配線
を経由して伝播するノイズを除去してもよい。
内に設けられたＮ+拡散層領域２０に接続されたＶdd配
線２１は、回路ブロックＣＢ１１にＶdd電源を供給する
Ｖdd配線と共用することが出来る。しかしこれに代え
て、Ｎ+拡散層領域２０に接続されるＶdd配線２１を、
回路ブロックＣＢ１１にＶdd電源を供給するＶdd配線と
は異なる独立したＶdd配線とすることにより、Ｖdd配線
を経由して伝播するノイズを除去してもよい。
【００３３】上記各実施例では、一導電型としてＰ導電
型を、他の導電型としてＮ導電型を採用する例を挙げて
説明したが、一導電型としてＮ導電型を、他の導電型と
してＰ導電型を採用することが可能なことはいうまでも
ない。
型を、他の導電型としてＮ導電型を採用する例を挙げて
説明したが、一導電型としてＮ導電型を、他の導電型と
してＰ導電型を採用することが可能なことはいうまでも
ない。
【００３４】また、各実施例の記述においては、ツイン
ウエルに形成される回路ブロック相互間のノイズの伝播
の防止についてアナログ・ディジタル混載回路の場合を
例に挙げたが、本発明は、ツインウエルに形成され、相
互に機能が異なる回路ブロック相互間におけるノイズ伝
播の防止をその骨子とするものであり、本発明の半導体
装置は特にアナログ・ディジタル混載回路に限るもので
はない。
ウエルに形成される回路ブロック相互間のノイズの伝播
の防止についてアナログ・ディジタル混載回路の場合を
例に挙げたが、本発明は、ツインウエルに形成され、相
互に機能が異なる回路ブロック相互間におけるノイズ伝
播の防止をその骨子とするものであり、本発明の半導体
装置は特にアナログ・ディジタル混載回路に限るもので
はない。
【００３５】
【発明の効果】以上説明したように、本発明の半導体装
置によると、回路ブロック相互間を伝播するノイズが低
減されるので、クロストーク防止により信号の精度が高
くなり、半導体装置の信頼性が向上する効果を奏する。
置によると、回路ブロック相互間を伝播するノイズが低
減されるので、クロストーク防止により信号の精度が高
くなり、半導体装置の信頼性が向上する効果を奏する。
【図１】（ａ）及び（ｂ）は、本発明の第一の実施例の
半導体装置の平面図及びＢ−Ｂ’断面図。
半導体装置の平面図及びＢ−Ｂ’断面図。
【図２】（ａ）及び（ｂ）は、本発明の第二の実施例の
半導体装置の平面図及びＢ−Ｂ’断面図。
半導体装置の平面図及びＢ−Ｂ’断面図。
【図３】（ａ）及び（ｂ）は、本発明の第三の実施例の
半導体装置の平面図及びＢ−Ｂ’断面図。
半導体装置の平面図及びＢ−Ｂ’断面図。
【図４】（ａ）及び（ｂ）は、従来の半導体装置の平面
図及びＢ−Ｂ’断面図。
図及びＢ−Ｂ’断面図。
【図５】（ａ）及び（ｂ）は、従来の他の半導体装置の
平面図及びＢ−Ｂ’断面図。
平面図及びＢ−Ｂ’断面図。
１１、３１ Ｐ型半導体基板 １２、３２ Ｎウエル １２’、３２’ クロストーク防止用Ｎウエル １３、３３ Ｐウエル １４、３４ Ｐ+拡散層領域 １５、３５ Ｎ+拡散層領域 １６、１８、１９、３６ ＧＮＤ配線 １７、３７ 絶縁酸化膜 ２０ Ｎ+拡散層領域 ２１、３８ Ｖdd配線 ＣＢ１１、ＣＢ１２、ＣＢ３１、ＣＢ３２ 回路ブロッ
ク
ク
Claims (5)
- 【請求項１】 主として一導電型領域を構成する半導体
基板と、該半導体基板の表面近傍に形成された第一の他
の導電型ウエル及び前記半導体基板よりも高濃度の不純
物を含有する一導電型ウエルと、前記一導電型ウエル及
び第一の他の導電型ウエルの双方に夫々形成され相互に
機能が異なる少なくとも２つの回路ブロックとを備える
半導体装置において、 前記回路ブロック相互間の前記半導体基板の表面近傍に
前記一導電型ウエル及び第一の他の導電型ウエルのいず
れもが形成されない所定幅の前記一導電型領域が残され
ており、 前記残された一導電型領域と１の回路ブロックとの間の
少くとも前記一導電型ウエル内に形成され、前記一導電
型ウエルよりも高濃度の不純物が拡散された一導電型拡
散層領域を更に備え、該一導電型拡散層領域が第一の電
位に維持されることを特徴とする半導体装置。 - 【請求項２】 前記一導電型拡散層領域を前記第一の電
位に維持する電源が、該一導電型拡散層領域が内部に形
成される前記一導電型ウエルに形成された回路ブロック
に供給される第一の電源と、相互に同じ電位で且つ電源
系統が異なることを特徴とする請求項１に記載の半導体
装置。 - 【請求項３】 前記残された一導電型領域内に、回路ブ
ロックが内部に形成されない第二の他の導電型ウエル
と、該第二の他の導電型ウエル内に形成されて第二の電
位に維持されると共に該第二の他の導電型ウエルよりも
高濃度の不純物が拡散された他の導電型拡散層領域とを
更に備え、 前記第二の他の導電型ウエルと、前記一導電型ウエル又
は前記第一の他の導電型ウエルとの間隔が、前記１の回
路ブロックが共通に形成された前記一導電型ウエルと前
記第一の他の導電型ウエルとの間隔よりも大きいことを
特徴とする請求項１又は２に記載の半導体装置。 - 【請求項４】 前記他の導電型拡散層領域を前記第二の
電位に維持する電源が、前記１の回路ブロックに供給さ
れる第二の電源と、相互に同じ電位を有し電源系統が相
互に異なることを特徴とする請求項３に記載の半導体装
置。 - 【請求項５】 前記所定幅が４μm以上であることを特
徴とする請求項１及至４の一に記載の半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5111906A JPH06326260A (ja) | 1993-05-13 | 1993-05-13 | 半導体装置 |
| US08/237,394 US5459349A (en) | 1993-05-13 | 1994-05-03 | Semiconductor device with reduced noise propagation between circuit blocks |
| KR1019940010630A KR0174571B1 (ko) | 1993-05-13 | 1994-05-13 | 반도체 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5111906A JPH06326260A (ja) | 1993-05-13 | 1993-05-13 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06326260A true JPH06326260A (ja) | 1994-11-25 |
Family
ID=14573094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5111906A Pending JPH06326260A (ja) | 1993-05-13 | 1993-05-13 | 半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5459349A (ja) |
| JP (1) | JPH06326260A (ja) |
| KR (1) | KR0174571B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0922946A (ja) * | 1995-07-07 | 1997-01-21 | Matsushita Electron Corp | 半導体装置及びその製造方法 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3077592B2 (ja) * | 1996-06-27 | 2000-08-14 | 日本電気株式会社 | デジタル回路とアナログ回路が混在する半導体集積回路装置およびその製造方法 |
| US5880515A (en) | 1996-09-30 | 1999-03-09 | Lsi Logic Corporation | Circuit isolation utilizing MeV implantation |
| JP2900908B2 (ja) * | 1997-03-31 | 1999-06-02 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| FR2769132B1 (fr) * | 1997-09-29 | 2003-07-11 | Sgs Thomson Microelectronics | Amelioration de l'isolement entre alimentations d'un circuit analogique-numerique |
| GB2335097B (en) * | 1998-03-04 | 2002-02-13 | Fujitsu Ltd | Mixed-signal circuitry and integrated circuit devices |
| US7865850B1 (en) | 2007-02-28 | 2011-01-04 | Cadence Design Systems, Inc. | Method and apparatus for substrate noise aware floor planning for integrated circuit design |
| US7877713B2 (en) * | 2007-06-27 | 2011-01-25 | Cadence Design Systems, Inc. | Method and apparatus for substrate noise analysis using substrate tile model and tile grid |
| US7900166B2 (en) * | 2007-06-27 | 2011-03-01 | Cadence Design Systems, Inc. | Method to produce an electrical model of an integrated circuit substrate and related system and article of manufacture |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03222455A (ja) * | 1990-01-29 | 1991-10-01 | Matsushita Electron Corp | 半導体装置 |
| JPH04127467A (ja) * | 1990-06-04 | 1992-04-28 | Mitsubishi Electric Corp | 半導体集積回路装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6212147A (ja) * | 1985-07-10 | 1987-01-21 | Hitachi Ltd | マスタ−スライス方式の半導体装置 |
| JPH01112765A (ja) * | 1987-10-27 | 1989-05-01 | Seiko Epson Corp | 半導体装置 |
-
1993
- 1993-05-13 JP JP5111906A patent/JPH06326260A/ja active Pending
-
1994
- 1994-05-03 US US08/237,394 patent/US5459349A/en not_active Expired - Lifetime
- 1994-05-13 KR KR1019940010630A patent/KR0174571B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03222455A (ja) * | 1990-01-29 | 1991-10-01 | Matsushita Electron Corp | 半導体装置 |
| JPH04127467A (ja) * | 1990-06-04 | 1992-04-28 | Mitsubishi Electric Corp | 半導体集積回路装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0922946A (ja) * | 1995-07-07 | 1997-01-21 | Matsushita Electron Corp | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR0174571B1 (ko) | 1999-02-01 |
| US5459349A (en) | 1995-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100788222B1 (ko) | 전원 및 접지배선 아래에 디커플링 캐패시터를 구비하는집적 회로 | |
| US7834377B2 (en) | Semiconductor integrated circuit device | |
| JPH04251970A (ja) | アナログ・デジタル混載半導体集積回路装置 | |
| JP3283984B2 (ja) | 半導体集積回路装置 | |
| JPH06326260A (ja) | 半導体装置 | |
| US8225240B2 (en) | Semiconductor device | |
| US20050189602A1 (en) | Semiconductor device | |
| US6501108B1 (en) | Semiconductor integrated circuit | |
| US20030183843A1 (en) | Semiconductor apparatus with improved esd withstanding voltage | |
| JP2780661B2 (ja) | 半導体装置 | |
| JP3834212B2 (ja) | 半導体集積回路装置 | |
| KR100257641B1 (ko) | 차동회로를 구비한 반도체 집적회로 | |
| KR100910399B1 (ko) | 정전 방전 보호 장치, 다이오드, 입력 버퍼 및 정전 방전보호 방법 | |
| JPH0547943A (ja) | 半導体集積装置 | |
| JP3963071B2 (ja) | 半導体装置 | |
| JPH11154733A (ja) | 半導体集積装置 | |
| US5528061A (en) | Semiconductor integrated circuit device having multi-contact wiring structure | |
| TW441120B (en) | Semiconductor integrated circuit device | |
| US7242061B2 (en) | Semiconductor device | |
| US7911022B2 (en) | Isolation structure in field device | |
| JP2000101028A (ja) | 半導体装置 | |
| JP2000311898A (ja) | 半導体装置 | |
| JP2001189427A (ja) | スタンダードセル及びそれを用いた半導体集積回路 | |
| EP1523093A1 (en) | Frequency compensation of a wide-band operational amplifier | |
| US6348723B1 (en) | Semiconductor device with a dummy wire positioned to prevent charging/discharging of the parasitic capacitance of a signal wire |