JPH03222455A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH03222455A JPH03222455A JP1836690A JP1836690A JPH03222455A JP H03222455 A JPH03222455 A JP H03222455A JP 1836690 A JP1836690 A JP 1836690A JP 1836690 A JP1836690 A JP 1836690A JP H03222455 A JPH03222455 A JP H03222455A
- Authority
- JP
- Japan
- Prior art keywords
- circuit section
- noise
- semiconductor substrate
- circuit part
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 239000012212 insulator Substances 0.000 claims abstract description 8
- 238000000926 separation method Methods 0.000 abstract description 11
- 230000000694 effects Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
Landscapes
- Element Separation (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、同一半導体基板の上にデジタル回路部上アナ
ログ回路部を備えた半導体装置に関する。
ログ回路部を備えた半導体装置に関する。
従来の技術
デジタル信号処理技術の発展お半導体装置の集積度向上
により、デジタル回路部とアナログ回路部を同一半導体
基板上に製造するデジタル/アナログ混載半導体装置も
多数製造されている。
により、デジタル回路部とアナログ回路部を同一半導体
基板上に製造するデジタル/アナログ混載半導体装置も
多数製造されている。
第2図は従来のデジタル/アナログ混載半導体装置の断
面図である。同図はN型半導体基板3を用いた半導体装
置で、デジタル回路部1とアナログ回路部2を備えてい
る。4はP型導電領域で、5はP型拡散領域、6はN型
導伝領域で、7はN型拡散領域、8はゲート電極、9は
ゲート酸化膜、10は厚いフィールド酸化膜である。デ
ジタル回路部1はデジタル電源11によ電源電圧を供給
され、アナログ回路部2はアナログ電源12より電源電
圧を供給される。このように従来の半導体装置ではデジ
タル電源11とアナログ電源12を個別に供給し、アナ
ログ回路部2の雑音とデジタル回路部lとを、また前記
デジタル回路部1の雑音と前記アナログ回路部2とを分
離している。
面図である。同図はN型半導体基板3を用いた半導体装
置で、デジタル回路部1とアナログ回路部2を備えてい
る。4はP型導電領域で、5はP型拡散領域、6はN型
導伝領域で、7はN型拡散領域、8はゲート電極、9は
ゲート酸化膜、10は厚いフィールド酸化膜である。デ
ジタル回路部1はデジタル電源11によ電源電圧を供給
され、アナログ回路部2はアナログ電源12より電源電
圧を供給される。このように従来の半導体装置ではデジ
タル電源11とアナログ電源12を個別に供給し、アナ
ログ回路部2の雑音とデジタル回路部lとを、また前記
デジタル回路部1の雑音と前記アナログ回路部2とを分
離している。
発明が解決しようとする課題
しかしながら上記の従来の構成では、アナログ回路部2
とデジタル回路部1はN型半導体基板3を介して電気的
に接続しているため、両回踏部1.2の雑音が互いに伝
播してしまうという間層点を有していた。
とデジタル回路部1はN型半導体基板3を介して電気的
に接続しているため、両回踏部1.2の雑音が互いに伝
播してしまうという間層点を有していた。
本発明は上記従来の問題点を解決するもので、半導体基
板内での伝播雑音を低減したアナログ/デジタル混載半
導体装置を提供することを目的とする。
板内での伝播雑音を低減したアナログ/デジタル混載半
導体装置を提供することを目的とする。
課題を解決するための手段
この目的を達成するために本発明の半導体装置は、半導
体基板の主表面から上記基板内部に向けて形成された溝
内部に形成した絶縁体により分離帯を構成したものであ
る。
体基板の主表面から上記基板内部に向けて形成された溝
内部に形成した絶縁体により分離帯を構成したものであ
る。
作用
この構成によってデジタル回路部とアナログ回路部とを
半導体基板深部まで分離でき、デジタル回路部とアナロ
グ回路部間の半導体基板内での伝播雑音を低減すること
ができる。
半導体基板深部まで分離でき、デジタル回路部とアナロ
グ回路部間の半導体基板内での伝播雑音を低減すること
ができる。
実施例
以下本発明の一実施例について、図面を参照しながら説
明する。第1図は本発明の一実施例における半導体装置
の断面図を示すものである。同図において、第2図に示
す従来の半導体装置と同一箇所には同一符号を付し、詳
細な説明を省略した。第1図において、13は半導体基
板3の主表面から上記基板内部に向けて形成された溝内
部に形成した絶縁体であり、この絶縁体13によりデジ
タル回路部1とアナログ回路部2とを分離する分離帯が
構成されている。
明する。第1図は本発明の一実施例における半導体装置
の断面図を示すものである。同図において、第2図に示
す従来の半導体装置と同一箇所には同一符号を付し、詳
細な説明を省略した。第1図において、13は半導体基
板3の主表面から上記基板内部に向けて形成された溝内
部に形成した絶縁体であり、この絶縁体13によりデジ
タル回路部1とアナログ回路部2とを分離する分離帯が
構成されている。
上記のような分離帯13を設けることにより、アナログ
回路部2で発生した雑音は分離帯13を乗り越えてデジ
タル回路部1に伝播する前にアナログ電源12により吸
収される。同様にデジタル回路部1で発生した雑音もア
ナログ回路部2に伝播する前にデジタル電源11により
吸収されるため半導体基板3を通じて両回踏部1,2の
雑音が伝播することはない。仮に分離帯13を乗り越え
て雑音が伝播したとしても抵抗値の高い半導体基板3を
回り込むため、発生時に比べ雑音成分は低減される。
回路部2で発生した雑音は分離帯13を乗り越えてデジ
タル回路部1に伝播する前にアナログ電源12により吸
収される。同様にデジタル回路部1で発生した雑音もア
ナログ回路部2に伝播する前にデジタル電源11により
吸収されるため半導体基板3を通じて両回踏部1,2の
雑音が伝播することはない。仮に分離帯13を乗り越え
て雑音が伝播したとしても抵抗値の高い半導体基板3を
回り込むため、発生時に比べ雑音成分は低減される。
なお、分離帯として内面が絶縁膜で被覆されたVまたは
U字型溝を用いても全く同様の効果が得られる。
U字型溝を用いても全く同様の効果が得られる。
発明の効果
以上のように本発明は、デジタル回路部さアナログ回路
部を有する半導体装置において、半導体基板の主表面か
ら上記基板内部に向けて形成した溝内部に形成された絶
縁体によりデジタル回路部とアナログ回路部とを分離す
る分離帯を設けることにより、半導体基板内での伝播雑
音を低減することができる優れた半導体装置を実現でき
るものである。
部を有する半導体装置において、半導体基板の主表面か
ら上記基板内部に向けて形成した溝内部に形成された絶
縁体によりデジタル回路部とアナログ回路部とを分離す
る分離帯を設けることにより、半導体基板内での伝播雑
音を低減することができる優れた半導体装置を実現でき
るものである。
第1図は本発明の一実施例における半導体装置の断面図
、第2図は従来の半導体装置の断面図である。 1・・・・・・デジタル回路部、2・・・・・・アナロ
グ回路部、13・・・・・・分離帯(絶縁体)。
、第2図は従来の半導体装置の断面図である。 1・・・・・・デジタル回路部、2・・・・・・アナロ
グ回路部、13・・・・・・分離帯(絶縁体)。
Claims (1)
- 【特許請求の範囲】 同一半導体基板の上にデジタル回路部とアナログ回路部
を有する半導体装置において、前記半導体基板の主表面
から内部に向けて形成さ れた溝内部に形成した絶縁体によりデジタル回路部とア
ナログ回路部とを分離する半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1836690A JPH03222455A (ja) | 1990-01-29 | 1990-01-29 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1836690A JPH03222455A (ja) | 1990-01-29 | 1990-01-29 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03222455A true JPH03222455A (ja) | 1991-10-01 |
Family
ID=11969705
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1836690A Pending JPH03222455A (ja) | 1990-01-29 | 1990-01-29 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03222455A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06326260A (ja) * | 1993-05-13 | 1994-11-25 | Nec Corp | 半導体装置 |
JPH1012717A (ja) * | 1996-06-27 | 1998-01-16 | Nec Corp | デジタル回路とアナログ回路が混在する半導体集積回路 装置およびその製造方法 |
WO2001095389A3 (en) * | 2000-06-06 | 2002-04-18 | Infineon Technologies Corp | Shielding of analog circuits on semiconductor substrates |
US6459134B2 (en) | 2000-03-27 | 2002-10-01 | Kabushiki Kaisha Toshiba | Semiconductor devices which have analog and digital circuits integrated on a common substrate |
JP2014132676A (ja) * | 2014-02-24 | 2014-07-17 | Renesas Electronics Corp | 半導体装置 |
-
1990
- 1990-01-29 JP JP1836690A patent/JPH03222455A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06326260A (ja) * | 1993-05-13 | 1994-11-25 | Nec Corp | 半導体装置 |
JPH1012717A (ja) * | 1996-06-27 | 1998-01-16 | Nec Corp | デジタル回路とアナログ回路が混在する半導体集積回路 装置およびその製造方法 |
US6459134B2 (en) | 2000-03-27 | 2002-10-01 | Kabushiki Kaisha Toshiba | Semiconductor devices which have analog and digital circuits integrated on a common substrate |
WO2001095389A3 (en) * | 2000-06-06 | 2002-04-18 | Infineon Technologies Corp | Shielding of analog circuits on semiconductor substrates |
JP2014132676A (ja) * | 2014-02-24 | 2014-07-17 | Renesas Electronics Corp | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB1561903A (en) | Fild effect transistors | |
GB1175601A (en) | Insulated-Gate Field-Effect Transistor | |
US20050189602A1 (en) | Semiconductor device | |
JP3582890B2 (ja) | 半導体装置 | |
JPH03222455A (ja) | 半導体装置 | |
JPH0462175B2 (ja) | ||
JP2825038B2 (ja) | 半導体装置 | |
JPS624338A (ja) | 半導体装置の製造方法 | |
JPS6129148B2 (ja) | ||
JPS6151961A (ja) | 相補型mos半導体装置 | |
JPS60124863A (ja) | Mos集積回路装置 | |
JP3130645B2 (ja) | 高耐圧mosトランジスタ | |
JP2001044277A (ja) | 半導体基板および半導体装置 | |
JPH01293661A (ja) | 半導体装置 | |
JPH01185974A (ja) | Mis−fet | |
JPH02252262A (ja) | 半導体装置 | |
JPS61220368A (ja) | 半導体装置 | |
JPH04251979A (ja) | 高耐圧トランジスタ | |
JPH0493081A (ja) | 半導体装置 | |
JPS5832508B2 (ja) | ソウゲ−トセツゴウガタデンカイコウカトランジスタ | |
JPH01122154A (ja) | 半導体装置 | |
JPS59182563A (ja) | 半導体装置 | |
JPS58186960A (ja) | 半導体装置 | |
JPS63293883A (ja) | 半導体装置 | |
JPS61248567A (ja) | 接合型電界効果トランジスタ |