JPH06324983A - 電気回路装置 - Google Patents
電気回路装置Info
- Publication number
- JPH06324983A JPH06324983A JP11181693A JP11181693A JPH06324983A JP H06324983 A JPH06324983 A JP H06324983A JP 11181693 A JP11181693 A JP 11181693A JP 11181693 A JP11181693 A JP 11181693A JP H06324983 A JPH06324983 A JP H06324983A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- board
- daughter
- mother board
- connectors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Information Transfer Systems (AREA)
Abstract
(57)【要約】
【目的】 複数のデータ・バスを有するマザー・ボード
に対して、複数のドーター・ボードを接続する電気回路
装置において、各ドーター・ボードの構成の共通化して
開発コストの低減を図ると共に、各ドーター・ボードの
設定が自動的に行われるようにすること。 【構成】 複数のコネクタ１ａ〜１ｄを有し各コネクタ
１ａ〜１ｄに対して共通に複数のデータ・バス４ａ〜４
ｄが接続されたマザー・ボード１と、このマザー・ボー
ド１のコネクタ１ａ〜１ｄに挿入される複数のドーター
・ボード２ａ〜２ｄとを備えた電気回路装置において、
マザー・ボード１に、異なった種類のドーター・ボード
に対してそれぞれ異なった組み合わせのバス選択ビット
を示すバス選択ビット端子４ｅ，４ｆを設けると共に、
各ドーター・ボード２ａ〜２ｄに、複数のデータ・バス
４ａ〜４ｄに対応する複数のバス・インターフェイス３
ａ〜３ｄと、バス選択ビットの状態を判別して複数のバ
ス・インターフェイス３ａ〜３ｄを選択するバス選択回
路５ｃを設ける。
に対して、複数のドーター・ボードを接続する電気回路
装置において、各ドーター・ボードの構成の共通化して
開発コストの低減を図ると共に、各ドーター・ボードの
設定が自動的に行われるようにすること。 【構成】 複数のコネクタ１ａ〜１ｄを有し各コネクタ
１ａ〜１ｄに対して共通に複数のデータ・バス４ａ〜４
ｄが接続されたマザー・ボード１と、このマザー・ボー
ド１のコネクタ１ａ〜１ｄに挿入される複数のドーター
・ボード２ａ〜２ｄとを備えた電気回路装置において、
マザー・ボード１に、異なった種類のドーター・ボード
に対してそれぞれ異なった組み合わせのバス選択ビット
を示すバス選択ビット端子４ｅ，４ｆを設けると共に、
各ドーター・ボード２ａ〜２ｄに、複数のデータ・バス
４ａ〜４ｄに対応する複数のバス・インターフェイス３
ａ〜３ｄと、バス選択ビットの状態を判別して複数のバ
ス・インターフェイス３ａ〜３ｄを選択するバス選択回
路５ｃを設ける。
Description
【０００１】
【産業上の利用分野】本発明は、複数のデータ・バスを
有するマザー・ボードに対して複数枚のドーター・ボー
ドを接続して所望の回路を構成する電気回路装置に関
し、特に、複数のデータ・バスから所望のデータ・バス
を選択するためのバス選択装置に関する。
有するマザー・ボードに対して複数枚のドーター・ボー
ドを接続して所望の回路を構成する電気回路装置に関
し、特に、複数のデータ・バスから所望のデータ・バス
を選択するためのバス選択装置に関する。
【０００２】
【従来の技術】従来から、保守や修理作業を容易に行え
るように、或いは、機能の拡張を容易に行えるようにす
るために、共通のマザー・ボードに対してスロットを介
して複数のドーター・ボードを接続して所望の回路を構
成する電気回路装置が知られている。マザー・ボードに
は、各ドーター・ボードとの間でデータを授受するため
のデータ・バスが設けられている。
るように、或いは、機能の拡張を容易に行えるようにす
るために、共通のマザー・ボードに対してスロットを介
して複数のドーター・ボードを接続して所望の回路を構
成する電気回路装置が知られている。マザー・ボードに
は、各ドーター・ボードとの間でデータを授受するため
のデータ・バスが設けられている。
【０００３】マザー・ボードのデータ・バスが１種類で
ある場合には、各ドーター・ボードに対してデータ・バ
スを単純に共通に接続すればよいが、マザー・ボードが
複数のデータ・バスを有しており、ドーター・ボードに
よって接続すべきデータ・バスが異なっている場合に
は、何らかのバス選択装置が必要となる。
ある場合には、各ドーター・ボードに対してデータ・バ
スを単純に共通に接続すればよいが、マザー・ボードが
複数のデータ・バスを有しており、ドーター・ボードに
よって接続すべきデータ・バスが異なっている場合に
は、何らかのバス選択装置が必要となる。
【０００４】上述したような、複数のデータ・バスを有
するマザー・ボードと、このマザー・ボードに挿入され
る複数枚のドーター・ボードとからなる電気回路装置に
おいて、従来の技術では、バス毎にマザー・ボードとド
ーター・ボード間のインターフェース回路を設計する
か、または、予めドーター・ボード内のスイッチ等で使
用するバスを設定する必要があった。
するマザー・ボードと、このマザー・ボードに挿入され
る複数枚のドーター・ボードとからなる電気回路装置に
おいて、従来の技術では、バス毎にマザー・ボードとド
ーター・ボード間のインターフェース回路を設計する
か、または、予めドーター・ボード内のスイッチ等で使
用するバスを設定する必要があった。
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来技術のように、バス毎にマザー・ボードとボード間の
インターフェース回路を設計することは、工数が増加す
ると共に、回路構成が複雑になるという問題がある。ま
た、ボード毎に使用するバスをスイッチ等で設定した場
合、ボードの交換等をする度に設定をやり直さなければ
ならず作業が煩雑となり、また、設定ミスをする可能性
が生じる等の不都合が生じる。
来技術のように、バス毎にマザー・ボードとボード間の
インターフェース回路を設計することは、工数が増加す
ると共に、回路構成が複雑になるという問題がある。ま
た、ボード毎に使用するバスをスイッチ等で設定した場
合、ボードの交換等をする度に設定をやり直さなければ
ならず作業が煩雑となり、また、設定ミスをする可能性
が生じる等の不都合が生じる。
【０００６】そこで本発明は、複数のデータ・バスを有
するマザー・ボードに対して、複数のドーター・ボード
を接続する電気回路装置において、各ドーター・ボード
の構成の共通化して開発コストの低減を図ると共に、各
ドーター・ボードの設定が自動的に行われるようにする
ことを目的とする。
するマザー・ボードに対して、複数のドーター・ボード
を接続する電気回路装置において、各ドーター・ボード
の構成の共通化して開発コストの低減を図ると共に、各
ドーター・ボードの設定が自動的に行われるようにする
ことを目的とする。
【０００７】
【課題を解決するための手段】本発明は、前記目的を達
成するため、複数のコネクタを有し各コネクタに対して
共通に複数のデータ・バスが接続されたマザー・ボード
と、このマザー・ボードの前記コネクタに挿入される複
数のドーター・ボードとを備えた電気回路装置におい
て、前記各コネクタの特定の端子に、異なった種類のド
ーター・ボードに対してそれぞれ異なった組み合わせの
バス選択ビットを示す手段を設けたマザー・ボードと、
前記複数のデータ・バスに対応する複数のバス・インタ
ーフェイスと、前記バス選択ビットの状態を判別する判
別手段と、この判別手段による判別結果に応じて前記複
数のバス・インターフェイスを選択的に動作可能とする
選択手段とを設けたドーター・ボードとを備えているこ
とを特徴とする。
成するため、複数のコネクタを有し各コネクタに対して
共通に複数のデータ・バスが接続されたマザー・ボード
と、このマザー・ボードの前記コネクタに挿入される複
数のドーター・ボードとを備えた電気回路装置におい
て、前記各コネクタの特定の端子に、異なった種類のド
ーター・ボードに対してそれぞれ異なった組み合わせの
バス選択ビットを示す手段を設けたマザー・ボードと、
前記複数のデータ・バスに対応する複数のバス・インタ
ーフェイスと、前記バス選択ビットの状態を判別する判
別手段と、この判別手段による判別結果に応じて前記複
数のバス・インターフェイスを選択的に動作可能とする
選択手段とを設けたドーター・ボードとを備えているこ
とを特徴とする。
【０００８】
【作用】マザー・ボードのコネクタにドーター・ボード
を挿入すると、マザー・ボードの判別手段により、ドー
ター・ボードにおけるバス選択ビットの状態が判別さ
れ、挿入されたドーター・ボードの種類が検出される。
マザー・ボードでは、この検出されたマザー・ボードに
応じたデータが供給されているデータ・バスに対応する
バス・インターフェイスが動作可能となる。したがっ
て、マザー・ボードの任意のコネクタに任意のドーター
・ボードを挿入しても、各ドーター・ボードには、複数
のデータ・バスの中からそのドーター・ボードに適した
データ・バスが選択されて接続される。
を挿入すると、マザー・ボードの判別手段により、ドー
ター・ボードにおけるバス選択ビットの状態が判別さ
れ、挿入されたドーター・ボードの種類が検出される。
マザー・ボードでは、この検出されたマザー・ボードに
応じたデータが供給されているデータ・バスに対応する
バス・インターフェイスが動作可能となる。したがっ
て、マザー・ボードの任意のコネクタに任意のドーター
・ボードを挿入しても、各ドーター・ボードには、複数
のデータ・バスの中からそのドーター・ボードに適した
データ・バスが選択されて接続される。
【０００９】
【実施例】以下、図面を参照しながら実施例に基づいて
本発明の特徴を具体的に説明する。
本発明の特徴を具体的に説明する。
【００１０】図１は、本発明の第１の実施例の全体構成
を示す概略斜視図である。図１は、マザー・ボード１上
のスロット１ａ〜１ｄに４枚の同一構成のドーター・ボ
ード２ａ〜２ｄが挿入された状態を示している。なお、
各スロット１ａ〜１ｄは、カードエッジ型のコネクタか
ら構成されており、図１においては、マザー・ボード１
ドーター・ボード２ａ〜２ｄとの接続関係が明瞭となる
ように破線で図示している。また、各ドーター・ボード
２ａ〜２ｄに対する動作電圧は、図示しない電源回路か
らマザー・ボード１を介して各ドーター・ボード２ａ〜
２ｄに供給する。
を示す概略斜視図である。図１は、マザー・ボード１上
のスロット１ａ〜１ｄに４枚の同一構成のドーター・ボ
ード２ａ〜２ｄが挿入された状態を示している。なお、
各スロット１ａ〜１ｄは、カードエッジ型のコネクタか
ら構成されており、図１においては、マザー・ボード１
ドーター・ボード２ａ〜２ｄとの接続関係が明瞭となる
ように破線で図示している。また、各ドーター・ボード
２ａ〜２ｄに対する動作電圧は、図示しない電源回路か
らマザー・ボード１を介して各ドーター・ボード２ａ〜
２ｄに供給する。
【００１１】マザー・ボード１は、４種類のデータ・バ
ス４ａ〜４ｄと、２ビットのバス選択ビット端子４ｅ，
４ｆを有している。マザー・ボード１の構成を図２に示
す。前記バス選択ビット端子は、表１に示すように各ス
ロット毎に異なる組合せでマザー・ボード１のグランド
層に接続されている。
ス４ａ〜４ｄと、２ビットのバス選択ビット端子４ｅ，
４ｆを有している。マザー・ボード１の構成を図２に示
す。前記バス選択ビット端子は、表１に示すように各ス
ロット毎に異なる組合せでマザー・ボード１のグランド
層に接続されている。
【００１２】
【表１】 次に、ドーター・ボード２ａ〜２ｄについて説明する。
各ドーター・ボード２ａ〜２ｄは同一構成を有している
ので、ドーター・ボード２ａを例に挙げて説明する。ド
ーター・ボード２ａは、マザー・ボード１上のデータ・
バス４ａ〜４ｄに対応したバス・インターフェイス３ａ
〜３ｄを有している。また、マザー・ボード１上のバス
選択ビット端子４ｅ，４ｆとドーター・ボード２ａ内の
バス選択回路５ｃ間を接続している。また、バス選択ビ
ット端子４ｅ，４ｆとバス選択回路５ｃの間の信号線
は、プル・アップ抵抗５ａ，５ｂでプル・アップされて
いる。
各ドーター・ボード２ａ〜２ｄは同一構成を有している
ので、ドーター・ボード２ａを例に挙げて説明する。ド
ーター・ボード２ａは、マザー・ボード１上のデータ・
バス４ａ〜４ｄに対応したバス・インターフェイス３ａ
〜３ｄを有している。また、マザー・ボード１上のバス
選択ビット端子４ｅ，４ｆとドーター・ボード２ａ内の
バス選択回路５ｃ間を接続している。また、バス選択ビ
ット端子４ｅ，４ｆとバス選択回路５ｃの間の信号線
は、プル・アップ抵抗５ａ，５ｂでプル・アップされて
いる。
【００１３】したがって、各スロット１ａ〜１ｄにドー
ター・ボード２ａ〜２ｄを挿入した場合、表２に示すよ
うに重み付された２ビットの選択信号ｓｅｌ０，ｓｅｌ
１がバス選択回路５ｃに入力される。
ター・ボード２ａ〜２ｄを挿入した場合、表２に示すよ
うに重み付された２ビットの選択信号ｓｅｌ０，ｓｅｌ
１がバス選択回路５ｃに入力される。
【００１４】
【表２】 このときドーター・ボード２ａのバス選択回路５ｃは、
表３に示すように選択信号ｓｅｌ０，ｓｅｌ１により、
バス・インターフェイス３ａ〜３ｄの内、バス・インタ
ーフェイス３ａのイネーブル信号ｎＯＥ３ａのみをＬｏ
ｗレベルすなわちイネーブル状態にし、他バス・インタ
ーフェイス２ｂ〜２ｄのイネーブル信号ｎＯＥ３ｂ〜ｎ
ＯＥ３ｄをＨｉレベルすなわちディセーブル状態にする
ことでバスを選択する。
表３に示すように選択信号ｓｅｌ０，ｓｅｌ１により、
バス・インターフェイス３ａ〜３ｄの内、バス・インタ
ーフェイス３ａのイネーブル信号ｎＯＥ３ａのみをＬｏ
ｗレベルすなわちイネーブル状態にし、他バス・インタ
ーフェイス２ｂ〜２ｄのイネーブル信号ｎＯＥ３ｂ〜ｎ
ＯＥ３ｄをＨｉレベルすなわちディセーブル状態にする
ことでバスを選択する。
【００１５】
【表３】 他のドーター・ボード２ｂ〜２ｄもドーター・ボード２
ａと同様に入力された選択信号ｓｅｌ０，ｓｅｌ１に応
じたバス・インターフェイスのみを選択する。
ａと同様に入力された選択信号ｓｅｌ０，ｓｅｌ１に応
じたバス・インターフェイスのみを選択する。
【００１６】上述したように、本実施例においては、挿
入されたドーター・ボードに適したデータ・バスが自動
的に選択されるので、ボード挿入時にスイッチ等で使用
するバス、または、内部回路等を設定する必要がない。
これにより、バスの選択ミス等によるバスの衝突等が防
げる。
入されたドーター・ボードに適したデータ・バスが自動
的に選択されるので、ボード挿入時にスイッチ等で使用
するバス、または、内部回路等を設定する必要がない。
これにより、バスの選択ミス等によるバスの衝突等が防
げる。
【００１７】また、第１の実施例のドーター・ボード２
ａは、それぞれ機能が異なる２種類の内部回路６ａ，６
ｂを有し、表４に示すように選択信号ｓｅｌ０，ｓｅｌ
１により、どちらか一方の内部回路を選択して使用して
いる。
ａは、それぞれ機能が異なる２種類の内部回路６ａ，６
ｂを有し、表４に示すように選択信号ｓｅｌ０，ｓｅｌ
１により、どちらか一方の内部回路を選択して使用して
いる。
【００１８】
【表４】 第１の実施例では、内部回路６ａのイネーブル信号ｎＯ
Ｅ６ａがＬｏｗレベルすなわちイネーブル状態となり、
内部回路６ａのイネーブル信号ｎＯＥ６ａがＨｉレベル
すなわちディセーブル状態となるので、ドーター・ボー
ド２ａでは内部回路６ａが選択される。他のドーター・
ボード２ｂ〜２ｄでは、他方の内部回路６ｂが選択され
る。なお、内部回路６ａ，６ｂは、たとえば、入力信号
に対してそれぞれ異なった処理を行う信号処理回路や、
それぞれ異なった値が書き込まれたルックアップテーブ
ルである。
Ｅ６ａがＬｏｗレベルすなわちイネーブル状態となり、
内部回路６ａのイネーブル信号ｎＯＥ６ａがＨｉレベル
すなわちディセーブル状態となるので、ドーター・ボー
ド２ａでは内部回路６ａが選択される。他のドーター・
ボード２ｂ〜２ｄでは、他方の内部回路６ｂが選択され
る。なお、内部回路６ａ，６ｂは、たとえば、入力信号
に対してそれぞれ異なった処理を行う信号処理回路や、
それぞれ異なった値が書き込まれたルックアップテーブ
ルである。
【００１９】次に、本発明の第２の実施例について説明
する。
する。
【００２０】図３は、本発明の第２の実施例の全体構成
を示す概略斜視図である。第２の実施例においては、第
１の実施例と対応する箇所には同一符号を付している。
を示す概略斜視図である。第２の実施例においては、第
１の実施例と対応する箇所には同一符号を付している。
【００２１】第２の実施例においては、挿入するドータ
ー・ボード７ａ〜７ｄのバス・インターフェイス２ａ〜
２ｄからの信号が供給される内部回路８ａと、この内部
回路８ａを更に他の内部回路８ｂに供給するか、或い
は、他の内部回路８ｂをバイパスして出力するかを切り
替えるセレクタ９が設けられている。このセレクタ９の
セレクタ切替えビットは、表５に示すような条件で、バ
ス選択ビットの値より得られる選択信号ｓｅｌ０，ｓｅ
ｌ１に基づいてバス選択回路５ｃにより制御される。
ー・ボード７ａ〜７ｄのバス・インターフェイス２ａ〜
２ｄからの信号が供給される内部回路８ａと、この内部
回路８ａを更に他の内部回路８ｂに供給するか、或い
は、他の内部回路８ｂをバイパスして出力するかを切り
替えるセレクタ９が設けられている。このセレクタ９の
セレクタ切替えビットは、表５に示すような条件で、バ
ス選択ビットの値より得られる選択信号ｓｅｌ０，ｓｅ
ｌ１に基づいてバス選択回路５ｃにより制御される。
【００２２】
【表５】 なお、ここではセレクタ切替えビットがＬｏｗレベルで
あるとき内部回路８ｂが使用され、Ｈｉレベルであると
き内部回路８ｂはバイパスされるものとする。
あるとき内部回路８ｂが使用され、Ｈｉレベルであると
き内部回路８ｂはバイパスされるものとする。
【００２３】第２の実施例においては、ドーター・ボー
ド７ｂでのみセレクタ９のセレクタ切替えビットをＬｏ
ｗレベルにして内部回路８ｂを使用し、他のドーター・
ボード７ａ，７ｃ，７ｄではＨｉレベルにして内部回路
８ｂをバイパスしている。
ド７ｂでのみセレクタ９のセレクタ切替えビットをＬｏ
ｗレベルにして内部回路８ｂを使用し、他のドーター・
ボード７ａ，７ｃ，７ｄではＨｉレベルにして内部回路
８ｂをバイパスしている。
【００２４】
【発明の効果】以上に述べたように、本発明によれば、
マザー・ボードにドーター・ボードを挿入するだけで、
ドーター・ボードの設定が終了するので、ドーター・ボ
ード交換時の煩雑さ、設定ミスをなくすことができる。
マザー・ボードにドーター・ボードを挿入するだけで、
ドーター・ボードの設定が終了するので、ドーター・ボ
ード交換時の煩雑さ、設定ミスをなくすことができる。
【００２５】また、マザー・ボードのバス選択ビット端
子、および、信号線は、隣り合うコネクタ同士を接続す
る構成をとれば良く、汎用性の高いシステムが組みやす
い。
子、および、信号線は、隣り合うコネクタ同士を接続す
る構成をとれば良く、汎用性の高いシステムが組みやす
い。
【００２６】また、挿入するボードは、同一のものを使
用できるので量産性が高く、また、トラブルには、スロ
ット位置を交換して現象の確認ができる等の効果があ
る。
用できるので量産性が高く、また、トラブルには、スロ
ット位置を交換して現象の確認ができる等の効果があ
る。
【図１】 本発明の第１の実施例の全体構成を示す模式
図である。
図である。
【図２】 マザー・ボードの構成例を示す模式図であ
る。
る。
【図３】 本発明の第２の実施例の全体構成を示す模式
図である。
図である。
１…マザー・ボード、２ａ〜２ｄ…ドーター・ボード、
３ａ〜３ｄ…バス・インターフェース、４ａ〜４ｄ…デ
ータ・バス、４ｅ，４ｆ…バス選択ビット端子、５ａ，
５ｂ…プル・アップ抵抗、５ｃ…バス選択回路、６ａ，
６ｂ…内部回路、７ａ〜７ｄ…マザー・ボード、８ａ，
８ｂ…内部回路、９…セレクタ
３ａ〜３ｄ…バス・インターフェース、４ａ〜４ｄ…デ
ータ・バス、４ｅ，４ｆ…バス選択ビット端子、５ａ，
５ｂ…プル・アップ抵抗、５ｃ…バス選択回路、６ａ，
６ｂ…内部回路、７ａ〜７ｄ…マザー・ボード、８ａ，
８ｂ…内部回路、９…セレクタ
Claims (4)
- 【請求項１】 複数のコネクタを有し各コネクタに対し
て共通に複数のデータ・バスが接続されたマザー・ボー
ドと、このマザー・ボードの前記コネクタに挿入される
複数のドーター・ボードとを備えた電気回路装置におい
て、 前記各コネクタの特定の端子に、異なった種類のドータ
ー・ボードに対してそれぞれ異なった組み合わせのバス
選択ビットを示す手段を設けたマザー・ボードと、 前記複数のデータ・バスに対応する複数のバス・インタ
ーフェイスと、前記バス選択ビットの状態を判別する判
別手段と、この判別手段による判別結果に応じて前記複
数のバス・インターフェイスを選択的に動作可能とする
選択手段とを設けたドーター・ボードとを備えているこ
とを特徴とする電気回路装置。 - 【請求項２】 複数のコネクタを有し各コネクタに対し
て共通に複数のデータ・バスが接続されたマザー・ボー
ドと、このマザー・ボードの前記コネクタに挿入される
複数のドーター・ボードとを備えた電気回路装置におい
て使用されるマザー・ボードであって、 前記各コネクタの特定の端子に、異なった種類のドータ
ー・ボードに対してそれぞれ異なった組み合わせのバス
選択ビットを示す手段を設けたことを特徴とするマザー
・ボード。 - 【請求項３】 請求項２記載のマザー・ボードのコネク
タに挿入されるドーター・ボードであって、前記複数の
データ・バスに対応する複数のバス・インターフェイス
と、前記バス選択ビットの状態を判別する判別手段と、
この判別手段による判別結果に応じて前記複数のバス・
インターフェイスを選択的に動作可能とする選択手段と
を設けたことを特徴とするドーター・ボード。 - 【請求項４】 前記判別手段による判別結果に応じて複
数の内部回路を選択的に動作させる回路選択手段を設け
たことを特徴とする請求項３記載のドーター・ボード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11181693A JP3458962B2 (ja) | 1993-05-13 | 1993-05-13 | 電気回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11181693A JP3458962B2 (ja) | 1993-05-13 | 1993-05-13 | 電気回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06324983A true JPH06324983A (ja) | 1994-11-25 |
| JP3458962B2 JP3458962B2 (ja) | 2003-10-20 |
Family
ID=14570882
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11181693A Expired - Fee Related JP3458962B2 (ja) | 1993-05-13 | 1993-05-13 | 電気回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3458962B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1153294A (ja) * | 1997-05-27 | 1999-02-26 | Robert Bosch Gmbh | アドレス指定装置およびアドレス指定方法 |
| KR100375958B1 (ko) * | 1995-05-05 | 2003-05-17 | 아드밴스트 마이크로 디이바이시스 인코포레이티드 | 할당된 자원의 분산중재장치 및 방법 |
| CN114036094A (zh) * | 2021-10-11 | 2022-02-11 | 北京小米移动软件有限公司 | 子板 |
-
1993
- 1993-05-13 JP JP11181693A patent/JP3458962B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100375958B1 (ko) * | 1995-05-05 | 2003-05-17 | 아드밴스트 마이크로 디이바이시스 인코포레이티드 | 할당된 자원의 분산중재장치 및 방법 |
| JPH1153294A (ja) * | 1997-05-27 | 1999-02-26 | Robert Bosch Gmbh | アドレス指定装置およびアドレス指定方法 |
| CN114036094A (zh) * | 2021-10-11 | 2022-02-11 | 北京小米移动软件有限公司 | 子板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3458962B2 (ja) | 2003-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5119498A (en) | Feature board with automatic adjustment to one of two bus widths based on sensing power level at one connection contact | |
| EP0350573A1 (en) | Multiple computer interface circuit board | |
| US6647436B1 (en) | Selection apparatus and method | |
| JP3458962B2 (ja) | 電気回路装置 | |
| CN114020673A (zh) | 自动跳线装置及通信设备 | |
| US20070195510A1 (en) | Configurable circuit board and fabrication method | |
| US4682058A (en) | Three-state logic circuit for wire-ORing to a data bus | |
| JPH01205222A (ja) | コネクタ共用化装置 | |
| KR100350031B1 (ko) | 프로그래머블제어기시스템에서베이스보드와,그위에장착된전원유니트및cpu유니트 | |
| CN216561773U (zh) | 自动跳线装置及通信设备 | |
| JP3403347B2 (ja) | キースイッチ回路 | |
| US6499071B1 (en) | Interconnection system | |
| JPS6227409B2 (ja) | ||
| US6239714B1 (en) | Controller for use in an interconnection system | |
| CN117234992B (zh) | 一种具有多个异步接口的自动检测通信装置及方法 | |
| JP4183062B2 (ja) | ビデオ切換えシステム | |
| GB2153567A (en) | Arrangements for enabling the connection of one or more additional devices to a computer | |
| CN212083943U (zh) | 一种电压自动调节电路及系统 | |
| CN110389917B (zh) | 用于图形处理器的存储装置以及配置设定调整方法 | |
| EP0537085B1 (en) | Device for indicating the presence of an optional component on a board | |
| JPS62277799A (ja) | 基板増設方式 | |
| JPH10105287A (ja) | 拡張ボードの接続方式 | |
| KR940009737B1 (ko) | 노트북형 컴퓨터의 셋업 데이타 변경방법 | |
| CN117971764A (zh) | 一种中央处理器互联兼容方法、装置、设备及介质 | |
| JPH0428187A (ja) | 通信制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070808 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080808 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20090808 |
|
| LAPS | Cancellation because of no payment of annual fees |