CN114020673A - 自动跳线装置及通信设备 - Google Patents

自动跳线装置及通信设备 Download PDF

Info

Publication number
CN114020673A
CN114020673A CN202111197735.4A CN202111197735A CN114020673A CN 114020673 A CN114020673 A CN 114020673A CN 202111197735 A CN202111197735 A CN 202111197735A CN 114020673 A CN114020673 A CN 114020673A
Authority
CN
China
Prior art keywords
port
serial data
clock
module
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111197735.4A
Other languages
English (en)
Inventor
林秋培
邹紧跟
陈清平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Sirui Technology Co ltd
Original Assignee
Shanghai Sirui Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Sirui Technology Co ltd filed Critical Shanghai Sirui Technology Co ltd
Priority to CN202111197735.4A priority Critical patent/CN114020673A/zh
Publication of CN114020673A publication Critical patent/CN114020673A/zh
Priority to PCT/CN2022/114245 priority patent/WO2023061052A1/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H04L12/40019—Details regarding a bus master
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016—Inter-integrated circuit (I2C)

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Information Transfer Systems (AREA)

Abstract

本发明涉及一种自动跳线装置及通信设备。通过自动跳线装置包括：串行数据端口、时钟端口、串行数据输出端口、时钟输出端口、检测模块和切换模块，检测模块与串行数据端口和时钟端口电连接，用于检测串行数据端口和时钟端口的连接状态，并向切换模块输出控制信号；切换模块与串行数据端口、时钟端口、串行数据输出端口、时钟输出端口电连接，切换模块根据控制信号在第一状态和第二状态之间切换；解决了现有技术中串行数据信号和时钟信号交换时，从设备与主设备之间的通信将失败的问题，实现了自动调整从设备SCL接口和SDA接口与总线的连接关系，使得从设备始终能够与主设备通信。

Description

自动跳线装置及通信设备
技术领域
本发明涉及集成电路技术领域，特别是涉及一种自动跳线装置及通信设备。
背景技术
I2C(Inter-Integrated Circuit，集成电路)总线是飞利浦(Philips)公司定义的同步串行数据传输总线，是一种2线串行接口总线，其中包括2路信号线，分别为串行数据线(Serial Data Line，SDA)和串行时钟线(Serial Clock Line，SCL)。I2C总线上通常只有一个主设备，可挂接多个从设备。
现有技术的I2C总线电路中，通常是设置固定的两个信号线输出接口，其中一个作为SDA，另一个作为SCL；使用时，从设备中包括：作为与SDA 通信的从设备SDA接口，以及作为与SCL通信的从设备SCL接口；从设备SDA 接口与I2C总线电路中的SDA输出接口连接，从设备SCL接口与I2C总线电路中的SCL输出接口连接，使得主设备可以通过I2C总线电路与从设备进行交互。
然而，当从设备的SDA接口与I2C总线电路中的SCL输出接口连接，从设备的SCL接口与I2C总线电路中的SDA输出接口连接时，从设备与主设备之间的通信将会失败。
发明内容
本发明的目的是提供一种依据串行数据端口SDA和时钟端口SCL连接方式不同，自动调节连接方式的自动跳线装置和通信设备。
本发明一实施例提供一种自动跳线装置，所述自动跳线装置包括：串行数据端口、时钟端口、串行数据输出端口、时钟输出端口、检测模块和切换模块；
所述检测模块与所述串行数据端口和所述时钟端口电连接，用于检测所述串行数据端口和所述时钟端口的连接状态，并向所述切换模块输出控制信号；
所述切换模块与所述串行数据端口、所述时钟端口、所述串行数据输出端口、所述时钟输出端口电连接，所述切换模块根据所述控制信号在第一状态和第二状态之间切换；
当所述切换模块处于所述第一状态时，所述串行数据端口和所述串行数据输出端口导通，所述时钟端口和所述时钟输出端口导通；当所述切换模块处于第二状态时，所述串行数据端口和所述时钟输出端口导通，所述时钟端口和所述串行数据输出端口导通。
在一种实施方式中，所述检测模块具有第一检测端、第二检测端和控制信号输出端；
所述检测模块的第一检测端与所述串行数据端口电连接，所述检测模块的第二检测端与所述时钟端口电连接，所述检测模块的控制信号输出端与所述切换模块电连接，所述第一检测端和所述第二检测端用于检测所述串行数据端口和所述时钟端口的连接状态。
在一种实施方式中，所述检测模块包括：第一检测子模块、第二检测子模块和信号输出子模块；
所述第一检测子模块的串行数据端与所述第一检测端电连接，所述第一检测子模块的时钟端与所述第二检测端电连接，所述第一检测子模块的输出端与所述信号输出子模块的第一信号输入端电连接，向所述信号输出子模块输出第一检测信号；
所述第二检测子模块的串行数据端与所述第二检测端电连接，所述第二检测子模块的时钟端与所述第一检测端电连接，所述第二检测子模块的输出端与所述信号输出子模块的第二信号输入端电连接，向所述信号输出子模块输出第二检测信号；
所述信号输出子模块接收所述第一检测信号和所述第二检测信号，并通过所述控制信号输出端向所述切换模块输出控制信号。
在一种实施方式中，所述切换模块具有第一输入端、第二输入端、第一输出端和第二输出端；
所述第一输入端与所述串行数据端口电连接，所述第二输入端与所述时钟端口电连接；
所述第一输出端与所述串行数据输出端口电连接，所述第二输出端与所述时钟输出端口电连接；
当所述切换模块处于第一状态时，所述第一输入端和所述第一输出端导通，所述第二输入端和所述第二输出端导通；
当所述切换模块处于第二状态时，所述第一输入端和所述第二输出端导通，所述第二输入端和所述第一输出端导通。
在一种实施方式中，所述切换模块包括第一切换子模块和第二切换子模块；
所述第一切换子模块的第一端与所述第一输入端电连接，所述第一切换子模块的第二端与所述第二输入端电连接，所述第一切换子模块的第三端与所述第一输出端电连接，所述第一切换子模块的第四端与所述检测模块电连接；
所述第二切换子模块的第一端与所述第一输入端电连接，所述第二切换子模块的第二端与所述第二输入端电连接，所述第二切换子模块的第三端与所述第二输出端电连接，所述第二切换子模块的第四端与所述检测模块电连接；
当所述切换模块处于第一状态时，所述第一切换子模块的第一端和第三端导通，所述第二切换子模块的第二端和第三端导通；
当所述切换模块处于第二状态时，所述第一切换子模块的第二端和所述第三端导通，所述第二切换子模块的第一端和第三端导通。
在一种实施方式中，当所述串行数据端口与总线的串行数据线电连接，所述时钟端口与总线的时钟线电连接时，所述连接状态为正向连接，所述切换模块根据所述控制信号处于第一状态；
当所述串行数据端口与所述总线的时钟线电连接，所述时钟端口与所述总线的串行数据线电连接时，所述连接状态为反向连接，所述切换模块根据所述控制信号处于第二状态。
在一种实施方式中，所述总线为I2C总线或I3C总线。
在一种实施方式中，所述自动跳线装置还包括电源端口和接地端口。
本发明一实施例提供一种通信设备，所述通信设备包括权上述自动跳线装置。
在一种实施方式中，所述通信设备还包括从设备，所述从设备的串行数据端与所述自动跳线装置的串行数据输出端口电连接，所述从设备的时钟端与所述自动跳线装置的时钟输出端口电连接。
本发明提供的一种自动跳线装置及通信设备，通过自动跳线装置包括：串行数据端口、时钟端口、串行数据输出端口、时钟输出端口、检测模块和切换模块，检测模块与串行数据端口和时钟端口电连接，用于检测串行数据端口和时钟端口的连接状态，并向切换模块输出控制信号；切换模块与串行数据端口、时钟端口、串行数据输出端口、时钟输出端口电连接，切换模块根据控制信号在第一状态和第二状态之间切换；当切换模块处于第一状态时，串行数据端口和串行数据输出端口导通，时钟端口和时钟输出端口导通；当切换模块处于第二状态时，串行数据端口和时钟输出端口导通，时钟端口和串行数据输出端口导通。解决了现有技术中从设备的SDA接口与I2C总线电路中的SCL输出接口连接，从设备的SCL接口与I2C总线电路中的SDA输出接口连接时，从设备与主设备之间的通信将失败的问题，实现了自动对SCL 接口和SDA接口检测，并根据检测结果自动调整从设备SCL接口和SDA接口与I2C总线的连接关系，使得从设备始终能够与主设备通信。
附图说明
为了更清楚地说明本发明实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为一种实施例中SDA信号和SCL信号示意图；
图2为另一个实施例中SDA信号和SCL信号示意图；
图3为本发明一个实施例中通信设备的示意图；
图4为本发明一个实施例中检测模块的示意图；
图5为本发明一个实施例中切换模块的示意图。
具体实施方式
为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本发明的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。
可以理解，本发明所使用的术语“第一”、“第二”等可在本文中用于描述各种元件，但这些元件不受这些术语限制。这些术语仅用于将第一个元件与另一个元件区分。
需要说明的是，当一个元件被认为是“连接”另一个元件时，它可以是直接连接到另一个元件，或者通过居中元件连接另一个元件。此外，以下实施例中的“连接”，如果被连接的对象之间具有电信号或数据的传递，则应理解为“电连接”、“通信连接”等。
在此使用时，单数形式的“一”、“一个”和“/该”也可以包括复数形式，除非上下文清楚指出另外的方式。还应当理解的是，术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。
在I2C或I3C总线通信系统中，主设备通过串行数据总线和时钟总线与从设备进行通信。例如在I2C总线通信系统中，I2C启动条件定义为串行数据信号SDA由高位切换为低位时，时钟信号为高位；I2C停止条件定义并为串行数据信号SDA由低位切换为高位时，时钟信号为高位。
在实际使用过程中，可能会发生总线被相互交换连接的情况发生，例如 I2C串行数据总线和时钟总线相互交换，导致串行数据信号和时钟信号交换。此时，从设备的SDA端口与I2C时钟总线连接接收时钟信号，从设备的SCL 端口与I2C串行数据总线连接接收串行数据信号，而从设备将无法正常通信。如图1所示，当时钟信号SCL和串行数据信号SDA没有交换时，启动条件会被触发。如图2所示，当时钟信号SCL和串行数据信号SDA被交换时，启动条件将不会被触发。
本发明提供一种自动跳线装置10，当总线被相互交换时，能够自动切换从设备与总线的连接，使得从设备的SDA端口虽与时钟总线连接却能够接收串行数据信号，从设备的SCL端口虽与串行数据总线连接却能够接收时钟信号。
请参考图3，本发明提供的自动跳线装置10包括串行数据端口11、时钟端口12、串行数据输出端口13、时钟输出端口14、检测模块100和切换模块200。
串行数据端口11和时钟端口12可与总线电连接，串行数据输出端口13 和时钟输出端口14与从设备300电连接。主设备400与总线电连接，且通过总线经过自动跳线装置10与从设备300进行通信。
检测模块100与串行数据端口11和时钟端口12电连接，用于检测串行数据端口11和时钟端口12的连接状态，并向切换模块200输出控制信号。串行数据端口11和时钟端口12的连接状态包括正接状态和反接状态。当串行数据端口11与串行数据总线电连接，时钟端口12与时钟总线电连接时，检测模块100判断串行数据端口11和时钟端口12的连接状态为正接状态；当串行数据端口11与时钟总线电连接，时钟端口12与串行数据总线电连接时，检测模块100判断串行数据端口11和时钟端口12的连接状态为反接状态，并根据连接状态向切换模块200输出控制信号。
切换模块200与串行数据端口11、时钟端口12、串行数据输出端口13、时钟输出端口14电连接，切换模块200根据控制信号在第一状态和第二状态之间切换。
当切换模块200处于第一状态时，串行数据端口11和串行数据输出端口 13导通，时钟端口12和时钟输出端口14导通；当切换模块200处于第二状态时，串行数据端口11和时钟输出端口14导通，时钟端口12和串行数据输出端口13导通。
进一步的，当检测模块100检测到串行数据端口11、时钟端口12为正接状态时，切换模块200处于第一状态，主设备400的串行数据信号通过串行数据总线经过串行数据端口11和串行数据输出端口13输送到从设备300 的串行数据端口；主设备400的时钟数据通过时钟总线经过时钟端口12和时钟输出端口14输送到从设备300的时钟端口。
当检测模块100检测到串行数据端口11和时钟端口12为反接状态时，切换模块200处于第二状态，主设备400的串行数据信号通过串行数据总线经过时钟端口12和串行数据输出端口13输送到从设备300的串行数据端口；主设备400的时钟信号通过时钟总线经过串行数据端口11和时钟输出端口 14输送到从设备300的时钟端口。
需要说明的一点是，在本发明实施例中，总线被互相交换连接通常有两种情况：
1、总线与从设备300的连接方式固定，主设备400与总线的连接交换。例如，主设备400的串行数据端与时钟总线电连接，主设备400的时钟端与串行数据总线电连接。
2、主设备400与总线的连接固定，从设备300与总线的连接方式交换。例如，从设备300的串行数据端与时钟总线电连接，从设备300的时钟端与串行数据总线电连接。
通过设置上述自动跳线装置10，将从设备300的串行数据端和自动跳线装置的串行数据输出端口13电连接，将从设备300的时钟端和自动跳线装置的时钟输出端口14电连接，这样自动跳线装置10的串行数据端口11就相当于从设备300的串行数据端，自动跳线装置10的时钟端口12就相当于从设备300的时钟端。这样，在串行数据信号和时钟信号发生交换，无论是自动跳线装置10与总线连接方式固定，主设备400与总线的连接交换；还是主设备400与总线的连接固定，自动跳线装置10的串行数据端口11和时钟端口 12与总线的连接方式交换，自动跳线装置10均可根据串行数据端口11和时钟端口12的连接方式不同，自动将串行数据端口11和时钟端口12切换到正确的连接方式，使得从设备300的串行数据端能够接收串行数据信号，从设备300的时钟端能够接收时钟信号，以确保主设备400和从设备300之间能够顺利进行通信。
继续参考图3，在一种实施方式中，检测模块100具有第一检测端101、第二检测端102和控制信号输出端103。
检测模块100的第一检测端101与串行数据端口11电连接，检测模块 100的第二检测端102与时钟端口12电连接，检测模块100的控制信号输出端103与切换模块200电连接，第一检测端101和第二检测端102用于检测串行数据端口11和时钟端口12的连接状态，以判断串行数据端口11和时钟端口12处于正接状态还是反接状态。可选的，检测模块100通过检测总线的忙碌信号来判断串行数据端口11和时钟端口12处于正接状态还是反接状态。
进一步的，请参考图4，检测模块100包括：第一检测子模块110、第二检测子模块120和信号输出子模块130。第一检测子模块100的串行数据端 111与第一检测端111电连接，第一检测子模块110的时钟端112与第二检测端102电连接，第一检测子模块110的输出端113与信号输出子模块130 的第一信号输入端131电连接，向信号输出子模块130输出第一检测信号。
第二检测子模块120的串行数据端122与第二检测端102电连接，第二检测子模块120的时钟端121与第一检测端101电连接，第二检测子模块120 的输出端123与信号输出子模块130的第二信号输入端132电连接，向信号输出子模块130输出第二检测信号。
信号输出子模块130接收第一检测信号和第二检测信号，并通过控制信号输出端133向切换模块200输出控制信号。
在本发明实施例中，第一检测子模块110和第二检测子模块120通过检测总线的忙碌信号来确定串行数据端口11和时钟端口12的连接状态。信号输出子模块130根据第一检测信号和第二检测信号生成控制信号，并向切换模块200输出该控制信号。具体的，当串行数据端口11和时钟端口12的处于正接状态，说明串行数据信号和时钟信号没有被交换，那可生成控制信号 0，并向切换模块200输出该控制信号。当串行数据端口11和时钟端口12处于反接状态，说明串行数据端口11和时钟端口12被交换，则生成控制信号1，并向切换模块200输出该控制信号。当切换模块200接收到控制信号0 时，切换模块200保持第一状态；当切换模块200接收到控制信号1时，切换模块200切换至第二状态。
在一种实施方式中，请参考图3，切换模块200具有第一输入端201、第二输入端202、第一输出端203和第二输出端204。
第一输入端201与串行数据端口11电连接，第二输入端202与时钟端口 12电连接。第一输出端203与串行数据输出端口13电连接，第二输出端204 与时钟输出端口14电连接。
当切换模块200处于第一状态时，第一输入端201和第一输出端203导通，第二输入端202和第二输出端204导通。此时，串行数据信号通过串行数据端口11、第一输入端201、第一输出端203、串行数据输出端口13输送到从设备300的串行数据端口；时钟信号通过时钟端口12、第二输入端202、第二输出端204、时钟输出端口14输送到从设备300的时钟端口。
当切换模块200处于第二状态时，第一输入端201和第二输出端204导通，第二输入端202和第一输出端203导通。此时，串行数据信号通过时钟端口12、第二输入端202、第一输出端203、串行数据输出端口13输送到从设备300的串行数据端口；时钟信号通过串行数据端口11、第一输入端201、第二输出端204、时钟输出端口14输送到从设备300的时钟端口。如此，当串行数据信号和时钟信号反接时，从设备300也能够正常工作。
进一步的，结合参考图5，切换模块200包括第一切换子模块210和第二切换子模块220。
第一切换子模块210的第一端211与第一输入端201电连接，第一切换子模块210的第二端212与第二输入端202电连接，第一切换子模块210的第三端213与第一输出端203电连接，第一切换子模块210的第四端214与检测模块100的控制信号输出端103电连接。
第二切换子模块220的第一端221与第一输入端201电连接，第二切换子模块220的第二端222与第二输入端202电连接，第二切换子模块220的第三端223与第二输出端204电连接，第二切换子模块220的第四端224与检测模块100的控制信号输出端103电连接。可选的，第一切换子模块210 和第二切换子模块220可以是多任务器multiplexer(MUX)，本发明对此不做限定。
当切换模块200处于第一状态时，第一切换子模块210的第一端211和第三端213导通，第二切换子模块220的第二端222和第三端223导通。此时，串行数据信号通过第一输入端201、第一切换子模块210的第一端211、第三端213和第一输出端203输送至从设备300的串行数据端口；时钟信号通过第二输入端202、第二切换子模块220的第二端222和第三端223、第二输出端204输送到从设备300的时钟端口。
当切换模块200处于第二状态时，第一切换子模块210的第二端212和第三端213导通，第二切换子模块220的第一端221和第三端223导通。此时，串行数据信号通过第二输入端202、第一切换子模块210的第二端212、第三端213和第一输出端203输送至从设备300的串行数据端口；时钟信号通过第一输入端201、第二切换子模块220的第一端221和第三端223、第二输出端204输送到从设备300的时钟端口。
可选的，当串行数据端口11与总线的串行数据线电连接，时钟端口12 与总线的时钟线电连接时，串行数据端口11和时钟端口12的连接状态为正向连接，切换模块200根据控制信号处于第一状态。当串行数据端口11与总线的时钟线电连接，时钟端口12与总线的串行数据线电连接时，串行数据端口11和时钟端口12连接状态为反向连接，切换模块200根据控制信号处于第二状态。
进一步的，在本发明实施例中，自动跳线装置10还包括电源端口(图中未示出)和接地端口(图中未示出)。
需要说明的一点是，本发明实施例中的自动跳线装置10可适用于I2C 总线也可适用于I3C总线。
综上所述，当检测模块100检测到自动跳线装置10的串行数据端口11 接收时钟信号，时钟端口12接收串行数据信号时，切换模块200切换至第二状态，使得时钟信号通过串行数据端口11、第一输入端201、第二输出端204、时钟输出端口14输送到从设备300的时钟端口；串行数据信号通过时钟端口 12、第二输入端202、第一输出端203、串行数据输出端口13输送到从设备 300的串行数据端口，确保从设备300能够正常通信。解决了现有技术中串行数据信号和时钟信号交换，导致从设备300无法正常工作的问题，使得在进行串行数据信号和时钟信号传输时，无需特别注意信号的传输路线，提高了设备的适配性，简化了设备连接方式。
本发明另一实施例提供一种通信设备，该通信设备包括上述自动跳线装置10和从设备300。从设备300的串行数据端与自动跳线装置10的串行数据输出端口13电连接，从设备300的时钟端与自动跳线装置的时钟输出端口 14电连接。
需要说明的一点是，在本发明实施例中，自动跳线装置10可以独立于从设备300，作为一个连接主设备400和从设备300的独立装置。自动跳线装置10也可以集成于从设备300中，作为从设备300中的一个连接模块；这样，无论从设备300的串行数据端和时钟端与主设备400怎么连接，自动跳线装置10都能切换到正确的连接方式，以确保从设备300与主设备400的正常通信。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本发明所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和易失性存储器中的至少一种。非易失性存储器可包括只读存储器(Read-Only Memory，ROM)、磁带、软盘、闪存或光存储器等。易失性存储器可包括随机存取存储器(Random Access Memory，RAM)或外部高速缓冲存储器。作为说明而非局限，RAM可以是多种形式，比如静态随机存取存储器(Static Random Access Memory，SRAM)或动态随机存取存储器(Dynamic Random Access Memory，DRAM)等。
在本说明书的描述中，参考术语“有些实施例”、“其他实施例”、“理想实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性描述不一定指的是相同的实施例或示例。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种自动跳线装置，其特征在于，所述自动跳线装置包括：串行数据端口、时钟端口、串行数据输出端口、时钟输出端口、检测模块和切换模块；
所述检测模块与所述串行数据端口和所述时钟端口电连接，用于检测所述串行数据端口和所述时钟端口的连接状态，并向所述切换模块输出控制信号；
所述切换模块与所述串行数据端口、所述时钟端口、所述串行数据输出端口、所述时钟输出端口电连接，所述切换模块根据所述控制信号在第一状态和第二状态之间切换；
当所述切换模块处于所述第一状态时，所述串行数据端口和所述串行数据输出端口导通，所述时钟端口和所述时钟输出端口导通；当所述切换模块处于第二状态时，所述串行数据端口和所述时钟输出端口导通，所述时钟端口和所述串行数据输出端口导通。
2.根据权利要求1所述的自动跳线装置，其特征在于，所述检测模块具有第一检测端、第二检测端和控制信号输出端；
所述检测模块的第一检测端与所述串行数据端口电连接，所述检测模块的第二检测端与所述时钟端口电连接，所述检测模块的控制信号输出端与所述切换模块电连接，所述第一检测端和所述第二检测端用于检测所述串行数据端口和所述时钟端口的连接状态。
3.根据权利要求2所述的自动跳线装置，其特征在于，所述检测模块包括：第一检测子模块、第二检测子模块和信号输出子模块；
所述第一检测子模块的串行数据端与所述第一检测端电连接，所述第一检测子模块的时钟端与所述第二检测端电连接，所述第一检测子模块的输出端与所述信号输出子模块的第一信号输入端电连接，向所述信号输出子模块输出第一检测信号；
所述第二检测子模块的串行数据端与所述第二检测端电连接，所述第二检测子模块的时钟端与所述第一检测端电连接，所述第二检测子模块的输出端与所述信号输出子模块的第二信号输入端电连接，向所述信号输出子模块输出第二检测信号；
所述信号输出子模块接收所述第一检测信号和所述第二检测信号，并通过所述控制信号输出端向所述切换模块输出控制信号。
4.根据权利要求1所述的自动跳线装置，其特征在于，所述切换模块具有第一输入端、第二输入端、第一输出端和第二输出端；
所述第一输入端与所述串行数据端口电连接，所述第二输入端与所述时钟端口电连接；
所述第一输出端与所述串行数据输出端口电连接，所述第二输出端与所述时钟输出端口电连接；
当所述切换模块处于第一状态时，所述第一输入端和所述第一输出端导通，所述第二输入端和所述第二输出端导通；
当所述切换模块处于第二状态时，所述第一输入端和所述第二输出端导通，所述第二输入端和所述第一输出端导通。
5.根据权利要求4所述的自动跳线装置，其特征在于，所述切换模块包括第一切换子模块和第二切换子模块；
所述第一切换子模块的第一端与所述第一输入端电连接，所述第一切换子模块的第二端与所述第二输入端电连接，所述第一切换子模块的第三端与所述第一输出端电连接，所述第一切换子模块的第四端与所述检测模块电连接；
所述第二切换子模块的第一端与所述第一输入端电连接，所述第二切换子模块的第二端与所述第二输入端电连接，所述第二切换子模块的第三端与所述第二输出端电连接，所述第二切换子模块的第四端与所述检测模块电连接；
当所述切换模块处于第一状态时，所述第一切换子模块的第一端和第三端导通，所述第二切换子模块的第二端和第三端导通；
当所述切换模块处于第二状态时，所述第一切换子模块的第二端和所述第三端导通，所述第二切换子模块的第一端和第三端导通。
6.根据权利要求1所述的自动跳线装置，其特征在于，当所述串行数据端口与总线的串行数据线电连接，所述时钟端口与总线的时钟线电连接时，所述连接状态为正向连接，所述切换模块根据所述控制信号处于第一状态；
当所述串行数据端口与所述总线的时钟线电连接，所述时钟端口与所述总线的串行数据线电连接时，所述连接状态为反向连接，所述切换模块根据所述控制信号处于第二状态。
7.根据权利要求6所述的自动跳线装置，其特征在于，所述总线为I2C总线或I3C总线。
8.根据权利要求1所述的自动跳线装置，其特征在于，所述自动跳线装置还包括电源端口和接地端口。
9.一种通信设备，其特征在于，所述通信设备包括权利要求1至8任一项所述的自动跳线装置。
10.根据权利要求9所述的通信设备，其特征在于，所述通信设备还包括从设备，所述从设备的串行数据端与所述自动跳线装置的串行数据输出端口电连接，所述从设备的时钟端与所述自动跳线装置的时钟输出端口电连接。
CN202111197735.4A 2021-10-14 2021-10-14 自动跳线装置及通信设备 Pending CN114020673A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202111197735.4A CN114020673A (zh) 2021-10-14 2021-10-14 自动跳线装置及通信设备
PCT/CN2022/114245 WO2023061052A1 (zh) 2021-10-14 2022-08-23 自动跳线装置及通信设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111197735.4A CN114020673A (zh) 2021-10-14 2021-10-14 自动跳线装置及通信设备

Publications (1)

Publication Number Publication Date
CN114020673A true CN114020673A (zh) 2022-02-08

Family

ID=80056124

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111197735.4A Pending CN114020673A (zh) 2021-10-14 2021-10-14 自动跳线装置及通信设备

Country Status (2)

Country Link
CN (1) CN114020673A (zh)
WO (1) WO2023061052A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023061052A1 (zh) * 2021-10-14 2023-04-20 上海矽睿科技股份有限公司 自动跳线装置及通信设备
CN117215977A (zh) * 2023-11-09 2023-12-12 辉芒微电子(深圳)股份有限公司 一种i3c集线器及中断仲裁数字实现方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120191889A1 (en) * 2011-01-24 2012-07-26 Digital Imaging Systems Gmbh Method to differentiate identical devices on a two-wire interface
CN111913904A (zh) * 2019-05-08 2020-11-10 瑞尼斯股份有限公司 向利用主从通信协议的多个从属装置自动分配互不相同地址的方法及用于其的装置
WO2020239944A1 (en) * 2019-05-31 2020-12-03 Ams International Ag An inter-integrated circuit (i2c) apparatus
CN216561773U (zh) * 2021-10-14 2022-05-17 上海矽睿科技股份有限公司 自动跳线装置及通信设备

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6330873B2 (ja) * 2016-09-14 2018-05-30 株式会社リコー 撮像装置
CN209015139U (zh) * 2018-10-31 2019-06-21 龙芯中科技术有限公司 一种i2c总线电路、芯片及系统
CN114020673A (zh) * 2021-10-14 2022-02-08 上海矽睿科技股份有限公司 自动跳线装置及通信设备

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120191889A1 (en) * 2011-01-24 2012-07-26 Digital Imaging Systems Gmbh Method to differentiate identical devices on a two-wire interface
CN111913904A (zh) * 2019-05-08 2020-11-10 瑞尼斯股份有限公司 向利用主从通信协议的多个从属装置自动分配互不相同地址的方法及用于其的装置
WO2020239944A1 (en) * 2019-05-31 2020-12-03 Ams International Ag An inter-integrated circuit (i2c) apparatus
CN216561773U (zh) * 2021-10-14 2022-05-17 上海矽睿科技股份有限公司 自动跳线装置及通信设备

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023061052A1 (zh) * 2021-10-14 2023-04-20 上海矽睿科技股份有限公司 自动跳线装置及通信设备
CN117215977A (zh) * 2023-11-09 2023-12-12 辉芒微电子(深圳)股份有限公司 一种i3c集线器及中断仲裁数字实现方法
CN117215977B (zh) * 2023-11-09 2024-03-22 辉芒微电子(深圳)股份有限公司 一种i3c集线器及中断仲裁数字实现方法

Also Published As

Publication number Publication date
WO2023061052A1 (zh) 2023-04-20

Similar Documents

Publication Publication Date Title
CN216561769U (zh) I2c通信设备及通信系统
US9141141B2 (en) Portable device and peripheral extension dock
CN114020673A (zh) 自动跳线装置及通信设备
CN111800697B (zh) 充电盒、耳机系统、充电控制方法和存储介质
US11333716B2 (en) Electronic device and power receiving control method thereof
US10564225B2 (en) Battery monitoring system, signal transmission method, and semiconductor device for monitoring batteries
KR100299149B1 (ko) I/o핀이n이하인n-비트데이타버스폭을갖는마이크로콘트롤러와그방법
CN112463702B (zh) 一种级联背板的cpld i2c通道地址分配方法及系统
CN216561773U (zh) 自动跳线装置及通信设备
EP3065347A1 (en) Static data bus address allocation
US5202965A (en) Electronic system with a plurality of removable units
US20150161075A1 (en) I2c router system
US10289590B2 (en) Electronic device and method of auto switching linking path giving priority to a priority port
JP2018013932A (ja) 電子機器
EP0292072A1 (en) Communication device and star circuit for use in such a communication device, and device comprising such a circuit
CN111913904A (zh) 向利用主从通信协议的多个从属装置自动分配互不相同地址的方法及用于其的装置
US5831849A (en) Data control system
JPH0362213A (ja) 情報転送システム
FI92449C (fi) Häiriötön kytkeytyminen aikajakoiseen väylään
CN112100104B (zh) 通用串行总线装置、系统及通讯设备
CN112947287A (zh) 一种控制方法、控制器及电子设备
KR102044212B1 (ko) I2c 통신 프로토콜을 이용하는 복수 개의 슬레이브 장치에 서로 다른 주소를 자동으로 할당하는 방법 및 이를 위한 장치
CN216719084U (zh) I2c总线系统
CN113407470B (zh) 少针脚型接口和通用异步收发器接口复用方法、装置、设备
US20210064559A1 (en) Data processing apparatus

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination