JPH0362213A - 情報転送システム - Google Patents
情報転送システムInfo
- Publication number
- JPH0362213A JPH0362213A JP2105124A JP10512490A JPH0362213A JP H0362213 A JPH0362213 A JP H0362213A JP 2105124 A JP2105124 A JP 2105124A JP 10512490 A JP10512490 A JP 10512490A JP H0362213 A JPH0362213 A JP H0362213A
- Authority
- JP
- Japan
- Prior art keywords
- data
- module
- data bus
- input
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000009432 framing Methods 0.000 claims description 4
- 230000001052 transient effect Effects 0.000 claims description 4
- 238000001514 detection method Methods 0.000 claims 1
- 238000000926 separation method Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 230000006378 damage Effects 0.000 description 1
- 230000003116 impacting effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40006—Architecture of a communication node
- H04L12/40026—Details regarding a bus guardian
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40006—Architecture of a communication node
- H04L12/40013—Details regarding a bus controller
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Small-Scale Networks (AREA)
- Debugging And Monitoring (AREA)
- Bus Control (AREA)
- Arrangements For Transmission Of Measured Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の背景〕
魚ヨレと4萱−
本発明は、データバスにデータを転送し、かつ
データバスからデータを読み取るシステム、特にデータ
バスを保護し、誤った情報が伝送されるのを防止するよ
うな情報伝送システムに係わる。
バスを保護し、誤った情報が伝送されるのを防止するよ
うな情報伝送システムに係わる。
先玉」0bl説」−
一般に、データバスに運ばれている情報は、多数のモジ
ュール受容地点の1つにおいてデータバスに付加/取得
モジュール(add/drop module)を直接
接続することによって読み取られるか、または更新され
る。このようなシステムではデータは、当該情報をバス
からバス受信器または増幅器を介して直接読み取ること
によってデータバスから受け取られる(“取得される“
)、データをバスに転送し、もしくは付加するためには
普通、各モジュール受容地点毎にトライステートバスド
ライバが用いられる。
ュール受容地点の1つにおいてデータバスに付加/取得
モジュール(add/drop module)を直接
接続することによって読み取られるか、または更新され
る。このようなシステムではデータは、当該情報をバス
からバス受信器または増幅器を介して直接読み取ること
によってデータバスから受け取られる(“取得される“
)、データをバスに転送し、もしくは付加するためには
普通、各モジュール受容地点毎にトライステートバスド
ライバが用いられる。
機能時、トライステートバスドライバは、データバスに
データが転送されるべきでないタイムスロットの間は高
インピーダンス状態に置くことによって動作不能にされ
る。トライステートバスドライバの適正な切り替えを制
御するために、ドライバ動作可能/不能制御回路が必要
とされる。データバスにデータが転送されるべきである
場合は必ずトライステートバスドライバは、付加/取得
モジュールからのデータがデータバスに適正に転送され
得るよう正確に所望のタイムスロットにおいて動作可能
にされなければならない。
データが転送されるべきでないタイムスロットの間は高
インピーダンス状態に置くことによって動作不能にされ
る。トライステートバスドライバの適正な切り替えを制
御するために、ドライバ動作可能/不能制御回路が必要
とされる。データバスにデータが転送されるべきである
場合は必ずトライステートバスドライバは、付加/取得
モジュールからのデータがデータバスに適正に転送され
得るよう正確に所望のタイムスロットにおいて動作可能
にされなければならない。
上述のような先行技術システムを用いる場合は普通、主
にトライステートバスドライバの必要性に起因して問題
が生じる。即ち、−度に1つのトライステートバスドラ
イバしか動作可能にされてはならないことから生じるタ
イミングの問題、トライステートバスドライバの故障率
が比較的高いという問題、及び付加/取得モジュールと
データバスとの必要な接続及び分離によってしばしば惹
起されるデータバス上のデータの破壊の問題などである
。
にトライステートバスドライバの必要性に起因して問題
が生じる。即ち、−度に1つのトライステートバスドラ
イバしか動作可能にされてはならないことから生じるタ
イミングの問題、トライステートバスドライバの故障率
が比較的高いという問題、及び付加/取得モジュールと
データバスとの必要な接続及び分離によってしばしば惹
起されるデータバス上のデータの破壊の問題などである
。
付加/取得モジュールがデータバスにデータを付加もし
くは転送し得る前に、関連するトライステートバスドラ
イバは動作可能にされなければならない、このタイミン
グは、トライステートバスドライバがデータをデータバ
スに、正確なタイミングを付与されたタイムスロットの
間に付加し得るべきである場合重要である。そのうえ、
−度に1つのトライステートバスドライバしか動作可能
にされないことが確実であるように注意が払われなけれ
ばならず、なぜなら同時に2つ以上のトライステートバ
スドライバが動作可能にされると、トライステートバス
ドライバが損傷してデータエラーが生じる恐れが有るか
らである。
くは転送し得る前に、関連するトライステートバスドラ
イバは動作可能にされなければならない、このタイミン
グは、トライステートバスドライバがデータをデータバ
スに、正確なタイミングを付与されたタイムスロットの
間に付加し得るべきである場合重要である。そのうえ、
−度に1つのトライステートバスドライバしか動作可能
にされないことが確実であるように注意が払われなけれ
ばならず、なぜなら同時に2つ以上のトライステートバ
スドライバが動作可能にされると、トライステートバス
ドライバが損傷してデータエラーが生じる恐れが有るか
らである。
−度に2つ以上のトライステートバスドライバが動作可
能にされることを防止するため、上述のような先行技術
システムは、いずれのトライステートバスドライバも他
のトライステートバスドライバがバスへのデータ転送を
可能にするべく動作可能にされる前に高インピーダンス
状態に達することが保証されるようタイムスロット同士
の間に十分なタイミングマージンを設けて操作される。
能にされることを防止するため、上述のような先行技術
システムは、いずれのトライステートバスドライバも他
のトライステートバスドライバがバスへのデータ転送を
可能にするべく動作可能にされる前に高インピーダンス
状態に達することが保証されるようタイムスロット同士
の間に十分なタイミングマージンを設けて操作される。
これらの欠点に加えて、上述の先行技術システムはまた
、バスドライバの故障によるデータバス上のデータの破
壊が防止され得ないという欠点も有する。トライステー
トバスドライバが故障する場合、故障モードは電圧供給
レールとの短絡であることが多く、この短絡はデータバ
ス上のデータの破壊をもたらす、更に、付加/取得モジ
ュールが存在する時にトライステートバスドライバ動作
可能/不能制御回路に故障が起こると、付加/取得モジ
ュールからのデータが連続的にデータバスに転送される
ことによってデータが破壊される恐れが有る。
、バスドライバの故障によるデータバス上のデータの破
壊が防止され得ないという欠点も有する。トライステー
トバスドライバが故障する場合、故障モードは電圧供給
レールとの短絡であることが多く、この短絡はデータバ
ス上のデータの破壊をもたらす、更に、付加/取得モジ
ュールが存在する時にトライステートバスドライバ動作
可能/不能制御回路に故障が起こると、付加/取得モジ
ュールからのデータが連続的にデータバスに転送される
ことによってデータが破壊される恐れが有る。
上述の先行技術システムに固有の問題点としては更に、
データが破壊されないことを保証しつつ付加/取得モジ
ュールとデータバスとの接続または分離を行なうことが
不可能であることが挙げられる。データバ各に付加的負
荷を接続し、あるいはまたデータバスから付加的負荷を
分離することによって生じる過渡状態はしばしば、デー
タバスにおける信号レベルを変化させる。このような信
号レベル変化はデータと解釈されるほど大規模に起こり
得、従ってデータ破壊を招く、付加/取得モジュールが
バスに接続されている時はトライステートバスドライバ
は動作不能にされることが重要である。
データが破壊されないことを保証しつつ付加/取得モジ
ュールとデータバスとの接続または分離を行なうことが
不可能であることが挙げられる。データバ各に付加的負
荷を接続し、あるいはまたデータバスから付加的負荷を
分離することによって生じる過渡状態はしばしば、デー
タバスにおける信号レベルを変化させる。このような信
号レベル変化はデータと解釈されるほど大規模に起こり
得、従ってデータ破壊を招く、付加/取得モジュールが
バスに接続されている時はトライステートバスドライバ
は動作不能にされることが重要である。
本発明は、データをデータバスに付加したり、データバ
スから読み取ったりする情報転送システムであって、デ
ータバスを破壊から保護するシステムの提供を主要な目
的とする。
スから読み取ったりする情報転送システムであって、デ
ータバスを破壊から保護するシステムの提供を主要な目
的とする。
本発明は、トライステートバスドライバ動作可能/不能
制御回路のタイミングへの従属を排除する保護された情
報転送システムの提供も目的しする。
制御回路のタイミングへの従属を排除する保護された情
報転送システムの提供も目的しする。
本発明はまた、トライステートバスドライバまたは該ド
ライバに関連する動作可能/不能制御回路の故障に影響
されない保護された情報転送システムの提供を目的とす
る。
ライバに関連する動作可能/不能制御回路の故障に影響
されない保護された情報転送システムの提供を目的とす
る。
更に本発明は、付加/取得モジュールの接続または分離
のデータバスへの影響を排除する、データバス用の保護
された情報転送システムの提供を目的とする。
のデータバスへの影響を排除する、データバス用の保護
された情報転送システムの提供を目的とする。
所望のデータ転送を達成するうえでのトライステートバ
スドライバの必要性を完全に排除する、データバス用の
保護された情報転送システムを提供することも、本発明
の目的である。
スドライバの必要性を完全に排除する、データバス用の
保護された情報転送システムを提供することも、本発明
の目的である。
本発明は、付加/取得モジュールと相互接続するべく構
成された複数の付加/取得インタフェース回路をそれぞ
れデータバスと直列に接続することによって上記目的を
達成し、先行技術の欠点を克服する。そのうえ、各付加
/取得インタフェースは、当該インタフェースから出力
されるべきデータを選択し、かつ出力データが適正なタ
イミングを有することを保証する制御手段を含む。更に
、データバスに付加されるデータはいずれも正確に所望
のタイムスロットで監視及び付加される。
成された複数の付加/取得インタフェース回路をそれぞ
れデータバスと直列に接続することによって上記目的を
達成し、先行技術の欠点を克服する。そのうえ、各付加
/取得インタフェースは、当該インタフェースから出力
されるべきデータを選択し、かつ出力データが適正なタ
イミングを有することを保証する制御手段を含む。更に
、データバスに付加されるデータはいずれも正確に所望
のタイムスロットで監視及び付加される。
本発明の付加/取得インタフェースは、過渡状態がデー
タバスに悪影響を及ぼすことを一切防止して、付加/取
得モジュールの接続または分離によってしばしば生じる
過渡状態がデータバスに悪影響を及ぼすことが防止され
る。
タバスに悪影響を及ぼすことを一切防止して、付加/取
得モジュールの接続または分離によってしばしば生じる
過渡状態がデータバスに悪影響を及ぼすことが防止され
る。
本発明の性格及び目的がより良く理解されるように、本
発明を、添付図面を参照しつつ以下に詳述する。
発明を、添付図面を参照しつつ以下に詳述する。
本発明の保護された情報転送システムによって得られる
独自の利点が十分に理解されるように、先行技術による
通常システムを第1図に示す、この図からは、ただ1つ
の付加/取得モジュール21がデータバス20に、バス
受信器22及びトライステートバスドライバ23を介し
て直接接続されている様子が知見される。バス受信器2
2はこの受信器22と接続された付加/取得モジュール
21と通信し、能動化されるとデータバスから情報を読
み取る。
独自の利点が十分に理解されるように、先行技術による
通常システムを第1図に示す、この図からは、ただ1つ
の付加/取得モジュール21がデータバス20に、バス
受信器22及びトライステートバスドライバ23を介し
て直接接続されている様子が知見される。バス受信器2
2はこの受信器22と接続された付加/取得モジュール
21と通信し、能動化されるとデータバスから情報を読
み取る。
トライステートバスドライバ23は動作可能時、付加/
取得モジュール21からの情報をデータバス2゜に転送
するのに用いられる。
取得モジュール21からの情報をデータバス2゜に転送
するのに用いられる。
情報が付加/取得モジュール21からデータバス20に
誤って付加されるのを防止するため、この先行技術シス
テムは、付加/取得モジュール21とトライステートバ
スドライバ23との間に接続されたトライステートバス
ドライバ動作可能/不能制御回路24を必要とする。ト
ライステートバスドライバ23が動作不能にされるべき
場合、動作可能/不能制御回路24はトライステートバ
スドライバ23を高インピーダンス状態に置き、それに
よってモジュール21をデータバス20から分離し、情
報がモジュール21からデータバス20に転送されるの
を防止する。
誤って付加されるのを防止するため、この先行技術シス
テムは、付加/取得モジュール21とトライステートバ
スドライバ23との間に接続されたトライステートバス
ドライバ動作可能/不能制御回路24を必要とする。ト
ライステートバスドライバ23が動作不能にされるべき
場合、動作可能/不能制御回路24はトライステートバ
スドライバ23を高インピーダンス状態に置き、それに
よってモジュール21をデータバス20から分離し、情
報がモジュール21からデータバス20に転送されるの
を防止する。
情報がモジュール21からデータバス20に付加される
べきである場合は、トライステートバスドライバ動作可
能/不能制御回路24はトライステートバスドライバ2
3を、情報がモジュール21からデータバス20上の正
確なタイムスロットに転送されることが確実となるよう
に正確に所望の期間だけ動作可能にしなければならない
、そのうえ、情報が完全に転送された、まさにその時点
に動作可能/不能制御回路24はトライステートバスド
ライバ23を、該バスドライバ23をその高インピーダ
ンス状態に戻すことによって動作不能にしなければなら
ない。
べきである場合は、トライステートバスドライバ動作可
能/不能制御回路24はトライステートバスドライバ2
3を、情報がモジュール21からデータバス20上の正
確なタイムスロットに転送されることが確実となるよう
に正確に所望の期間だけ動作可能にしなければならない
、そのうえ、情報が完全に転送された、まさにその時点
に動作可能/不能制御回路24はトライステートバスド
ライバ23を、該バスドライバ23をその高インピーダ
ンス状態に戻すことによって動作不能にしなければなら
ない。
当業者には明らかであるように、第1図に示した先行技
術システムは、典型的なデータバスに情報を付加し、ま
た該データバスから情報を読み取るのに用いられる複数
の接続部のうちの1つである。従って、先に述べたよう
にこのような先行技術システムでは通常、複数のトライ
ステートバスドライバが用いられること、及び各トライ
ステートバスドライバのタイミングが注意深く制御され
なければならないことに起因して甚だしい困難が生じる
。それによって、システムに固有の制約が課せられ、情
報転送システム全体が先に述べた問題点及び欠点を総て
有するようになる。
術システムは、典型的なデータバスに情報を付加し、ま
た該データバスから情報を読み取るのに用いられる複数
の接続部のうちの1つである。従って、先に述べたよう
にこのような先行技術システムでは通常、複数のトライ
ステートバスドライバが用いられること、及び各トライ
ステートバスドライバのタイミングが注意深く制御され
なければならないことに起因して甚だしい困難が生じる
。それによって、システムに固有の制約が課せられ、情
報転送システム全体が先に述べた問題点及び欠点を総て
有するようになる。
本発明の適用によって、トライステートバスドライバを
用いることに起因する先行技術システムの問題点は総て
完全に除去される。第2図に示したように、本発明は、
所望の付加/取得モジュール接続地点毎に付加/取得イ
ンタフェース30をデータバス20と直接直列接続する
ことによって、トライステートバスドライバの必要性を
排除する。
用いることに起因する先行技術システムの問題点は総て
完全に除去される。第2図に示したように、本発明は、
所望の付加/取得モジュール接続地点毎に付加/取得イ
ンタフェース30をデータバス20と直接直列接続する
ことによって、トライステートバスドライバの必要性を
排除する。
各接続地点の付加/取得モジュール21は付加/取得イ
ンタフェース30と直接接続される。このようにして、
本発明の保護された情報転送システムが実現される。
ンタフェース30と直接接続される。このようにして、
本発明の保護された情報転送システムが実現される。
保護された情報転送システムを所望のように実現するた
めに、各付加/取得インタフェース30は、付加/取得
モジュール21のための各接続地点においてデータバス
20を保護するのに必要な回路を含む、各付加/取得イ
ンタフェース30は、トライステートバスドライバの必
要性を排除するのに必要な回路を含むことによって、デ
ータバス20をドライバ故障から保護する。上記回路は
また、モジュールとデータバスとの接続または分離によ
ってバス上のデータが破壊されることを防止する。
めに、各付加/取得インタフェース30は、付加/取得
モジュール21のための各接続地点においてデータバス
20を保護するのに必要な回路を含む、各付加/取得イ
ンタフェース30は、トライステートバスドライバの必
要性を排除するのに必要な回路を含むことによって、デ
ータバス20をドライバ故障から保護する。上記回路は
また、モジュールとデータバスとの接続または分離によ
ってバス上のデータが破壊されることを防止する。
本発明の付加/取得インタフェース30の機能が十分理
解されるように、付加/取得インタフェース30の回路
構成を詳細に示す第3図を参照する。
解されるように、付加/取得インタフェース30の回路
構成を詳細に示す第3図を参照する。
第3図、及び以下の詳細な説明から、本発明の保護され
た情報転送システムの機能及び構成は十分に理解され得
る。
た情報転送システムの機能及び構成は十分に理解され得
る。
本発明の付加/取得インタフェース30は3つの主要な
構成要素、即ちマルチプレクサ制御器31゜データマル
チプレクサ32及び遅延フリップフロップ33を含む、
更に、この付加/取得インタフェース30はまた、ライ
ン受信器36、ライントライバ37及びリタイミングフ
リップフロップ38も含む。
構成要素、即ちマルチプレクサ制御器31゜データマル
チプレクサ32及び遅延フリップフロップ33を含む、
更に、この付加/取得インタフェース30はまた、ライ
ン受信器36、ライントライバ37及びリタイミングフ
リップフロップ38も含む。
好ましい例において、付加/取得インタフェース30は
データバスと直列に接続されており、その際データバス
からインタフェース30への入力25はインタフェース
30のライン40.41及び42に接続されている。ラ
イン40は通過データの通路であり、なぜならライン4
0はデータバスからのデータを、遅延フリップフロップ
33を経てデータマルチプレクサ32まで伝送するから
である。ライン41はデータをマルチプレクサ制御器3
1にライン48を介して伝送し、$制御器31は、ライ
ン45を介して制御信号を送ることによりデータマルチ
プレクサ32を駆動する。
データバスと直列に接続されており、その際データバス
からインタフェース30への入力25はインタフェース
30のライン40.41及び42に接続されている。ラ
イン40は通過データの通路であり、なぜならライン4
0はデータバスからのデータを、遅延フリップフロップ
33を経てデータマルチプレクサ32まで伝送するから
である。ライン41はデータをマルチプレクサ制御器3
1にライン48を介して伝送し、$制御器31は、ライ
ン45を介して制御信号を送ることによりデータマルチ
プレクサ32を駆動する。
好ましくは、デ、−タバスからのクロック信号がライン
41から取り分けられ、かつライン50によって、デー
タバスに接続されたインタフェース出力47まで直接伝
送される。上記と同じクロック信号がライン51によっ
てリタイミングフリップフロップ38にも伝送される。
41から取り分けられ、かつライン50によって、デー
タバスに接続されたインタフェース出力47まで直接伝
送される。上記と同じクロック信号がライン51によっ
てリタイミングフリップフロップ38にも伝送される。
このようにしてインタフェース30は、出力としてデー
タバスに転送される情報が適正なタイミングを有するこ
と・を保証する。
タバスに転送される情報が適正なタイミングを有するこ
と・を保証する。
情報をデータバスに付加し、またはデータバスから読み
取るために、付加/取得モジュール21がライントライ
バ37及びライン受信器36に接続される。そのうえ、
付加/取得モジュール21がインタフェース30に接続
されると必ずモジュール存在信号が、付加/取得モジュ
ール21からマルチプレクサ制御器31にライン39を
介して送られる。こうして、付加/取得モジュール21
によって読み取られるべき情報はライン42、ライン受
信器36及びライン52によって付加/取得モジュール
21に伝送され、一方データパスに付加されるべき情報
は付加/取得モジュール21からライン53によってラ
イントライバ37に伝送され、その後更にライン54に
よってリタイミングフリップフロップ38に伝送される
。
取るために、付加/取得モジュール21がライントライ
バ37及びライン受信器36に接続される。そのうえ、
付加/取得モジュール21がインタフェース30に接続
されると必ずモジュール存在信号が、付加/取得モジュ
ール21からマルチプレクサ制御器31にライン39を
介して送られる。こうして、付加/取得モジュール21
によって読み取られるべき情報はライン42、ライン受
信器36及びライン52によって付加/取得モジュール
21に伝送され、一方データパスに付加されるべき情報
は付加/取得モジュール21からライン53によってラ
イントライバ37に伝送され、その後更にライン54に
よってリタイミングフリップフロップ38に伝送される
。
第3図に明瞭に示したように、データマルチプレクサ3
2は2つの入力を受け取り、その際第1の入力は遅延フ
リップフロップ33から、通過データ通路であるライン
40を介して付与される。第2の入力はりタイミングフ
リップフロップ38から、付加/取得データ通路である
ライン46を介して付与される。
2は2つの入力を受け取り、その際第1の入力は遅延フ
リップフロップ33から、通過データ通路であるライン
40を介して付与される。第2の入力はりタイミングフ
リップフロップ38から、付加/取得データ通路である
ライン46を介して付与される。
データマルチプレクサ32が果たす機能は、通過データ
通路と付加/取得データ通路とのいずれがデータバスへ
のデータ転送のため付加/取得インタフェース30の出
力47に接続されるべきであるか選択することである。
通路と付加/取得データ通路とのいずれがデータバスへ
のデータ転送のため付加/取得インタフェース30の出
力47に接続されるべきであるか選択することである。
データマルチプレクサ32によるこの通路選択はマルチ
プレクサ制御器31によって、後段に詳述する幾つかの
要因に基づいて制御される。
プレクサ制御器31によって、後段に詳述する幾つかの
要因に基づいて制御される。
遅延フリップフロップ33は通過データ通路にお纏
いて、付加/取得データ通路でのN%を1デ一タ誌
クロック周期以内にするのに必要な遅kを実現する。そ
れによって、データマルチプレクサ32の2つの入力に
到達するフレームの位相は確実に同じとなる。
れによって、データマルチプレクサ32の2つの入力に
到達するフレームの位相は確実に同じとなる。
データマルチプレクサ32の制御に加え、マルチプレク
サ制御器31は故障を防止するべくエラーを監視する。
サ制御器31は故障を防止するべくエラーを監視する。
このエラー監視は、データバスが運ぶエラーチエツクデ
ータパターンを付加/取得インタフェース30の入力2
5と出力47との両方から得て比較することによって行
なわれる。このようなエラーチエツクのため、マルチプ
レクサ制御器31はライン41及び48を介してデータ
バス入力を監視し、一方でライン49を介してデータバ
スへの出力を監視する。エラーチエツクデータパターン
は、存在しさえすればどのような特定パターンが用いら
れるべきかは重要でなく、またこのパターンのタイミン
グはマルチプレクサ制御器31には既知である。
ータパターンを付加/取得インタフェース30の入力2
5と出力47との両方から得て比較することによって行
なわれる。このようなエラーチエツクのため、マルチプ
レクサ制御器31はライン41及び48を介してデータ
バス入力を監視し、一方でライン49を介してデータバ
スへの出力を監視する。エラーチエツクデータパターン
は、存在しさえすればどのような特定パターンが用いら
れるべきかは重要でなく、またこのパターンのタイミン
グはマルチプレクサ制御器31には既知である。
機能時、マルチプレクサ制御器31はデータバス人力2
5からライン48を介して受け取ったパターンを、デー
タバス出力47からライン49を介して受け取ったパタ
ーンと照合する。エラーチエツクパターンが整合しない
場合、エラーが宣告される。更に、宣告された所定数の
エラーに基づいてエラーフラグが設定される。マルチプ
レクサ制御器31は、上記所定数をバスが運ぶデータの
種類に基づいて確定する1組の命令を有する。
5からライン48を介して受け取ったパターンを、デー
タバス出力47からライン49を介して受け取ったパタ
ーンと照合する。エラーチエツクパターンが整合しない
場合、エラーが宣告される。更に、宣告された所定数の
エラーに基づいてエラーフラグが設定される。マルチプ
レクサ制御器31は、上記所定数をバスが運ぶデータの
種類に基づいて確定する1組の命令を有する。
本発明の情報転送システムは、マルチプレクサ制御器3
1が、データバスの伝送するデータが付加/取得モジュ
ールの接続または分離により生じる過渡状態によって破
壊されないことを保証する手段を含むという特徴も有す
る。好ましい例では、付加/収得モジュールが接続され
てモジュール存在信号がNQT SETからSETに変
わると、マルチプレクサ制御器31に送られたモジュー
ル存在信号はマされる。このようにして、付加/取得モ
ジュールの接続によって惹起された過渡状態はデータマ
ルチプレクサ32が付加/取得データ通路をデータバス
に接続する前に解消される。付加/取得モジュールが分
離される場合は分離前にマルチプレクサ制御器31が、
データマルチプレクサ32をモジュールが分離される前
に通過データ側に切り替えるように能動化され得る。
1が、データバスの伝送するデータが付加/取得モジュ
ールの接続または分離により生じる過渡状態によって破
壊されないことを保証する手段を含むという特徴も有す
る。好ましい例では、付加/収得モジュールが接続され
てモジュール存在信号がNQT SETからSETに変
わると、マルチプレクサ制御器31に送られたモジュー
ル存在信号はマされる。このようにして、付加/取得モ
ジュールの接続によって惹起された過渡状態はデータマ
ルチプレクサ32が付加/取得データ通路をデータバス
に接続する前に解消される。付加/取得モジュールが分
離される場合は分離前にマルチプレクサ制御器31が、
データマルチプレクサ32をモジュールが分離される前
に通過データ側に切り替えるように能動化され得る。
機能時、マルチプレクサ制御器31はデータマルチプレ
クサ32を通常は、ライン40から受け取る通過データ
を選択して転送するように駆動する。即ち、付加/取得
インタフェース30がデータバスから受け取ったデータ
が遅延フリップフロップ33を介してデータマルチプレ
クサ32に送られ、その後付加/取得インタフェース3
0からの出力としてデータバスに転送するべく、データ
マルチプレクサ32から出力47に送られる。
クサ32を通常は、ライン40から受け取る通過データ
を選択して転送するように駆動する。即ち、付加/取得
インタフェース30がデータバスから受け取ったデータ
が遅延フリップフロップ33を介してデータマルチプレ
クサ32に送られ、その後付加/取得インタフェース3
0からの出力としてデータバスに転送するべく、データ
マルチプレクサ32から出力47に送られる。
マルチプレクサ制御器31にライン39を介してモジュ
ール存在信号が付与され、モジュール存在フラグがエラ
ーフラグの設定を伴わずに設定された場合は、マルチプ
レクサ制御器31はデータマルチプレクサ32を、ライ
ン46から受け取る付加/取得データを選択するように
駆動する。この場合、データマルチプレクサ32は付加
/取得データ通路であるライン46からデータを受け取
り、このデータを付加/取得インタフェース30の出力
47に送る。
ール存在信号が付与され、モジュール存在フラグがエラ
ーフラグの設定を伴わずに設定された場合は、マルチプ
レクサ制御器31はデータマルチプレクサ32を、ライ
ン46から受け取る付加/取得データを選択するように
駆動する。この場合、データマルチプレクサ32は付加
/取得データ通路であるライン46からデータを受け取
り、このデータを付加/取得インタフェース30の出力
47に送る。
先に述べたように、リタイミングフリップフロップ38
は、ライン46によって伝送されるデータがデータバス
への転送のための適正なタイミングを有することを保証
するべく用いられる。上記タイミングを確実に維持する
ために、ライン51がデータバスからのクロック信号を
リタイミングフリップフロップ38にもたらし、それに
よってフリップフロップ38の出力が適正なタイミング
を有することが保証される。
は、ライン46によって伝送されるデータがデータバス
への転送のための適正なタイミングを有することを保証
するべく用いられる。上記タイミングを確実に維持する
ために、ライン51がデータバスからのクロック信号を
リタイミングフリップフロップ38にもたらし、それに
よってフリップフロップ38の出力が適正なタイミング
を有することが保証される。
本発明の付加/取得インタフェースは様々なデータバス
関連用途に適用可能であるが、本発明は、電気通信網で
用いられる付加/取得マルチプレクサに直接適用され得
る。特に、電気通信信号には通常SOMET QC−H
のような時分割多重フレームフォーマットが用いられる
。このような信号は、本発明の保護された付加/取得デ
ータバスによって容易に伝送され得る。特に、このよう
な信号が含むフレーミングパターンはエラーチエツクパ
ターンとして用い易く、フレーミングパターンに由来す
るフレームストロープ信号は容易にフレーミングパター
ンの確認に用いられる。更に、電気通信信号の直列ビッ
トストリームはインタフェースにおいて容易に並列フォ
ーマットに変換され得、従ってインタフェースで必要な
りロック速度は低下する。
関連用途に適用可能であるが、本発明は、電気通信網で
用いられる付加/取得マルチプレクサに直接適用され得
る。特に、電気通信信号には通常SOMET QC−H
のような時分割多重フレームフォーマットが用いられる
。このような信号は、本発明の保護された付加/取得デ
ータバスによって容易に伝送され得る。特に、このよう
な信号が含むフレーミングパターンはエラーチエツクパ
ターンとして用い易く、フレーミングパターンに由来す
るフレームストロープ信号は容易にフレーミングパター
ンの確認に用いられる。更に、電気通信信号の直列ビッ
トストリームはインタフェースにおいて容易に並列フォ
ーマットに変換され得、従ってインタフェースで必要な
りロック速度は低下する。
本発明の付加/取得インタフェースを用いることによっ
て、データバスは故障から保護され、かつ付加/取得モ
ジュールとデータバスとが接続または分離される際にし
ばしば起こるデータ破壊からも[1される。そのうえ、
本発明は、データバス沿いのあらゆる地点で時分割多重
フレームの全情報内容にアクセスする内部データバスを
用いて付加/取得マルチプレクサを構成することを可能
にする。こうして、混合された様々な情報帯域幅を有す
るシ、ステムがインタフェースを介してデータバスに接
続され得る。
て、データバスは故障から保護され、かつ付加/取得モ
ジュールとデータバスとが接続または分離される際にし
ばしば起こるデータ破壊からも[1される。そのうえ、
本発明は、データバス沿いのあらゆる地点で時分割多重
フレームの全情報内容にアクセスする内部データバスを
用いて付加/取得マルチプレクサを構成することを可能
にする。こうして、混合された様々な情報帯域幅を有す
るシ、ステムがインタフェースを介してデータバスに接
続され得る。
このように、先に掲げ、かつここまでの説明で明らかに
した本発明の目的は有効に達成され、また上述のインタ
フェース回路には本発明の範囲内で一定の変更を加え得
るので、本明m書に記載し、あるいはまた添付図面に示
した事柄は総て説明のためのもので、本発明を限定する
ものではない。
した本発明の目的は有効に達成され、また上述のインタ
フェース回路には本発明の範囲内で一定の変更を加え得
るので、本明m書に記載し、あるいはまた添付図面に示
した事柄は総て説明のためのもので、本発明を限定する
ものではない。
特許請求の範囲各項は、本明細書に説明した本発明の一
般的及び特異的諸特徴の総てと、いわばそれらの中間に
有るような本発明の範囲の叙述の総てとを包摂すると理
解されるべきである。
般的及び特異的諸特徴の総てと、いわばそれらの中間に
有るような本発明の範囲の叙述の総てとを包摂すると理
解されるべきである。
第1図は先行技術による、データバスとの間で情報をや
りとりする通常の回路構成を示す説明図、第2図は本発
明による保護された情報転送システムを示す回路図、第
3図、は本発明の保護された情報転送システムで用いら
れる付加/取得インタフェース回路の細部を示すブロッ
ク線図である。 20・・・・・・データバス、21・・・・・・付加/
取得モジュール、25・・・・・・入力、30・・・・
・・付加/取得インタフェース、31・・・・・・マル
チプレクサ制御器、32・・・・・・データマルチプレ
クサ、33・・・・・・遅延フリップフロップ、47・
・・・・・出力。
りとりする通常の回路構成を示す説明図、第2図は本発
明による保護された情報転送システムを示す回路図、第
3図、は本発明の保護された情報転送システムで用いら
れる付加/取得インタフェース回路の細部を示すブロッ
ク線図である。 20・・・・・・データバス、21・・・・・・付加/
取得モジュール、25・・・・・・入力、30・・・・
・・付加/取得インタフェース、31・・・・・・マル
チプレクサ制御器、32・・・・・・データマルチプレ
クサ、33・・・・・・遅延フリップフロップ、47・
・・・・・出力。
Claims (11)
- (1)データバスからデータを読み取り、及び/または
データバスにデータを付加する付加/取得モジュールと
共に用いるべく構成された情報転送システムであって、
データバスと直列に接続された少なくとも1つの付加/
取得インタフェースを含み、付加/取得モジュールと接
続するべく構成されたこのインタフェースは データバスと接続されたデータ入力、 データバスに接続されたデータ出力、 データ入力と接続された、データバスからのデータを付
加/取得モジュールにもたらすモジュール出力と、付加
/取得モジュールからデータを受け取るモジュール入力
と、付加/取得モジュールからモジュール存在信号を受
け取る信号手段とを含む付加/取得モジュール接続手段
、 データバスからデータを受け取るデータ入力と接続され
た第1の入力と、付加/取得モジュールからデータを受
け取るモジュール入力と接続された第2の入力とを有し
、出力制御信号に応答して第1及び第2の入力の一方で
受け取るデータを選択し、選択したデータをデータバス
への転送のためデータ出力に送る多重化手段、及び 付加/取得モジュール接続手段と接続されて該手段から
モジュール存在信号を受け取り、かつ受け取ったモジュ
ール存在信号に応答して多重化手段に出力制御信号を送
り、それによって多重化手段に、付加/取得モジュール
が存在する時は該モジュールから受け取ったデータを転
送させ、付加/取得モジュールが存在しない時はデータ
バスから受け取ったデータを転送させる制御手段 を含む情報転送システム。 - (2)データ入力と多重化手段の第1の入力との間に、
付加/取得モジュールを通過するデータの遅延に対応す
る期間だけデータを遅延させる遅延手段が配置されてい
ることを特徴とする請求項1に記載の情報転送システム
。 - (3)遅延手段がフリップフロップを含むことを特徴と
する請求項2に記載の情報転送システム。 - (4)モジュール入力と多重化手段の第2の入力との間
にリタイミング手段が配置されており、データ入力と接
続されてデータバスからクロック信号を受け取るこの手
段は付加/取得モジュールから受け取ったデータのタイ
ミングを、データ出力に送られるデータが適正なシステ
ムタイミングを有するように変更することを特徴とする
請求項2に記載の情報転送システム。 - (5)リタイミング手段がデータバスからのクロック信
号に応答するフリップフロップを含むことを特徴とする
請求項4に記載の情報転送システム。 - (6)制御手段が、 データバスから信号パターンを受け取る、データ入力と
接続された入力、 データバスから信号パターンを受け取る、データ出力と
接続された別の入力、 受け取った信号パターン同士を比較してデータエラーを
検出する手段、及び データエラーに応答して出力制御信号に多重化手段を、
該手段がその第1の入力をデータ出力に接続するように
駆動させる手段 を含むことを特徴とする請求項1に記載の情報転送シス
テム。 - (7)制御手段が、検出されたデータエラーを計数して
所定数のデータエラーが検出されるまで出力制御信号が
データエラーに応答するのを阻止する手段を更に含むこ
とを特徴とする請求項6に記載の情報転送システム。 - (8)電気通信網で用いるべく構成されており、エラー
検出用の信号パターンがフレーミングパターンを含むこ
とを特徴とする請求項6に記載の情報転送システム。 - (9)制御手段が、モジュール存在信号に応答しての出
力制御信号発生を所定期間だけ遅延させる手段を含み、
それによって付加/取得モジュールの接続により生じる
過渡状態は多重化手段が第2の入力に切り替わつて付加
/取得モジュールからのデータを転送する前に消滅し得
ることを特徴とする請求項1に記載の情報転送システム
。 - (10)モジュール出力がライン受信器を付加的に含む
ことを特徴とする請求項1に記載の情報転送システム。 - (11)モジュール入力がラインドライバを付加的に含
むことを特徴とする請求項1に記載の情報転送システム
。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/341,551 US4949334A (en) | 1989-04-21 | 1989-04-21 | Protected information transfer system |
US341,551 | 1989-04-21 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0362213A true JPH0362213A (ja) | 1991-03-18 |
Family
ID=23338059
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2105124A Pending JPH0362213A (ja) | 1989-04-21 | 1990-04-20 | 情報転送システム |
Country Status (5)
Country | Link |
---|---|
US (1) | US4949334A (ja) |
EP (1) | EP0393569A3 (ja) |
JP (1) | JPH0362213A (ja) |
AU (1) | AU624936B2 (ja) |
CA (1) | CA2014994C (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5033044A (en) * | 1990-05-15 | 1991-07-16 | Alcatel Na Network Systems Corp. | System for aligning transmission facility framing bits to the sonet H4 multiframe indicator byte |
US5524109A (en) * | 1991-06-20 | 1996-06-04 | Bay Networks, Incorporated | Token ring concentrator having retiming function |
EP0522626A3 (en) * | 1991-07-01 | 1993-03-31 | Philips Patentverwaltung Gmbh | Local area network of data terminating equipment |
US5493581A (en) * | 1992-08-14 | 1996-02-20 | Harris Corporation | Digital down converter and method |
FI92449C (fi) * | 1992-12-29 | 1994-11-10 | Nokia Telecommunications Oy | Häiriötön kytkeytyminen aikajakoiseen väylään |
TW242206B (ja) * | 1993-08-27 | 1995-03-01 | At & T Corp | |
US5586271A (en) * | 1994-09-27 | 1996-12-17 | Macrolink Inc. | In-line SCSI bus circuit for providing isolation and bi-directional communication between two portions of a SCSI bus |
US6842459B1 (en) | 2000-04-19 | 2005-01-11 | Serconet Ltd. | Network combining wired and non-wired segments |
DE10347301B4 (de) | 2003-10-08 | 2007-12-13 | Infineon Technologies Ag | Schaltung mit einem Bus mit mehreren Empfängern |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4090035A (en) * | 1975-12-17 | 1978-05-16 | Martin Marietta Corporation | Line access module |
US4121054A (en) * | 1977-01-03 | 1978-10-17 | Martin Marietta Corporation | Regenerative line access module |
US4393492A (en) * | 1981-02-17 | 1983-07-12 | Reliance Electric Co. | Digital subscriber carrier system including drop terminals and bypass and loopback means and alarm indication means |
SE442070B (sv) * | 1981-07-10 | 1985-11-25 | Ericsson Telefon Ab L M | Sett for att i ett telekommunikationssystem, vid overforing av information mellan terminaler vilka er anslutna till varandra genom en gemensam ringbuss, astadkomma en anpassning i overgangen mellan ringbussen och respek |
US4468767A (en) * | 1981-12-07 | 1984-08-28 | Coastcom | Drop-and-insert multiplex digital communications system |
GB2207326A (en) * | 1987-07-22 | 1989-01-25 | Gec Avionics | Ring-shaped local area network |
-
1989
- 1989-04-21 US US07/341,551 patent/US4949334A/en not_active Expired - Lifetime
-
1990
- 1990-04-06 AU AU53076/90A patent/AU624936B2/en not_active Ceased
- 1990-04-17 EP EP19900107232 patent/EP0393569A3/en not_active Withdrawn
- 1990-04-20 JP JP2105124A patent/JPH0362213A/ja active Pending
- 1990-04-20 CA CA002014994A patent/CA2014994C/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US4949334A (en) | 1990-08-14 |
EP0393569A3 (en) | 1992-08-19 |
EP0393569A2 (en) | 1990-10-24 |
CA2014994C (en) | 1994-05-24 |
AU624936B2 (en) | 1992-06-25 |
CA2014994A1 (en) | 1990-10-21 |
AU5307690A (en) | 1990-10-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4279034A (en) | Digital communication system fault isolation circuit | |
JPH0362213A (ja) | 情報転送システム | |
JPH06149605A (ja) | フォールトトレラントコンピュータシステム | |
SE9802058L (sv) | Redunansterminering för dynamisk felisolering | |
US5421002A (en) | Method for switching between redundant buses in a distributed processing system | |
US7032135B2 (en) | Equipment protection using a partial star architecture | |
JP2728066B2 (ja) | ユニット切替装置 | |
KR970004795B1 (ko) | 장해로 인한 출력신호의 손실 또는 손상으로부터 시스템을 보호하는 장치 및 방법 | |
US20060120276A1 (en) | Apparatus for protecting low/high order traffic boards in a synchronous digital hierarchy transmission device | |
JP2518517B2 (ja) | 通信バス監視装置 | |
JPH04305748A (ja) | 高信頼性バス | |
JP2692338B2 (ja) | 通信装置の障害検出装置 | |
JP3160927B2 (ja) | ループ試験回路 | |
KR100342529B1 (ko) | 이동통신시스템에서 기지국전송시스템의 이중화 장치 및방법 | |
JP2834306B2 (ja) | 切り替え制御回路 | |
JP2743893B2 (ja) | ドライバー回路故障判別方法、故障箇所報告方法及び周辺装置 | |
JP2655738B2 (ja) | 二重化系―一重化系間系切り替え方式 | |
KR0161163B1 (ko) | 전전자 교환기에 있어서 이중화된 게이트웨이노드에 대한 글로벌버스 이중화구조 | |
SU928335A1 (ru) | Устройство дл отключени внешних устройств от линий св зи,соедин ющих внешние устройства с ЦВМ | |
KR100220228B1 (ko) | 이중화구조에 있어서 상태천이제어장치 | |
JPS6365740A (ja) | デ−タ端末用多重インタフエ−ス回路 | |
EP0211674A2 (en) | Clock signal selection and security arrangements | |
JPS62252244A (ja) | 回線切替え装置の回路分割方式 | |
JPS6148249A (ja) | 回線切替装置 | |
JPS6224822B2 (ja) |