CN110389917B - 用于图形处理器的存储装置以及配置设定调整方法 - Google Patents

用于图形处理器的存储装置以及配置设定调整方法 Download PDF

Info

Publication number
CN110389917B
CN110389917B CN201810500834.7A CN201810500834A CN110389917B CN 110389917 B CN110389917 B CN 110389917B CN 201810500834 A CN201810500834 A CN 201810500834A CN 110389917 B CN110389917 B CN 110389917B
Authority
CN
China
Prior art keywords
chassis
configuration setting
processor
connector
switching circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810500834.7A
Other languages
English (en)
Other versions
CN110389917A (zh
Inventor
王先佑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wiwynn Corp
Original Assignee
Wiwynn Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wiwynn Corp filed Critical Wiwynn Corp
Publication of CN110389917A publication Critical patent/CN110389917A/zh
Application granted granted Critical
Publication of CN110389917B publication Critical patent/CN110389917B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Stored Programmes (AREA)

Abstract

本发明提出一种用于图形处理器的存储装置以及配置设定调整方法。所述方法包括：藉由处理器根据连接至输入输出模块的第一机箱取得机箱连接状态；藉由处理器读取第一机箱的切换电路中的第一初始配置设定；藉由处理器根据连接至第一主机的第一连接接口取得主机连接状态；藉由处理器根据机箱连接状态、主机连接状态以及预设规则，判断第一初始配置设定是否适用于所述机箱连接状态以及所述主机连接状态；若不适用，则藉由处理器将第一机箱的第一初始配置设定调整为适用于所述机箱连接状态以及所述主机连接状态的另一个配置设定。

Description

用于图形处理器的存储装置以及配置设定调整方法
技术领域
本发明是有关于一种用于图形处理器的存储装置以及配置设定调整方法。
背景技术
一般来说，主机可以同时使用多个图形处理器(Graphic Processing Unit，GPU)来完成运算。一般来说，可以使用具有多个图形处理器的机箱(或抽屉)进行串联或并联，来让单一主机使用多个图形处理器进行运算。例如，图1是一种将主机连接至具有图形处理器的机箱的示意图。请参照图1，一般来说，机箱50～53可以分别具有多个图形处理器。例如，每一个机箱可以具有四个图形处理器。主机60～63可以分别电性连接至输入输出模块70的连接接口70a～70d。当机箱50～53分别电性连接至输入输出模块70时，通常需要人工手动地设定机箱50～53中切换电路80a～80d内部的参数，使得切换电路80a～80d可以根据所设定的参数调整各个机箱的连接器(例如，机箱50的第一连接器90a与第二连接器90b)的导通状态，进而改变机箱50～53与输入输出模块70之间的线路连接状态，使得机箱50～53可以分别与主机60～63电性连接。然而，上述藉由人工手动地设定机箱50～53中切换电路80a～80d内部的参数往往造成使用上的不便。
另外，在已知技术中，亦可以在输入输出模块70中增加一个或多个切换电路(未示出)来动态地调整主机60～63与机箱50～53之间的线路连接状态。然而，在输入输出模块70中增加切换电路往往会造成输入输出模块70中线路的复杂度增加，并且造成数据传输速度上的瓶颈。此外。由于用于配置在输入输出模块70中的切换电路(例如，PCIe switch)的单价较高，若配置多个切换电路在输入输出模块70中，也会有成本过高的问题。
发明内容
本发明提出一种用于图形处理器的存储装置以及配置设定调整方法，可以避免在设定切换电路的参数设定时人工操作的不便以及人工操作时可能造成的错误，更能降低输入输出模块中线路的设置成本。
本发明提供一种用于图形处理器的存储装置，所述存储装置包括：至少一机箱，每一所述机箱包括第一连接器、第二连接器、切换电路与至少一图形处理器，所述切换电路电性连接至所述第一连接器、所述第二连接器以及所述图形处理器；以及输入输出模块，包括处理器、至少一连接接口以及存储电路，所述存储电路用以存储多个配置设定。所述处理器根据所述机箱中连接至所述输入输出模块的至少一第一机箱取得机箱连接状态。所述处理器读取所述第一机箱的所述切换电路中的第一初始配置设定。所述处理器根据所述连接接口中连接至第一主机的第一连接接口取得主机连接状态。所述处理器根据所述机箱连接状态、所述主机连接状态以及预设规则，判断所述第一机箱的所述第一初始配置设定是否适用于所述机箱连接状态以及所述主机连接状态。当所述处理器判断所述第一机箱的所述第一初始配置设定不适用于所述机箱连接状态以及所述主机连接状态时，所述处理器将所述第一机箱的所述第一初始配置设定调整为适用于所述机箱连接状态以及所述主机连接状态的所述多个配置设定的其中之一。
在本发明的一实施例中，所述处理器判断所述第一机箱的所述第一初始配置设定适用于所述机箱连接状态以及所述主机连接状态时，所述处理器将所述用于图形处理器的存储装置进行通电。
在本发明的一实施例中，在所述处理器将所述第一机箱的所述第一初始配置设定调整为适用于所述机箱连接状态以及所述主机连接状态的所述多个配置设定的其中之一的运作中，所述处理器根据所述预设规则，将所述第一机箱的所述切换电路中的所述第一初始配置设定调整为所述多个配置设定中的第一配置设定或第二配置设定以使得所述第一机箱的所述切换电路根据所述第一配置设定或所述第二配置设定将所述第一机箱通过所述第一连接接口电性连接至所述第一主机。
在本发明的一实施例中，当所述处理器根据所述预设规则将所述第一机箱的所述切换电路中的所述第一初始配置设定调整为所述第一配置设定时，所述第一机箱的所述切换电路根据所述第一配置设定导通所述第一机箱的所述第一连接器以使得所述第一机箱通过所述第一机箱的所述第一连接器与所述第一连接接口电性连接，以及所述第一机箱的所述切换电路根据所述第一配置设定导通所述第一机箱的所述第二连接器。
在本发明的一实施例中，当所述机箱中的第二机箱电性连接至所述输入输出模块且所述第二机箱位于相邻于所述第一机箱的所述第二连接器的一侧时，所述第一机箱通过所述第一机箱的所述第二连接器电性连接至所述第二机箱的所述第一连接器。
在本发明的一实施例中，当所述处理器根据所述预设规则将所述第一机箱的所述切换电路中的所述第一初始配置设定调整为所述第二配置设定时，所述第一机箱的所述切换电路根据所述第二配置设定导通所述第一机箱的所述第二连接器以使得所述第一机箱通过所述第一机箱的所述第二连接器与所述第一连接接口电性连接，以及所述第一机箱的所述切换电路根据所述第二配置设定不导通所述第一机箱的所述第一连接器。
在本发明的一实施例中，当所述预设规则为第一预设规则时，所述处理器根据所述第一预设规则将所述第二机箱的所述切换电路中的第二初始配置设定调整为一第三配置设定，所述第二机箱的所述切换电路根据所述第三配置设定导通所述第二机箱的所述第一连接器以使得所述第二机箱通过所述第二机箱的所述第一连接器与所述第一机箱的所述第二连接器电性连接，以及所述第二机箱的所述切换电路根据所述第三配置设定导通所述第二机箱的所述第二连接器。
在本发明的一实施例中，当所述连接接口中的第二连接接口连接至第二主机且所述预设规则为第二预设规则时，所述处理器根据所述第二预设规则将所述第二机箱的所述切换电路中的第二初始配置设定调整为所述第二配置设定，所述第二机箱的所述切换电路根据所述第二配置设定导通所述第二机箱的所述第二连接器以使得所述第二机箱通过所述第二机箱的所述第二连接器与所述第二连接接口电性连接，以及所述第二机箱的所述切换电路根据所述第二配置设定不导通所述第二机箱的所述第一连接器。
在本发明的一实施例中，所述切换电路为PCIe(Peripheral ComponentInterconnect Express)切换电路。
本发明提供一种配置设定调整方法，用于图形处理器的存储装置，其中所述存储装置包括至少一机箱与输入输出模块，每一所述机箱包括第一连接器、第二连接器、切换电路与至少一图形处理器，所述切换电路电性连接至所述第一连接器、所述第二连接器以及所述图形处理器，所述输入输出模块包括一处理器、至少一连接接口以及存储电路，所述存储电路用以存储多个配置设定，所述方法包括：藉由所述处理器根据所述机箱中连接至所述输入输出模块的至少一第一机箱取得机箱连接状态；藉由所述处理器读取所述第一机箱的所述切换电路中的第一初始配置设定；藉由所述处理器根据所述连接接口中连接至第一主机的第一连接接口取得主机连接状态；藉由所述处理器根据所述机箱连接状态、所述主机连接状态以及预设规则，判断所述第一机箱的所述第一初始配置设定是否适用于所述机箱连接状态以及所述主机连接状态；以及当所述处理器判断所述第一机箱的所述第一初始配置设定不适用于所述机箱连接状态以及所述主机连接状态时，藉由所述处理器将所述第一机箱的所述第一初始配置设定调整为适用于所述机箱连接状态以及所述主机连接状态的所述多个配置设定的其中之一。
在本发明的一实施例中，所述方法还包括：当所述处理器判断所述第一机箱的所述第一初始配置设定适用于所述机箱连接状态以及所述主机连接状态时，藉由所述处理器将所述用于图形处理器的存储装置进行通电。
在本发明的一实施例中，其中在所述处理器将所述第一机箱的所述第一初始配置设定调整为适用于所述机箱连接状态以及所述主机连接状态的所述多个配置设定的其中之一的步骤包括：藉由所述处理器根据所述预设规则，将所述第一机箱的所述切换电路中的所述第一初始配置设定调整为所述多个配置设定中的第一配置设定或第二配置设定以使得所述第一机箱的所述切换电路根据所述第一配置设定或所述第二配置设定将所述第一机箱通过所述第一连接接口电性连接至所述第一主机。
在本发明的一实施例中，所述方法还包括：当所述处理器根据所述预设规则将所述第一机箱的所述切换电路中的所述第一初始配置设定调整为所述第一配置设定时，藉由所述第一机箱的所述切换电路根据所述第一配置设定导通所述第一机箱的所述第一连接器以使得所述第一机箱通过所述第一机箱的所述第一连接器与所述第一连接接口电性连接；以及藉由所述第一机箱的所述切换电路根据所述第一配置设定导通所述第一机箱的所述第二连接器。
在本发明的一实施例中，当所述机箱中的第二机箱电性连接至所述输入输出模块且所述第二机箱位于相邻于所述第一机箱的所述第二连接器的一侧时，所述第一机箱通过所述第一机箱的所述第二连接器电性连接至所述第二机箱的所述第一连接器。
在本发明的一实施例中，当所述处理器根据所述预设规则将所述第一机箱的所述切换电路中的所述第一初始配置设定调整为所述第二配置设定时，藉由所述第一机箱的所述切换电路根据所述第二配置设定导通所述第一机箱的所述第二连接器以使得所述第一机箱通过所述第一机箱的所述第二连接器与所述第一连接接口电性连接；以及藉由所述第一机箱的所述切换电路根据所述第二配置设定不导通所述第一机箱的所述第一连接器。
在本发明的一实施例中，当所述预设规则为第一预设规则时，藉由所述处理器根据所述第一预设规则将所述第二机箱的所述切换电路中的第二初始配置设定调整为第三配置设定，所述第二机箱的所述切换电路根据所述第三配置设定导通所述第二机箱的所述第一连接器以使得所述第二机箱通过所述第二机箱的所述第一连接器与所述第一机箱的所述第二连接器电性连接；以及藉由所述第二机箱的所述切换电路根据所述第三配置设定导通所述第二机箱的所述第二连接器。
在本发明的一实施例中，当所述连接接口中的第二连接接口连接至第二主机且所述预设规则为一第二预设规则时，藉由所述处理器根据所述第二预设规则将所述第二机箱的所述切换电路中的第二初始配置设定调整为所述第二配置设定，所述第二机箱的所述切换电路根据所述第二配置设定导通所述第二机箱的所述第二连接器以使得所述第二机箱通过所述第二机箱的所述第二连接器与所述第二连接接口电性连接；以及藉由所述第二机箱的所述切换电路根据所述第二配置设定不导通所述第二机箱的所述第一连接器。
在本发明的一实施例中，所述切换电路为PCIe(Peripheral ComponentInterconnect Express)切换电路。
基于上述，本发明的用于图形处理器的存储装置以及配置设定调整方法可以在用于图形处理器的存储装置通电之前，自动地判断机箱中的切换电路的初始配置设定是否适用于目前的主机连接状态以及机箱连接状态，并且当切换电路的初始配置不适用于目前的主机连接状态以及机箱连接状态，输入输出模块的处理器可以选择对应的配置设定来调整切换电路藉此符合主机连接状态以及机箱连接状态。藉由此方式，可以避免人工操作的不便以及人工操作时可能造成的错误，更能降低输入输出模块中线路的设置成本。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
附图说明
图1是一种将主机连接至具有图形处理器的机箱的示意图。
图2是依照本发明的一实施例所示出的用于图形处理器的存储装置的示意图。
图3是依照本发明的第二实施例所示出的用于图形处理器的存储装置的示意图。
图4是依照本发明的第三实施例所示出的用于图形处理器的存储装置的示意图。
图5是依照本发明的第四实施例所示出的用于图形处理器的存储装置的示意图。
图6是依照本发明的第五实施例所示出的用于图形处理器的存储装置的示意图。
图7是依照本发明的第六实施例所示出的用于图形处理器的存储装置的示意图。
图8是依照本发明的一实施例所示出配置设定调整方法的流程图。
具体实施方式
现将详细参考本发明之示范性实施例，在附图中说明所述示范性实施例之实例。另外，凡可能之处，在图式及实施方式中使用相同标号的组件/构件代表相同或类似部分。
图2是依照本发明的一实施例所示出的用于图形处理器的存储装置的示意图。
请参照图2，用于图形处理器的存储装置1000包括输入输出模块30以及机箱20～23。机箱20～23中的每一个可以分别电性连接至输入输出模块30。需注意的是，本发明并不用于限定电性连接至输入输出模块30的机箱的数量。在一实施例中，可以有更少或更多个机箱电性连接至输入输出模块30。
输入输出模块30可以包括处理器32、连接接口30a～30d以及存储电路34。处理器32可以是中央处理单元(Central Processing Unit，CPU)，或是其他可程序化的一般用途或特殊用途的微处理器(Microprocessor)、数字信号处理器(Digital Signal Processor，DSP)、可程序化控制器、专用集成电路(Application Specific Integrated Circuit，ASIC)或其他类似组件或上述组件的组合。
连接接口30a～30d可以是用于连接Mini-SAS HD的信号线或其他种类的信号线的连接接口。主机10～13可以分别使用Mini-SAS HD的信号线电性连接至连接接口30a～30d，而连接接口30a～30d可以通过高速扩展组件连接接口(Peripheral ComponentInterconnect Express,PCIe)标准或其他标准的线路与机箱20～23进行数据的传输。需说明的是，在其他实施例中，输入输出模块30可以包括更多或更少的连接接口。
存储电路34例如是任何型态的固定或可移动随机存取存储器(random accessmemory，RAM)、只读存储器(read-only memory，ROM)、闪存(flash memory)或类似组件或上述组件的组合。存储电路34会存储多个配置设定，在一实施例中，存储电路34会存储第一配置设定、第二配置设定以及第三配置设定等三种配置设定，这些配置设定可以用来提供给处理器32设定各个机箱中的切换电路。特别是，本发明并不用于限定输入输出模块30的存储电路34中所存储的配置设定的数量。
机箱20～23中的每一个机箱都具有第一连接器、第二连接器、切换电路与至少一个图形处理器。以机箱20为例，机箱20包括第一连接器20a、第二连接器20b、切换电路40a与至少一个图形处理器。切换电路40a可以电性连接至图形处理器进行数据传输。在一实施例中，切换电路40a为符合PCIe标准的切换电路。此外，第一连接器20a与第二连接器20b可以是符合PCIe的标准的连接器。由于机箱21～23分别与机箱20具有相类似的结构，故在此不再赘述。
此外，前述主机10～13中的每一个主机可以分别具有处理器、信号调节器以及输入输出接口。以主机10为例，主机10具有处理器10a、信号调节器10b以及输入输出接口10c。输入输出接口10c例如是用于连接Mini-SAS HD的信号线或其他种类的信号线的接口。信号调节器10b是用于对信号的放大(或增强)。而处理器10a例如是中央处理单元(CentralProcessing Unit，CPU)，或是其他可程序化的一般用途或特殊用途的微处理器(Microprocessor)、数字信号处理器(Digital Signal Processor，DSP)、可程序化控制器、专用集成电路(Application Specific Integrated Circuit，ASIC)或其他类似组件或上述组件的组合。
特别是，在一实施例中，输入输出模块30中已设置有相关的线路，而切换电路40a～40d可以分别根据被设定的配置设定来调整机箱20～23与输入输出模块30之间的线路导通状态。而根据配置设定来设定切换电路40a～40d以调整机箱20～23与输入输出模块30之间的线路导通状态可以藉由已知技术得知，在此不再赘述。
在一实施例中，在对用于图形处理器的存储装置1000进行通电以前，输入输出模块30的处理器32会根据机箱20～23中已连接至输入输出模块30的第一机箱取得机箱连接状态。换句话说，机箱连接状态表示机箱20～23中目前有哪些机箱已连接至输入输出模块30，而输入输出模块30的处理器32可以自行判断并取得机箱连接状态。在此需说明的是，上述的第一机箱可以是机箱20～23的中的某一个、多个或全部。
此外，输入输出模块30的处理器32会读取前述第一机箱的切换电路中的第一初始配置设定。换句话说，在对用于图形处理器的存储装置1000进行通电以前，输入输出模块30的处理器32会读取已连接至输入输出模块30的机箱中的切换电路的配置设定。
此外，处理器32还可以根据连接接口30a～30d中已连接至主机的连接接口取得主机连接状态。换句话说，主机连接状态用于表示连接接口30a～30d中的哪些连接接口已连接至主机。
之后，输入输出模块30的处理器32会根据前述的机箱连接状态、前述的主机连接状态以及预设规则，判断机箱20～23中已连接至输入输出模块30的第一机箱的切换电路中的第一初始配置设定是否适用于所述机箱连接状态以及所述主机连接状态。当输入输出模块30的处理器32判断第一机箱的第一初始配置设定适用于前述的机箱连接状态以及前述的主机连接状态时，所述输入输出模块30的处理器32会将用于图形处理器的存储装置1000进行通电。
然而，当输入输出模块30的处理器32判断第一机箱的第一初始配置设定不适用于前述的机箱连接状态以及前述的主机连接状态时，所述输入输出模块30的处理器32会自动地将第一机箱的第一初始配置设定调整为适用于机箱连接状态以及主机连接状态的所述多个配置设定(例如，第一配置设定、第二配置设定或第三配置设定)的其中之一。藉此，可以避免以人工手动地设定机箱20～23中切换电路40a～40d内部的参数所造成的不便。
在一实施例中，当一机箱的切换电路中的配置设定被调整为前述的第一配置设定时，此机箱的切换电路会根据第一配置设定导通该机箱所属的第一连接器以使得该机箱通过其所属的第一连接器与该机箱所对应的连接接口电性连接。此外，被调整为使用第一配置设定的机箱的切换电路还会根据第一配置设定导通该机箱所属的第二连接器。
在一实施例中，当一机箱的切换电路中的配置设定被调整为前述的第二配置设定时，此机箱的切换电路会根据第二配置设定导通该机箱所属的第二连接器以使得该机箱通过其所属的第二连接器与该机箱所对应的连接接口电性连接。此外，被调整为使用第二配置设定的机箱的切换电路还会根据第二配置设定不导通该机箱所属的第一连接器。
在一实施例中，当一机箱的切换电路中的配置设定被调整为前述的第三配置设定时，此机箱的切换电路会根据第三配置设定导通该机箱所属的第一连接器以使得所述该机箱通过其所属的第一连接器与另一相邻的机箱的第二连接器电性连接。此外，被调整为使用第三配置设定的机箱的切换电路会根据第三配置设定导通该机箱的第二连接器。
以下以多个实施例来描述本发明的配置设定调整方法。
[第一实施例]
请再次参照图2，在图2的状态下，在对用于图形处理器的存储装置1000进行通电以前，输入输出模块30的处理器32会判断并取得机箱连接状态，此机箱连接状态用以指出机箱20～23已电性连接至输入输出模块30。此外，输入输出模块30的处理器32会读取机箱20～23的切换电路40a～40d中的配置设定。另外，输入输出模块30的处理器32还会判断出连接接口30a～30d已分别连接至主机10～13。因此，输入输出模块30的处理器32可以取得关于连接接口30a～30d已分别连接至主机10～13的主机连接状态。
之后，当输入输出模块30的处理器32判断机箱20～23的切换电路40a～40d中的配置设定不适用于前述的机箱连接状态以及前述的主机连接状态时，输入输出模块30的处理器32会根据预设规则，将机箱20～23的切换电路40a～40d中的每一个配置设定调整为第一配置设定或第二配置设定，以使得机箱20～23的切换电路40a～40d可以根据第一配置设定或所述第二配置设定将机箱20～23通过连接接口30a～30d分别电性连接至主机10～13。
需注意的是，前述的预设规则可以包括第一预设规则与第二预设规则。其中，第一预设规则代表尽量让一个主机可以同时使用多个机箱中的图形处理器。第二预设规则代表一个主机仅可以使用单一的一个机箱中的图形处理器。也就是说，第一预设规则可以尽量让单一主机取得较多的图形处理器来使用，而第二预设规则可以尽量平均地让各个主机取得相同数量的图形处理器来使用。而处理器32是要使用第一预设规则或第二预设规则进行判断，可以经由输入输出电路30自动进行调整或藉由人工来进行调整。
在一实施例中，假设处理器32是使用第一预设规则进行判断。举例来说，当输入输出模块30的处理器32判断机箱20～23的切换电路40a～40d中的配置设定不符合第一预设规则时(例如，依据该些配置设定，一个主机当下仅能使用一个机箱中的图形处理器时)，则输入输出模块30的处理器32可以判断机箱20～23的切换电路40a～40d中的配置设定不适用于前述的机箱连接状态以及前述的主机连接状态。
在一实施例中，假设处理器32是使用第二预设规则进行判断。举例来说，当输入输出模块30的处理器32判断机箱20～23的切换电路40a～40d中的配置设定不符合第二预设规则时(例如，依据该些配置设定，一个主机当下可以使用多个机箱中的图形处理器时)，则输入输出模块30的处理器32可以判断机箱20～23的切换电路40a～40d中的配置设定不适用于前述的机箱连接状态以及前述的主机连接状态。
在本实施例中，由于输入输出模块30中线路的配置关系，假设在第二预设规则的情况下，机箱20中的切换电路40a与机箱22中的切换电路40c中的配置设定会被处理器32设定为第一配置设定；而机箱21中的切换电路40b与机箱23中的切换电路40d中的配置设定会被设定为第二配置设定。
以机箱20来说，当输入输出模块30的处理器32根据预设规则将机箱20的切换电路40a中的初始配置设定调整为第一配置设定时，机箱20的切换电路40a会根据第一配置设定导通机箱20的第一连接器20a以使得机箱20通过第一连接器20a与连接接口30a电性连接。此外，机箱20的切换电路40a会根据第一配置设定导通机箱22的第二连接器20b。而机箱22与主机12之间的连接关系类似于机箱20与主机10间的连接关系，故在此不再赘述。
此外，以相邻于机箱20的机箱21为例，当输入输出模块30的处理器32根据预设规则将机箱21的切换电路40b中的配置设定(或称初始配置设定)调整为第二配置设定时，机箱21的切换电路40b会根据第二配置设定导通机箱21的第二连接器21b以使得机箱21通过第二连接器21b与连接接口30b电性连接。此外，机箱21的切换电路40b会根据第二配置设定不导通机箱21的第一连接器21a。而机箱23与主机13之间的连接关系类似于机箱21与主机11间的连接关系，故在此不再赘述。
需注意的是，由于机箱21位于相邻于机箱20的第二连接器20b的一侧，且机箱20会根据第一配置设定导通第二连接器20b。然而，由于机箱21的第一连接器21a是呈现不导通的状态，故机箱20的第二连接器20b并无法电性连接至机箱21的第一连接器21a。相似的情况亦出现在机箱22的第二连接器22b与机箱23的第一连接器23a之间。
在经由上述设定后，输入输出模块30的处理器32会根据前述的机箱连接状态、前述的主机连接状态以及预设规则(例如，第二预设规则)，再次判断机箱20～23中已连接至输入输出模块30的机箱的切换电路中的配置设定是否适用于所述机箱连接状态以及所述主机连接状态。当输入输出模块30的处理器32判断目前机箱中的配置设定适用于前述的机箱连接状态以及前述的主机连接状态时，所述输入输出模块30的处理器32会将用于图形处理器的存储装置1000进行通电。
[第二实施例]
图3是依照本发明的第二实施例所示出的用于图形处理器的存储装置的示意图。
请参照图3，在图3的状态下，在对用于图形处理器的存储装置1000进行通电以前，输入输出模块30的处理器32会判断并取得机箱连接状态，此机箱连接状态用以指出机箱20～23已电性连接至输入输出模块30。此外，输入输出模块30的处理器32会读取机箱20～23的切换电路40a～40d中的配置设定。另外，输入输出模块30的处理器32还会判断出连接接口30a～30d已分别连接至主机10～13。因此，输入输出模块30的处理器32可以取得关于连接接口30a～30d已分别连接至主机10～13的主机连接状态。
在本实施例中，当输入输出模块30的处理器32判断机箱20～23的切换电路40a～40d中的配置设定不适用于前述的机箱连接状态以及前述的主机连接状态时，假设输入输出模块30的处理器32会根据第一预设规则来对机箱20～23的切换电路40a～40d中的每一个配置设定进行调整。其中，第一预设规则代表一个主机可以同时使用多个机箱中的图形处理器。例如，假设处理器32是使用第一预设规则进行判断。当输入输出模块30的处理器32判断机箱20～23的切换电路40a～40d中的配置设定不符合第一预设规则时(例如，依据该些配置设定，一个主机仅能使用一个机箱中的图形处理器时)，则输入输出模块30的处理器32可以判断机箱20～23的切换电路40a～40d中的配置设定不适用于前述的机箱连接状态以及前述的主机连接状态。
类似于图2的范例，在本实施例中，由于输入输出模块30中线路的配置关系，在第一预设规则的情况下，机箱20中的切换电路40a与机箱22中的切换电路40c中的配置设定会被处理器32设定为第一配置设定。不同的是，机箱21中的切换电路40b与机箱23中的切换电路40d中的配置设定会被设定为第三配置设定。
以机箱20来说，当输入输出模块30的处理器32根据预设规则将机箱20的切换电路40a中的配置设定(或称初始配置设定)调整为第一配置设定时，机箱20的切换电路40会根据第一配置设定导通机箱20的第一连接器20a以使得机箱20通过第一连接器20a与连接接口30a电性连接。此外，机箱20的切换电路40a会根据第一配置设定导通机箱20的第二连接器20b。而机箱22与主机12之间的连接关系类似于机箱20与主机10间的连接关系，故在此不再赘述。
此外，以相邻于机箱20的机箱21为例，当输入输出模块30的处理器32根据预设规则将机箱21的切换电路40b中的配置设定(或称初始配置设定)调整为第三配置设定时，机箱21的切换电路40b会根据第三配置设定导通机箱21的第一连接器21a以使得机箱21通过第一连接器21a与机箱20的第二连接器20b电性连接。此外，机箱21的切换电路40b还会根据第三配置设定导通机箱21的第二连接器21b。需注意的是，由于输入输出模块30中线路配置的关系，机箱21的第二连接器21b不会电性连接至机箱22的第一连接器22a。
需注意的是，由于机箱21位于相邻于机箱20的第二连接器20b的一侧，且机箱20会根据第一配置设定导通第二连接器20b。由于机箱21的第一连接器21a是呈现导通的状态，故在输入输出模块30的线路配置下，机箱20的第二连接器20b会电性连接至机箱21的第一连接器21a。此时，主机10可以同时使用机箱20与机箱21中的图形处理器。相似的情况亦出现在机箱22的第二连接器22b与机箱23的第一连接器23a之间。因此，主机12可以同时使用机箱22与机箱23中的图形处理器。
在经由上述设定后，输入输出模块30的处理器32会根据前述的机箱连接状态、前述的主机连接状态以及预设规则(例如，第一预设规则)，再次判断机箱20～23中已连接至输入输出模块30的机箱的切换电路中的配置设定是否适用于所述机箱连接状态以及所述主机连接状态。当输入输出模块30的处理器32判断目前机箱中的配置设定适用于前述的机箱连接状态以及前述的主机连接状态时，所述输入输出模块30的处理器32会将用于图形处理器的存储装置1000进行通电。
然而需注意的是，在图3的实施例中，主机10可以使用机箱20与机箱21中的图形处理器。然而，主机11并没有被配置到任何机箱。相似地，主机12可以使用机箱22与机箱23中的图形处理器。然而，主机13并没有被配置到任何机箱。
[第三实施例]
图4是依照本发明的第三实施例所示出的用于图形处理器的存储装置的示意图。
请参照图4，在图4的状态下，在对用于图形处理器的存储装置1000进行通电以前，输入输出模块30的处理器32会判断并取得机箱连接状态，此机箱连接状态用以指出机箱20～23已电性连接至输入输出模块30。此外，输入输出模块30的处理器32会读取机箱20～23的切换电路40a～40d中的配置设定。另外，输入输出模块30的处理器32还会判断出连接接口30a与连接接口30c已分别连接至主机10与主机12。因此，输入输出模块30的处理器32可以取得关于连接接口30a与连接接口30c已分别连接至主机10与主机12的主机连接状态。
在本实施例中，当输入输出模块30的处理器32判断机箱20～23的切换电路40a～40d中的配置设定不适用于前述的机箱连接状态以及前述的主机连接状态时，假设输入输出模块30的处理器32会根据第一预设规则来对机箱20～23的切换电路40a～40d中的每一个配置设定进行调整。其中，第一预设规则代表一个主机可以同时使用多个机箱中的图形处理器。当输入输出模块30的处理器32判断机箱20～23的切换电路40a～40d中的配置设定不符合第一预设规则时(例如，依据该些配置设定，一个主机仅能使用一个机箱中的图形处理器时)，则输入输出模块30的处理器32可以判断机箱20～23的切换电路40a～40d中的配置设定不适用于前述的机箱连接状态以及前述的主机连接状态。
在本实施例中，由于输入输出模块30中线路的配置关系，在第一预设规则的情况下，机箱20中的切换电路40a与机箱22中的切换电路40c中的配置设定会被处理器32设定为第一配置设定。机箱21中的切换电路40b与机箱23中的切换电路40d中的配置设定会被设定为第三配置设定。而根据第一配置设定或第三配置设定来调整机箱中第一连接器与第二连接器的导通状态已详述于第二实施例中，故在此不再赘述。
需注意的是，由于机箱21位于相邻于机箱20的第二连接器20b的一侧，且机箱20会根据第一配置设定导通第二连接器20b。由于机箱21的第一连接器21a是呈现导通的状态，故在输入输出模块30的线路配置下，机箱20的第二连接器20b会电性连接至机箱21的第一连接器21a。此时，主机10可以同时使用机箱20与机箱21中的图形处理器。相似的情况亦出现在机箱22的第二连接器22b与机箱23的第一连接器23a之间。因此，主机12可以同时使用机箱22与机箱23中的图形处理器。
在经由上述设定后，输入输出模块30的处理器32会根据前述的机箱连接状态、前述的主机连接状态以及预设规则(例如，第一预设规则)，再次判断机箱20～23中已连接至输入输出模块30的机箱的切换电路中的配置设定是否适用于所述机箱连接状态以及所述主机连接状态。当输入输出模块30的处理器32判断目前机箱中的配置设定适用于前述的机箱连接状态以及前述的主机连接状态时，所述输入输出模块30的处理器32会将用于图形处理器的存储装置1000进行通电。
[第四实施例]
图5是依照本发明的第四实施例所示出的用于图形处理器的存储装置的示意图。
请参照图5，在图5的状态下，在对用于图形处理器的存储装置1000进行通电以前，输入输出模块30的处理器32会判断并取得机箱连接状态，此机箱连接状态用以指出机箱21～23已电性连接至输入输出模块30。此外，输入输出模块30的处理器32会读取机箱21～23的切换电路40b～40d中的配置设定。另外，输入输出模块30的处理器32还会判断出连接接口30a、连接接口30b与连接接口30d已分别连接至主机10、主机11与主机13。因此，输入输出模块30的处理器32可以取得关于连接接口30a、连接接口30b与连接接口30d已分别连接至主机10、主机11与主机13的主机连接状态。
在本实施例中，当输入输出模块30的处理器32判断机箱21～23的切换电路40b～40d中的配置设定不适用于前述的机箱连接状态以及前述的主机连接状态时，假设输入输出模块30的处理器32会根据第二预设规则来对机箱21～23的切换电路40b～40d中的每一个配置设定进行调整。在本实施例中，当输入输出模块30的处理器32判断机箱20～23的切换电路40a～40d中的配置设定不符合第二预设规则时(例如，依据该些配置设定，一个主机可以使用多个机箱中的图形处理器时)，则输入输出模块30的处理器32可以判断机箱20～23的切换电路40a～40d中的配置设定不适用于前述的机箱连接状态以及前述的主机连接状态。
在本实施例中，由于输入输出模块30中线路的配置关系，在第二预设规则的情况下，机箱21中的切换电路40b与机箱23中的切换电路40d中的配置设定会被处理器32设定为第二配置设定。而根据第二配置设定来调整机箱中第一连接器与第二连接器的导通状态已详述于第一实施例中，故在此不再赘述。
需注意的是，由于机箱22所对应的连接接口30c并没有连接至任何主机，故机箱22中的切换电路40c的配置设定不会被设置。
在经由上述设定后，输入输出模块30的处理器32会根据前述的机箱连接状态、前述的主机连接状态以及预设规则(例如，第二预设规则)，再次判断机箱21～23的切换电路中的配置设定是否适用于所述机箱连接状态以及所述主机连接状态。当输入输出模块30的处理器32判断目前机箱中的配置设定适用于前述的机箱连接状态以及前述的主机连接状态时，所述输入输出模块30的处理器32会将用于图形处理器的存储装置1000进行通电。
[第五实施例]
图6是依照本发明的第五实施例所示出的用于图形处理器的存储装置的示意图。
请参照图6，在图6的状态下，在对用于图形处理器的存储装置1000进行通电以前，输入输出模块30的处理器32会判断并取得机箱连接状态，此机箱连接状态用以指出机箱20～22已电性连接至输入输出模块30。此外，输入输出模块30的处理器32会读取机箱20～22的切换电路40a～40c中的配置设定。另外，输入输出模块30的处理器32还会判断出连接接口30b、连接接口30c与连接接口30d已分别连接至主机11、主机12与主机13。因此，输入输出模块30的处理器32可以取得关于连接接口30b、连接接口30c与连接接口30d已分别连接至主机11、主机12与主机13的主机连接状态。
在本实施例中，当输入输出模块30的处理器32判断机箱20～22的切换电路40a～40c中的配置设定不适用于前述的机箱连接状态以及前述的主机连接状态时，假设输入输出模块30的处理器32会根据第二预设规则来对机箱21～23的切换电路40a～40c中的每一个配置设定进行调整。在本实施例中，当输入输出模块30的处理器32判断机箱20～23的切换电路40a～40d中的配置设定不符合第二预设规则时(例如，依据该些配置设定，一个主机可以使用多个机箱中的图形处理器时)，则输入输出模块30的处理器32可以判断机箱20～23的切换电路40a～40d中的配置设定不适用于前述的机箱连接状态以及前述的主机连接状态。
在本实施例中，由于输入输出模块30中线路的配置关系，在第二预设规则的情况下，机箱21中的切换电路40b的配置设定会被处理器32设定为第二配置设定。机箱22中的切换电路40c的配置设定会被处理器32设定为第一配置设定。而根据第一配置设定与第二配置设定来调整机箱中第一连接器与第二连接器的导通状态已详述于第一实施例中，故在此不再赘述。
需注意的是，由于机箱20所对应的连接接口30a并没有连接至任何主机，故机箱20中的切换电路40a的配置设定不会被设置。此外，虽然主机13已电性连接至输入输出模块30的连接接口30d，但由于连接接口30d没有对应的机箱可以电性连接，故主机13没有办法使用机箱中的图形处理器。
在经由上述设定后，输入输出模块30的处理器32会根据前述的机箱连接状态、前述的主机连接状态以及预设规则(例如，第二预设规则)，再次判断机箱20～22的切换电路40a～40c中的配置设定是否适用于所述机箱连接状态以及所述主机连接状态。当输入输出模块30的处理器32判断目前机箱中的配置设定适用于前述的机箱连接状态以及前述的主机连接状态时，所述输入输出模块30的处理器32会将用于图形处理器的存储装置1000进行通电。
[第六实施例]
图7是依照本发明的第六实施例所示出的用于图形处理器的存储装置的示意图。
请参照图7，在图7的状态下，在对用于图形处理器的存储装置1000进行通电以前，输入输出模块30的处理器32会判断并取得机箱连接状态，此机箱连接状态用以指出机箱20～21与机箱23已电性连接至输入输出模块30。此外，输入输出模块30的处理器32会读取机箱20～21与机箱23的切换电路40a～40b与切换电路40d中的配置设定。另外，输入输出模块30的处理器32还会判断出连接接口30a、连接接口30b与连接接口30d已分别连接至主机10、主机11与主机13。因此，输入输出模块30的处理器32可以取得关于连接接口30a、连接接口30b与连接接口30d已分别连接至主机10、主机11与主机13的主机连接状态。
在本实施例中，当输入输出模块30的处理器32判断切换电路40a～40b与切换电路40d中的配置设定不适用于前述的机箱连接状态以及前述的主机连接状态时，假设输入输出模块30的处理器32会根据第一预设规则来对切换电路40a～40b与切换电路40d中的每一个配置设定进行调整。在本实施例中，当输入输出模块30的处理器32判断机箱20～23的切换电路40a～40d中的配置设定不符合第一预设规则时(例如，依据该些配置设定，一个主机仅能使用一个机箱中的图形处理器时)，则输入输出模块30的处理器32可以判断机箱20～23的切换电路40a～40d中的配置设定不适用于前述的机箱连接状态以及前述的主机连接状态。
在本实施例中，由于输入输出模块30中线路的配置关系，在第一预设规则的情况下，机箱20中的切换电路40a的配置设定会被处理器32设定为第一配置设定。机箱21中的切换电路40b的配置设定会被处理器32设定为第三配置设定。机箱23中的切换电路40d的配置设定会被处理器32设定为第二配置设定。而根据第一配置设定、第二配置设定与第三配置设定来调整机箱中第一连接器与第二连接器的导通状态已详述于第一实施例与第二实施例中，故在此不再赘述。
需注意的是，虽然主机11已电性连接至输入输出模块30的连接接口30b，但由于连接接口30b所对应的机箱21已电性连接至机箱20并提供给主机10使用，故主机11没有办法使用机箱中的图形处理器。
在经由上述设定后，输入输出模块30的处理器32会根据前述的机箱连接状态、前述的主机连接状态以及预设规则(例如，第一预设规则)，再次判断切换电路40a～40b与切换电路40c中的配置设定是否适用于所述机箱连接状态以及所述主机连接状态。当输入输出模块30的处理器32判断目前机箱中的配置设定适用于前述的机箱连接状态以及前述的主机连接状态时，所述输入输出模块30的处理器32会将用于图形处理器的存储装置1000进行通电。
图8是依照本发明的一实施例所示出配置设定调整方法的流程图。
请一并参照图8及图2。在步骤S801中，处理器32根据机箱20～23中连接至输入输出模块30的至少一第一机箱取得机箱连接状态。在步骤S803中，处理器32读取第一机箱的切换电路中的第一初始配置设定。在步骤S805中，处理器32根据连接接口30a～30d中连接至第一主机的第一连接接口取得主机连接状态。在步骤S807中，处理器32根据机箱连接状态、主机连接状态以及预设规则，判断第一机箱的第一初始配置设定是否适用于机箱连接状态以及主机连接状态。当处理器32判断第一机箱的第一初始配置设定适用于前述的机箱连接状态以及前述的主机连接状态时，在步骤S809中，处理器32会将用于图形处理器的存储装置1000进行通电。
当处理器32判断第一机箱的第一初始配置设定不适用于前述的机箱连接状态以及前述的主机连接状态时，在步骤S811中，处理器32将第一机箱的第一初始配置设定调整为适用于前述的机箱连接状态以及前述的主机连接状态的多个配置设定的其中之一，并重新执行步骤S803。
需注意的是，本发明并不用于限定图8的配置设定调整方法的步骤。在其他实施例中，也可以先执行步骤S805再执行步骤S801与步骤S803。
综上所述，本发明的用于图形处理器的存储装置以及配置设定调整方法可以在用于图形处理器的存储装置通电之前，自动地判断机箱中的切换电路的初始配置设定是否适用于目前的主机连接状态以及机箱连接状态，并且当切换电路的初始配置不适用于目前的主机连接状态以及机箱连接状态，输入输出模块的处理器可以选择对应的配置设定来调整切换电路藉此符合主机连接状态以及机箱连接状态。藉由此方式，可以避免人工操作的不便以及人工操作时可能造成的错误，更能降低输入输出模块中线路的设置成本。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视后附的权利要求保护范围所界定者为准。
【符号说明】
1000：用于图形处理器的存储装置
30：输入输出模块
70a、70b、70c、70d、30a、30b、30c、30d：连接接口
90a、91a、92a、93a、20a、21a、22a、23a：第一连接器
90b、91b、92b、93b、20b、21b、22b、23b：第二连接器
60、61、62、63、10、11、12、13：主机
50、51、52、53、20、21、22、23：机箱
80a、80b、80c、80d、40a、40b、40c、40d：切换电路
32、10a、11a、12a、13a：处理器
34：存储电路
10b、11b、12b、13b：信号调节器
S801、S803、S805、S807、S809、S811：步骤

Claims (18)

1.一种用于图形处理器的存储装置，所述存储装置包括：
至少一机箱，每一所述机箱包括第一连接器、第二连接器、切换电路与至少一图形处理器，所述切换电路电性连接至所述第一连接器、所述第二连接器以及所述图形处理器；以及
输入输出模块，包括处理器、至少一连接接口以及存储电路，所述存储电路用以存储多个配置设定，其中
所述处理器根据所述机箱中连接至所述输入输出模块的至少一第一机箱取得机箱连接状态，
所述处理器读取所述第一机箱的所述切换电路中的第一初始配置设定，
所述处理器根据所述连接接口中连接至第一主机的第一连接接口取得主机连接状态，
所述处理器根据所述机箱连接状态、所述主机连接状态以及预设规则，判断所述第一机箱的所述第一初始配置设定是否适用于所述机箱连接状态以及所述主机连接状态，以及
当所述处理器判断所述第一机箱的所述第一初始配置设定不适用于所述机箱连接状态以及所述主机连接状态时，所述处理器将所述第一机箱的所述第一初始配置设定调整为适用于所述机箱连接状态以及所述主机连接状态的所述多个配置设定的其中之一。
2.如权利要求1所述的用于图形处理器的存储装置，其中
当所述处理器判断所述第一机箱的所述第一初始配置设定适用于所述机箱连接状态以及所述主机连接状态时，所述处理器将所述用于图形处理器的存储装置进行通电。
3.如权利要求1所述的用于图形处理器的存储装置，其中在所述处理器将所述第一机箱的所述第一初始配置设定调整为适用于所述机箱连接状态以及所述主机连接状态的所述多个配置设定的其中之一的运作中，
所述处理器根据所述预设规则，将所述第一机箱的所述切换电路中的所述第一初始配置设定调整为所述多个配置设定中的第一配置设定或第二配置设定，使得所述第一机箱的所述切换电路根据所述第一配置设定或所述第二配置设定将所述第一机箱通过所述第一连接接口电性连接至所述第一主机。
4.如权利要求3所述的用于图形处理器的存储装置，其中
当所述处理器根据所述预设规则将所述第一机箱的所述切换电路中的所述第一初始配置设定调整为所述第一配置设定时，所述第一机箱的所述切换电路根据所述第一配置设定导通所述第一机箱的所述第一连接器以使得所述第一机箱通过所述第一机箱的所述第一连接器与所述第一连接接口电性连接，以及
所述第一机箱的所述切换电路根据所述第一配置设定导通所述第一机箱的所述第二连接器。
5.如权利要求4所述的用于图形处理器的存储装置，其中
当所述机箱中的第二机箱电性连接至所述输入输出模块且所述第二机箱位于相邻于所述第一机箱的所述第二连接器的一侧时，所述第一机箱通过所述第一机箱的所述第二连接器电性连接至所述第二机箱的所述第一连接器。
6.如权利要求3所述的用于图形处理器的存储装置，其中
当所述处理器根据所述预设规则将所述第一机箱的所述切换电路中的所述第一初始配置设定调整为所述第二配置设定时，所述第一机箱的所述切换电路根据所述第二配置设定导通所述第一机箱的所述第二连接器以使得所述第一机箱通过所述第一机箱的所述第二连接器与所述第一连接接口电性连接，以及
所述第一机箱的所述切换电路根据所述第二配置设定不导通所述第一机箱的所述第一连接器。
7.如权利要求5所述的用于图形处理器的存储装置，其中
当所述预设规则为第一预设规则时，
所述处理器根据所述第一预设规则将所述第二机箱的所述切换电路中的第二初始配置设定调整为第三配置设定，所述第二机箱的所述切换电路根据所述第三配置设定导通所述第二机箱的所述第一连接器以使得所述第二机箱通过所述第二机箱的所述第一连接器与所述第一机箱的所述第二连接器电性连接，以及
所述第二机箱的所述切换电路根据所述第三配置设定导通所述第二机箱的所述第二连接器。
8.如权利要求5所述的用于图形处理器的存储装置，其中
当所述连接接口中的第二连接接口连接至第二主机且所述预设规则为第二预设规则时，
所述处理器根据所述第二预设规则将所述第二机箱的所述切换电路中的第二初始配置设定调整为所述第二配置设定，所述第二机箱的所述切换电路根据所述第二配置设定导通所述第二机箱的所述第二连接器以使得所述第二机箱通过所述第二机箱的所述第二连接器与所述第二连接接口电性连接，以及
所述第二机箱的所述切换电路根据所述第二配置设定不导通所述第二机箱的所述第一连接器。
9.如权利要求1所述的用于图形处理器的存储装置，其中所述切换电路为PCIe切换电路。
10.一种配置设定调整方法，用于图形处理器的存储装置，其中所述存储装置包括至少一机箱与输入输出模块，每一所述机箱包括第一连接器、第二连接器、切换电路与至少一图形处理器，所述切换电路电性连接至所述第一连接器、所述第二连接器以及所述图形处理器，所述输入输出模块包括处理器、至少一连接接口以及存储电路，所述存储电路用以存储多个配置设定，所述方法包括：
藉由所述处理器根据所述机箱中连接至所述输入输出模块的至少一第一机箱取得机箱连接状态；
藉由所述处理器读取所述第一机箱的所述切换电路中的第一初始配置设定；
藉由所述处理器根据所述连接接口中连接至第一主机的第一连接接口取得主机连接状态；
藉由所述处理器根据所述机箱连接状态、所述主机连接状态以及预设规则，判断所述第一机箱的所述第一初始配置设定是否适用于所述机箱连接状态以及所述主机连接状态；以及
当所述处理器判断所述第一机箱的所述第一初始配置设定不适用于所述机箱连接状态以及所述主机连接状态时，藉由所述处理器将所述第一机箱的所述第一初始配置设定调整为适用于所述机箱连接状态以及所述主机连接状态的所述多个配置设定的其中之一。
11.如权利要求10所述的配置设定调整方法，还包括：
当所述处理器判断所述第一机箱的所述第一初始配置设定适用于所述机箱连接状态以及所述主机连接状态时，藉由所述处理器将所述用于图形处理器的存储装置进行通电。
12.如权利要求10所述的配置设定调整方法，其中在所述处理器将所述第一机箱的所述第一初始配置设定调整为适用于所述机箱连接状态以及所述主机连接状态的所述多个配置设定的其中之一的步骤包括：
藉由所述处理器根据所述预设规则，将所述第一机箱的所述切换电路中的所述第一初始配置设定调整为所述多个配置设定中的第一配置设定或第二配置设定，使得所述第一机箱的所述切换电路根据所述第一配置设定或所述第二配置设定将所述第一机箱通过所述第一连接接口电性连接至所述第一主机。
13.如权利要求12所述的配置设定调整方法，还包括：
当所述处理器根据所述预设规则将所述第一机箱的所述切换电路中的所述第一初始配置设定调整为所述第一配置设定时，藉由所述第一机箱的所述切换电路根据所述第一配置设定导通所述第一机箱的所述第一连接器以使得所述第一机箱通过所述第一机箱的所述第一连接器与所述第一连接接口电性连接；以及
藉由所述第一机箱的所述切换电路根据所述第一配置设定导通所述第一机箱的所述第二连接器。
14.如权利要求13所述的配置设定调整方法，其中
当所述机箱中的第二机箱电性连接至所述输入输出模块且所述第二机箱位于相邻于所述第一机箱的所述第二连接器的一侧时，所述第一机箱通过所述第一机箱的所述第二连接器电性连接至所述第二机箱的所述第一连接器。
15.如权利要求12所述的配置设定调整方法，还包括：
当所述处理器根据所述预设规则将所述第一机箱的所述切换电路中的所述第一初始配置设定调整为所述第二配置设定时，藉由所述第一机箱的所述切换电路根据所述第二配置设定导通所述第一机箱的所述第二连接器以使得所述第一机箱通过所述第一机箱的所述第二连接器与所述第一连接接口电性连接；以及
藉由所述第一机箱的所述切换电路根据所述第二配置设定不导通所述第一机箱的所述第一连接器。
16.如权利要求14所述的配置设定调整方法，还包括：
当所述预设规则为第一预设规则时，
藉由所述处理器根据所述第一预设规则将所述第二机箱的所述切换电路中的第二初始配置设定调整为第三配置设定，所述第二机箱的所述切换电路根据所述第三配置设定导通所述第二机箱的所述第一连接器以使得所述第二机箱通过所述第二机箱的所述第一连接器与所述第一机箱的所述第二连接器电性连接；以及
藉由所述第二机箱的所述切换电路根据所述第三配置设定导通所述第二机箱的所述第二连接器。
17.如权利要求14所述的配置设定调整方法，还包括：
当所述连接接口中的第二连接接口连接至第二主机且所述预设规则为第二预设规则时，
藉由所述处理器根据所述第二预设规则将所述第二机箱的所述切换电路中的第二初始配置设定调整为所述第二配置设定，所述第二机箱的所述切换电路根据所述第二配置设定导通所述第二机箱的所述第二连接器以使得所述第二机箱通过所述第二机箱的所述第二连接器与所述第二连接接口电性连接；以及
藉由所述第二机箱的所述切换电路根据所述第二配置设定不导通所述第二机箱的所述第一连接器。
18.如权利要求10所述的配置设定调整方法，其中所述切换电路为PCIe切换电路。
CN201810500834.7A 2018-04-20 2018-05-23 用于图形处理器的存储装置以及配置设定调整方法 Active CN110389917B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW107113613A TWI665555B (zh) 2018-04-20 2018-04-20 用於圖形處理器的儲存裝置以及組態設定調整方法
TW107113613 2018-04-20

Publications (2)

Publication Number Publication Date
CN110389917A CN110389917A (zh) 2019-10-29
CN110389917B true CN110389917B (zh) 2020-08-04

Family

ID=68049564

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810500834.7A Active CN110389917B (zh) 2018-04-20 2018-05-23 用于图形处理器的存储装置以及配置设定调整方法

Country Status (3)

Country Link
US (1) US10628362B2 (zh)
CN (1) CN110389917B (zh)
TW (1) TWI665555B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101089892A (zh) * 2006-06-15 2007-12-19 辉达公司 用于具一个以上图形处理单元的图形系统的图形处理单元
CN101290609A (zh) * 2007-04-17 2008-10-22 国际商业机器公司 平衡快速外围组件互连带宽的系统和方法
CN102236628A (zh) * 2010-05-05 2011-11-09 英业达股份有限公司 支持多个图形处理单元的图形处理装置
CN103181133A (zh) * 2012-10-26 2013-06-26 华为技术有限公司 基于pcie交换的服务器系统及其倒换方法和设备
CN104202194A (zh) * 2014-09-10 2014-12-10 华为技术有限公司 PCIe拓扑的配置方法和装置
CN104657317A (zh) * 2015-03-06 2015-05-27 北京百度网讯科技有限公司 服务器
CN107346293A (zh) * 2016-05-06 2017-11-14 广达电脑股份有限公司 动态重新配置系统的至少一外围总线交换器的方法及系统

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102253918B (zh) * 2010-05-05 2014-04-23 英业达股份有限公司 计算机系统
CN204044694U (zh) * 2014-08-27 2014-12-24 浪潮电子信息产业股份有限公司 一种低成本扩展式gpu刀片服务器
US10896064B2 (en) * 2017-03-27 2021-01-19 International Business Machines Corporation Coordinated, topology-aware CPU-GPU-memory scheduling for containerized workloads
US10795842B2 (en) * 2017-05-08 2020-10-06 Liqid Inc. Fabric switched graphics modules within storage enclosures
US10325343B1 (en) * 2017-08-04 2019-06-18 EMC IP Holding Company LLC Topology aware grouping and provisioning of GPU resources in GPU-as-a-Service platform

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101089892A (zh) * 2006-06-15 2007-12-19 辉达公司 用于具一个以上图形处理单元的图形系统的图形处理单元
CN101290609A (zh) * 2007-04-17 2008-10-22 国际商业机器公司 平衡快速外围组件互连带宽的系统和方法
CN102236628A (zh) * 2010-05-05 2011-11-09 英业达股份有限公司 支持多个图形处理单元的图形处理装置
CN103181133A (zh) * 2012-10-26 2013-06-26 华为技术有限公司 基于pcie交换的服务器系统及其倒换方法和设备
CN104202194A (zh) * 2014-09-10 2014-12-10 华为技术有限公司 PCIe拓扑的配置方法和装置
CN104657317A (zh) * 2015-03-06 2015-05-27 北京百度网讯科技有限公司 服务器
CN107346293A (zh) * 2016-05-06 2017-11-14 广达电脑股份有限公司 动态重新配置系统的至少一外围总线交换器的方法及系统

Also Published As

Publication number Publication date
TWI665555B (zh) 2019-07-11
US10628362B2 (en) 2020-04-21
CN110389917A (zh) 2019-10-29
TW201944253A (zh) 2019-11-16
US20190324933A1 (en) 2019-10-24

Similar Documents

Publication Publication Date Title
US10235313B2 (en) Connecting circuitry and computing system having the same
US20120005385A1 (en) Communication circuit of inter-integrated circuit device
CN110147340B (zh) 一种PCIE switch引脚电平配置系统、方法及相关组件
CN113300883A (zh) 协议信息生成方法、装置和终端设备
CN110389917B (zh) 用于图形处理器的存储装置以及配置设定调整方法
CN110837450B (zh) Usb type-c扩展坞的测试方法和装置、电子设备、存储介质
US20230297533A1 (en) Signal bridging using an unpopulated processor interconnect
CN106909198B (zh) 一种外接装置、电子装置及电子系统
CN210573287U (zh) 扩展电路
US10789000B2 (en) Variable electronic apparatus
CN116088648A (zh) 一种服务器机柜、电路控制方法及计算节点
CN114126230B (zh) 一种pcb板的兼容布线方法及相关装置
CN110912791B (zh) 系统管理总线链路及其上拉电阻确定方法、装置和设备
US20040210777A1 (en) Method and apparatus for enhanced power consumption handling of bus-controlled components
CN210270889U (zh) 智能分析扩展设备及服务器
JP2006113794A (ja) 機器装置およびユニット
CN109121295B (zh) 一种主板器件及电子设备
CN112732627B (zh) 一种ocp装置和服务器
CN114301807B (zh) 一种双系同步网线故障测试装置及方法
US20210286744A1 (en) Programmable input/output port
JP2014130582A (ja) マザーボード
CN117909275B (zh) 一种同时兼容多种接口的电路
TWI817373B (zh) 主機板
CN117971764A (zh) 一种中央处理器互联兼容方法、装置、设备及介质
US20240345973A1 (en) Memory evaluating board and memory evaluating method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant