TWI665555B

TWI665555B - 用於圖形處理器的儲存裝置以及組態設定調整方法

Info

Publication number: TWI665555B
Application number: TW107113613A
Authority: TW
Inventors: 王先佑
Original assignee: 緯穎科技服務股份有限公司
Priority date: 2018-04-20
Filing date: 2018-04-20
Publication date: 2019-07-11
Also published as: CN110389917A; US10628362B2; TW201944253A; US20190324933A1; CN110389917B

Abstract

本發明提出一種用於圖形處理器的儲存裝置以及組態設定調整方法。所述方法包括：藉由處理器根據連接至輸入輸出模組的第一機箱取得機箱連接狀態；藉由處理器讀取第一機箱的切換電路中的第一初始組態設定；藉由處理器根據連接至第一主機的第一連接介面取得主機連接狀態；藉由處理器根據機箱連接狀態、主機連接狀態以及預設規則，判斷第一初始組態設定是否適用於所述機箱連接狀態以及所述主機連接狀態；若不適用，則藉由處理器將第一機箱的第一初始組態設定調整為適用於所述機箱連接狀態以及所述主機連接狀態的另一個組態設定。

Description

用於圖形處理器的儲存裝置以及組態設定調整方法

本發明是有關於一種用於圖形處理器的儲存裝置以及組態設定調整方法。

一般來說，主機可以同時使用多個圖形處理器(Graphic Processing Unit，GPU)來完成運算。一般來說，可以使用具有多個圖形處理器的機箱(或抽屜)進行串聯或並聯，來讓單一主機使用多個圖形處理器進行運算。例如，圖1是一種將主機連接至具有圖形處理器的機箱的示意圖。請參照圖1，一般來說，機箱50~53可以分別具有多個圖形處理器。例如，每一個機箱可以具有四個圖形處理器。主機60~63可以分別電性連接至輸入輸出模組70的連接介面70a~70d。當機箱50~53分別電性連接至輸入輸出模組70時，通常需要人工手動地設定機箱50~53中切換電路80a~80d內部的參數，使得切換電路80a~80d可以根據所設定的參數調整各個機箱的連接器(例如，機箱50的第一連接器90a與第二連接器90b)的導通狀態，進而改變機箱50~53與輸入輸出模組70之間的線路連接狀態，使得機箱50~53可以分別與主機60~63電性連接。然而，上述藉由人工手動地設定機箱50~53中切換電路80a~80d內部的參數往往造成使用上的不便。

另外，在習知技術中，亦可以在輸入輸出模組70中增加一個或多個切換電路(未繪示)來動態地調整主機60~63與機箱50~53之間的線路連接狀態。然而，在輸入輸出模組70中增加切換電路往往會造成輸入輸出模組70中線路的複雜度增加，並且造成資料傳遞速度上的瓶頸。此外。由於用於配置在輸入輸出模組70中的切換電路(例如，PCIe switch)的單價較高，若配置多個切換電路在輸入輸出模組70中，也會有成本過高的問題。

本發明提出一種用於圖形處理器的儲存裝置以及組態設定調整方法，可以避免在設定切換電路的參數設定時人工操作的不便以及人工操作時可能造成的錯誤，更能降低輸入輸出模組中線路的設置成本。

本發明提供一種用於圖形處理器的儲存裝置，所述儲存裝置包括：至少一機箱，每一所述機箱包括一第一連接器、一第二連接器、一切換電路與至少一圖形處理器，所述切換電路電性連接至所述第一連接器、所述第二連接器以及所述圖形處理器；以及一輸入輸出模組，包括一處理器、至少一連接介面以及一儲存電路，所述儲存電路用以儲存多個組態設定。所述處理器根據所述機箱中連接至所述輸入輸出模組的至少一第一機箱取得一機箱連接狀態。所述處理器讀取所述第一機箱的所述切換電路中的一第一初始組態設定。所述處理器根據所述連接介面中連接至一第一主機的一第一連接介面取得一主機連接狀態。所述處理器根據所述機箱連接狀態、所述主機連接狀態以及一預設規則，判斷所述第一機箱的所述第一初始組態設定是否適用於所述機箱連接狀態以及所述主機連接狀態。當所述處理器判斷所述第一機箱的所述第一初始組態設定不適用於所述機箱連接狀態以及所述主機連接狀態時，所述處理器將所述第一機箱的所述第一初始組態設定調整為適用於所述機箱連接狀態以及所述主機連接狀態的所述多個組態設定的其中之一。

在本發明的一實施例中，所述處理器判斷所述第一機箱的所述第一初始組態設定適用於所述機箱連接狀態以及所述主機連接狀態時，所述處理器將所述用於圖形處理器的儲存裝置進行開電。

在本發明的一實施例中，在所述處理器將所述第一機箱的所述第一初始組態設定調整為適用於所述機箱連接狀態以及所述主機連接狀態的所述多個組態設定的其中之一的運作中，所述處理器根據所述預設規則，將所述第一機箱的所述切換電路中的所述第一初始組態設定調整為所述多個組態設定中的一第一組態設定或一第二組態設定以使得所述第一機箱的所述切換電路根據所述第一組態設定或所述第二組態設定將所述第一機箱透過所述第一連接介面電性連接至所述第一主機。

在本發明的一實施例中，當所述處理器根據所述預設規則將所述第一機箱的所述切換電路中的所述第一初始組態設定調整為所述第一組態設定時，所述第一機箱的所述切換電路根據所述第一組態設定導通所述第一機箱的所述第一連接器以使得所述第一機箱透過所述第一機箱的所述第一連接器與所述第一連接介面電性連接，以及所述第一機箱的所述切換電路根據所述第一組態設定導通所述第一機箱的所述第二連接器。

在本發明的一實施例中，當所述機箱中的一第二機箱電性連接至所述輸入輸出模組且所述第二機箱位於相鄰於所述第一機箱的所述第二連接器的一側時，所述第一機箱透過所述第一機箱的所述第二連接器電性連接至所述第二機箱的所述第一連接器。

在本發明的一實施例中，當所述處理器根據所述預設規則將所述第一機箱的所述切換電路中的所述第一初始組態設定調整為所述第二組態設定時，所述第一機箱的所述切換電路根據所述第二組態設定導通所述第一機箱的所述第二連接器以使得所述第一機箱透過所述第一機箱的所述第二連接器與所述第一連接介面電性連接，以及所述第一機箱的所述切換電路根據所述第二組態設定不導通所述第一機箱的所述第一連接器。

在本發明的一實施例中，當所述預設規則為一第一預設規則時，所述處理器根據所述第一預設規則將所述第二機箱的所述切換電路中的一第二初始組態設定調整為一第三組態設定，所述第二機箱的所述切換電路根據所述第三組態設定導通所述第二機箱的所述第一連接器以使得所述第二機箱透過所述第二機箱的所述第一連接器與所述第一機箱的所述第二連接器電性連接，以及所述第二機箱的所述切換電路根據所述第三組態設定導通所述第二機箱的所述第二連接器。

在本發明的一實施例中，當所述連接介面中的一第二連接介面連接至一第二主機且所述預設規則為一第二預設規則時，所述處理器根據所述第二預設規則將所述第二機箱的所述切換電路中的一第二初始組態設定調整為所述第二組態設定，所述第二機箱的所述切換電路根據所述第二組態設定導通所述第二機箱的所述第二連接器以使得所述第二機箱透過所述第二機箱的所述第二連接器與所述第二連接介面電性連接，以及所述第二機箱的所述切換電路根據所述第二組態設定不導通所述第二機箱的所述第一連接器。

在本發明的一實施例中，所述切換電路為一PCIe (Peripheral Component Interconnect Express)切換電路。

本發明提供一種組態設定調整方法，用於用於圖形處理器的儲存裝置，其中所述儲存裝置包括至少一機箱與一輸入輸出模組，每一所述機箱包括一第一連接器、一第二連接器、一切換電路與至少一圖形處理器，所述切換電路電性連接至所述第一連接器、所述第二連接器以及所述圖形處理器，所述輸入輸出模組包括一處理器、至少一連接介面以及一儲存電路，所述儲存電路用以儲存多個組態設定，所述方法包括：藉由所述處理器根據所述機箱中連接至所述輸入輸出模組的至少一第一機箱取得一機箱連接狀態；藉由所述處理器讀取所述第一機箱的所述切換電路中的一第一初始組態設定；藉由所述處理器根據所述連接介面中連接至一第一主機的一第一連接介面取得一主機連接狀態；藉由所述處理器根據所述機箱連接狀態、所述主機連接狀態以及一預設規則，判斷所述第一機箱的所述第一初始組態設定是否適用於所述機箱連接狀態以及所述主機連接狀態；以及當所述處理器判斷所述第一機箱的所述第一初始組態設定不適用於所述機箱連接狀態以及所述主機連接狀態時，藉由所述處理器將所述第一機箱的所述第一初始組態設定調整為適用於所述機箱連接狀態以及所述主機連接狀態的所述多個組態設定的其中之一。

在本發明的一實施例中，所述方法更包括：當所述處理器判斷所述第一機箱的所述第一初始組態設定適用於所述機箱連接狀態以及所述主機連接狀態時，藉由所述處理器將所述用於圖形處理器的儲存裝置進行開電。

在本發明的一實施例中，其中在所述處理器將所述第一機箱的所述第一初始組態設定調整為適用於所述機箱連接狀態以及所述主機連接狀態的所述多個組態設定的其中之一的步驟包括：藉由所述處理器根據所述預設規則，將所述第一機箱的所述切換電路中的所述第一初始組態設定調整為所述多個組態設定中的一第一組態設定或一第二組態設定以使得所述第一機箱的所述切換電路根據所述第一組態設定或所述第二組態設定將所述第一機箱透過所述第一連接介面電性連接至所述第一主機。

在本發明的一實施例中，所述方法更包括：當所述處理器根據所述預設規則將所述第一機箱的所述切換電路中的所述第一初始組態設定調整為所述第一組態設定時，藉由所述第一機箱的所述切換電路根據所述第一組態設定導通所述第一機箱的所述第一連接器以使得所述第一機箱透過所述第一機箱的所述第一連接器與所述第一連接介面電性連接；以及藉由所述第一機箱的所述切換電路根據所述第一組態設定導通所述第一機箱的所述第二連接器。

在本發明的一實施例中，當所述處理器根據所述預設規則將所述第一機箱的所述切換電路中的所述第一初始組態設定調整為所述第二組態設定時，藉由所述第一機箱的所述切換電路根據所述第二組態設定導通所述第一機箱的所述第二連接器以使得所述第一機箱透過所述第一機箱的所述第二連接器與所述第一連接介面電性連接；以及藉由所述第一機箱的所述切換電路根據所述第二組態設定不導通所述第一機箱的所述第一連接器。

在本發明的一實施例中，當所述預設規則為一第一預設規則時，藉由所述處理器根據所述第一預設規則將所述第二機箱的所述切換電路中的一第二初始組態設定調整為一第三組態設定，所述第二機箱的所述切換電路根據所述第三組態設定導通所述第二機箱的所述第一連接器以使得所述第二機箱透過所述第二機箱的所述第一連接器與所述第一機箱的所述第二連接器電性連接；以及藉由所述第二機箱的所述切換電路根據所述第三組態設定導通所述第二機箱的所述第二連接器。

在本發明的一實施例中，當所述連接介面中的一第二連接介面連接至一第二主機且所述預設規則為一第二預設規則時，藉由所述處理器根據所述第二預設規則將所述第二機箱的所述切換電路中的一第二初始組態設定調整為所述第二組態設定，所述第二機箱的所述切換電路根據所述第二組態設定導通所述第二機箱的所述第二連接器以使得所述第二機箱透過所述第二機箱的所述第二連接器與所述第二連接介面電性連接；以及藉由所述第二機箱的所述切換電路根據所述第二組態設定不導通所述第二機箱的所述第一連接器。

基於上述，本發明的用於圖形處理器的儲存裝置以及組態設定調整方法可以在用於圖形處理器的儲存裝置開電之前，自動地判斷機箱中的切換電路的初始組態設定是否適用於目前的主機連接狀態以及機箱連接狀態，並且當切換電路的初始組態不適用於目前的主機連接狀態以及機箱連接狀態，輸入輸出模組的處理器可以選擇對應的組態設定來調整切換電路藉此符合主機連接狀態以及機箱連接狀態。藉由此方式，可以避免人工操作的不便以及人工操作時可能造成的錯誤，更能降低輸入輸出模組中線路的設置成本。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

現將詳細參考本發明之示範性實施例，在附圖中說明所述示範性實施例之實例。另外，凡可能之處，在圖式及實施方式中使用相同標號的元件/構件代表相同或類似部分。

圖2是依照本發明的一實施例所繪示的用於圖形處理器的儲存裝置的示意圖。

請參照圖2，用於圖形處理器的儲存裝置1000包括輸入輸出模組30以及機箱20~23。機箱20~23中的每一個可以分別電性連接至輸入輸出模組30。需注意的是，本發明並不用於限定電性連接至輸入輸出模組30的機箱的數量。在一實施例中，可以有更少或更多個機箱電性連接至輸入輸出模組30。

輸入輸出模組30可以包括處理器32、連接介面30a~30d以及一儲存電路34。處理器32可以是中央處理單元（Central Processing Unit，CPU），或是其他可程式化之一般用途或特殊用途的微處理器（Microprocessor）、數位信號處理器（Digital Signal Processor，DSP）、可程式化控制器、特殊應用積體電路（Application Specific Integrated Circuit，ASIC）或其他類似元件或上述元件的組合。

連接介面30a~30d可以是用於連接Mini-SAS HD的訊號線或其他種類的訊號線的連接介面。主機10~13可以分別使用Mini-SAS HD的訊號線電性連接至連接介面30a~30d，而連接介面30a~30d可以透過高速周邊零件連接介面(Peripheral Component Interconnect Express, PCIe)標準或其他標準的線路與機箱20~23進行資料的傳輸。需說明的是，在其他實施例中，輸入輸出模組30可以包括更多或更少的連接介面。

儲存電路34例如是任何型態的固定或可移動隨機存取記憶體（random access memory，RAM）、唯讀記憶體（read-only memory，ROM）、快閃記憶體（flash memory）或類似元件或上述元件的組合。儲存電路34會儲存多個組態設定，在一實施例中，儲存電路34會儲存第一組態設定、第二組態設定以及第三組態設定等三種組態設定，此些組態設定可以用來提供給處理器32設定各個機箱中的切換電路。特別是，本發明並不用於限定輸入輸出模組30的儲存電路34中所儲存的組態設定的數量。

機箱20~23中的每一個機箱皆具有第一連接器、第二連接器、切換電路與至少一個圖形處理器。以機箱20為例，機箱20包括第一連接器20a、第二連接器20b、切換電路40a與至少一個圖形處理器。切換電路40a可以電性連接至圖形處理器進行資料傳輸。在一實施例中，切換電路40a為一符合PCIe 標準的切換電路。此外，第一連接器20a與第二連接器20b可以是符合PCIe的標準的連接器。由於機箱21~23分別與機箱20具有相類似的結構，故在此不再贅述。

此外，前述主機10~13中的每一個主機可以分別具有處理器、訊號調節器以及輸入輸出介面。以主機10為例，主機10具有處理器10a、訊號調節器10b以及輸入輸出介面10c。輸入輸出介面10c例如是用於連接Mini-SAS HD的訊號線或其他種類的訊號線的介面。訊號調節器10b是用於對訊號的放大(或增強)。而處理器10a例如是中央處理單元（Central Processing Unit，CPU），或是其他可程式化之一般用途或特殊用途的微處理器（Microprocessor）、數位信號處理器（Digital Signal Processor，DSP）、可程式化控制器、特殊應用積體電路（Application Specific Integrated Circuit，ASIC）或其他類似元件或上述元件的組合。

特別是，在一實施例中，輸入輸出模組30中已設置有相關的線路，而切換電路40a~40d可以分別根據被設定的組態設定來調整機箱20~23與輸入輸出模組30之間的線路導通狀態。而根據組態設定來設定切換電路40a~40d以調整機箱20~23與輸入輸出模組30之間的線路導通狀態可以藉由習知技術得知，在此不再贅述。

在一實施例中，在對用於圖形處理器的儲存裝置1000進行開電以前，輸入輸出模組30的處理器32會根據機箱20~23中已連接至輸入輸出模組30的第一機箱取得機箱連接狀態。換句話說，機箱連接狀態表示機箱20~23中目前有哪些機箱已連接至輸入輸出模組30，而輸入輸出模組30的處理器32可以自行判斷並取得機箱連接狀態。在此需說明的是，上述的第一機箱可以是機箱20~23的中的某一個、多個或全部。

此外，輸入輸出模組30的處理器32會讀取前述第一機箱的切換電路中的第一初始組態設定。換句話說，在對用於圖形處理器的儲存裝置1000進行開電以前，輸入輸出模組30的處理器32會讀取已連接至輸入輸出模組30的機箱中的切換電路的組態設定。

此外，處理器32還可以根據連接介面30a~30d中已連接至主機的連接介面取得主機連接狀態。換句話說，主機連接狀態用於表示連接介面30a~30d中的哪些連接介面已連接至主機。

之後，輸入輸出模組30的處理器32會根據前述的機箱連接狀態、前述的主機連接狀態以及一預設規則，判斷機箱20~23中已連接至輸入輸出模組30的第一機箱的切換電路中的第一初始組態設定是否適用於所述機箱連接狀態以及所述主機連接狀態。當輸入輸出模組30的處理器32判斷第一機箱的第一初始組態設定適用於前述的機箱連接狀態以及前述的主機連接狀態時，所述輸入輸出模組30的處理器32會將用於圖形處理器的儲存裝置1000進行開電。

然而，當輸入輸出模組30的處理器32判斷第一機箱的第一初始組態設定不適用於前述的機箱連接狀態以及前述的主機連接狀態時，所述輸入輸出模組30的處理器32會自動地將第一機箱的第一初始組態設定調整為適用於機箱連接狀態以及主機連接狀態的所述多個組態設定(例如，第一組態設定、第二組態設定或第三組態設定)的其中之一。藉此，可以避免以人工手動地設定機箱20~23中切換電路40a~40d內部的參數所造成的不便。

在一實施例中，當一機箱的切換電路中的組態設定被調整為前述的第一組態設定時，此機箱的切換電路會根據第一組態設定導通該機箱所屬的第一連接器以使得該機箱透過其所屬的第一連接器與該機箱所對應的連接介面電性連接。此外，被調整為使用第一組態設定的機箱的切換電路還會根據第一組態設定導通該機箱所屬的第二連接器。

在一實施例中，當一機箱的切換電路中的組態設定被調整為前述的第二組態設定時，此機箱的切換電路會根據第二組態設定導通該機箱所屬的第二連接器以使得該機箱透過其所屬的第二連接器與該機箱所對應的連接介面電性連接。此外，被調整為使用第二組態設定的機箱的切換電路還會根據第二組態設定不導通該機箱所屬的第一連接器。

在一實施例中，當一機箱的切換電路中的組態設定被調整為前述的第三組態設定時，此機箱的切換電路會根據第三組態設定導通該機箱所屬的第一連接器以使得所述該機箱透過其所屬的第一連接器與另一相鄰的機箱的第二連接器電性連接。此外，被調整為使用第三組態設定的機箱的切換電路會根據第三組態設定導通該機箱的第二連接器。

以下以多個實施例來描述本發明的組態設定調整方法。

[第一實施例]

請再次參照圖2，在圖2的狀態下，在對用於圖形處理器的儲存裝置1000進行開電以前，輸入輸出模組30的處理器32會判斷並取得一機箱連接狀態，此機箱連接狀態用以指出機箱20~23已電性連接至輸入輸出模組30。此外，輸入輸出模組30的處理器32會讀取機箱20~23的切換電路40a~40d中的組態設定。另外，輸入輸出模組30的處理器32還會判斷出連接介面30a~30d已分別連接至主機10~13。因此，輸入輸出模組30的處理器32可以取得關於連接介面30a~30d已分別連接至主機10~13的主機連接狀態。

之後，當輸入輸出模組30的處理器32判斷機箱20~23的切換電路40a~ 40d中的組態設定不適用於前述的機箱連接狀態以及前述的主機連接狀態時，輸入輸出模組30的處理器32會根據預設規則，將機箱20~23的切換電路40a~40d中的每一個組態設定調整為第一組態設定或第二組態設定，以使得機箱20~23的切換電路40a~40d可以根據第一組態設定或所述第二組態設定將機箱20~23透過連接介面30a~30d分別電性連接至主機10~13。

需注意的是，前述的預設規則可以包括第一預設規則與第二預設規則。其中，第一預設規則代表盡量讓一個主機可以同時使用多個機箱中的圖形處理器。第二預設規則代表一個主機僅可以使用單一一個機箱中的圖形處理器。也就是說，第一預設規則可以盡量讓單一主機取得較多的圖形處理器來使用，而第二預設規則可以盡量平均地讓各個主機取得相同數量的圖形處理器來使用。而處理器32是要使用第一預設規則或第二預設規則進行判斷，可以經由輸入輸出電路30自動進行調整或藉由人工來進行調整。

在一實施例中，假設處理器32是使用第一預設規則進行判斷。舉例來說，當輸入輸出模組30的處理器32判斷機箱20~23的切換電路40a~ 40d中的組態設定不符合第一預設規則時(例如，依據該些組態設定，一個主機當下僅能使用一個機箱中的圖形處理器時)，則輸入輸出模組30的處理器32可以判斷機箱20~23的切換電路40a~ 40d中的組態設定不適用於前述的機箱連接狀態以及前述的主機連接狀態。

在一實施例中，假設處理器32是使用第二預設規則進行判斷。舉例來說，當輸入輸出模組30的處理器32判斷機箱20~23的切換電路40a~ 40d中的組態設定不符合第二預設規則時(例如，依據該些組態設定，一個主機當下可以使用多個機箱中的圖形處理器時)，則輸入輸出模組30的處理器32可以判斷機箱20~23的切換電路40a~ 40d中的組態設定不適用於前述的機箱連接狀態以及前述的主機連接狀態。

在本實施例中，由於輸入輸出模組30中線路的配置關係，假設在第二預設規則的情況下，機箱20中的切換電路40a與機箱22中的切換電路40c中的組態設定會被處理器32設定為第一組態設定；而機箱21中的切換電路40b與機箱23中的切換電路40d中的組態設定會被設定為第二組態設定。

以機箱20來說，當輸入輸出模組30的處理器32根據預設規則將機箱20的切換電路40a中的初始組態設定調整為第一組態設定時，機箱20的切換電路40a會根據第一組態設定導通機箱20的第一連接器20a以使得機箱20透過第一連接器20a與連接介面30a電性連接。此外，機箱20的切換電路40a會根據第一組態設定導通機箱22的第二連接器20b。而機箱22與主機12之間的連接關係類似於機箱20與主機10 間的連接關係，故在此不再贅述。

此外，以相鄰於機箱20的機箱21為例，當輸入輸出模組30的處理器32根據預設規則將機箱21的切換電路40b中的組態設定(或稱初始組態設定)調整為第二組態設定時，機箱21的切換電路40b會根據第二組態設定導通機箱21的第二連接器21b以使得機箱21透過第二連接器21b與連接介面30b電性連接。此外，機箱21的切換電路40b會根據第二組態設定不導通機箱21的第一連接器21a。而機箱23與主機13之間的連接關係類似於機箱21與主機11 間的連接關係，故在此不再贅述。

需注意的是，由於機箱21位於相鄰於機箱20的第二連接器20b的一側，且機箱20會根據第一組態設定導通第二連接器20b。然而，由於機箱21的第一連接器21a是呈現不導通的狀態，故機箱20的第二連接器20b並無法電性連接至機箱21的第一連接器21a。相似的情況亦出現在機箱22的第二連接器22b與機箱23的第一連接器23a之間。

在經由上述設定後，輸入輸出模組30的處理器32會根據前述的機箱連接狀態、前述的主機連接狀態以及預設規則(例如，第二預設規則)，再次判斷機箱20~23中已連接至輸入輸出模組30的機箱的切換電路中的組態設定是否適用於所述機箱連接狀態以及所述主機連接狀態。當輸入輸出模組30的處理器32判斷目前機箱中的組態設定適用於前述的機箱連接狀態以及前述的主機連接狀態時，所述輸入輸出模組30的處理器32會將用於圖形處理器的儲存裝置1000進行開電。

[第二實施例]

圖3是依照本發明的第二實施例所繪示的用於圖形處理器的儲存裝置的示意圖。

請參照圖3，在圖3的狀態下，在對用於圖形處理器的儲存裝置1000進行開電以前，輸入輸出模組30的處理器32會判斷並取得一機箱連接狀態，此機箱連接狀態用以指出機箱20~23已電性連接至輸入輸出模組30。此外，輸入輸出模組30的處理器32會讀取機箱20~23的切換電路40a~40d中的組態設定。另外，輸入輸出模組30的處理器32還會判斷出連接介面30a~30d已分別連接至主機10~13。因此，輸入輸出模組30的處理器32可以取得關於連接介面30a~30d已分別連接至主機10~13的主機連接狀態。

在本實施例中，當輸入輸出模組30的處理器32判斷機箱20~23的切換電路40a~ 40d中的組態設定不適用於前述的機箱連接狀態以及前述的主機連接狀態時，假設輸入輸出模組30的處理器32會根據第一預設規則來對機箱20~23的切換電路40a~40d中的每一個組態設定進行調整。其中，第一預設規則代表一個主機可以同時使用多個機箱中的圖形處理器。例如，假設處理器32是使用第一預設規則進行判斷。當輸入輸出模組30的處理器32判斷機箱20~23的切換電路40a~ 40d中的組態設定不符合第一預設規則時(例如，依據該些組態設定，一個主機僅能使用一個機箱中的圖形處理器時)，則輸入輸出模組30的處理器32可以判斷機箱20~23的切換電路40a~ 40d中的組態設定不適用於前述的機箱連接狀態以及前述的主機連接狀態。

類似於圖2的範例，在本實施例中，由於輸入輸出模組30中線路的配置關係，在第一預設規則的情況下，機箱20中的切換電路40a與機箱22中的切換電路40c中的組態設定會被處理器32設定為第一組態設定。不同的是，機箱21中的切換電路40b與機箱23中的切換電路40d中的組態設定會被設定為第三組態設定。

以機箱20來說，當輸入輸出模組30的處理器32根據預設規則將機箱20的切換電路40a中的組態設定(或稱初始組態設定)調整為第一組態設定時，機箱20的切換電路40會根據第一組態設定導通機箱20的第一連接器20a以使得機箱20透過第一連接器20a與連接介面30a電性連接。此外，機箱20的切換電路40a會根據第一組態設定導通機箱20的第二連接器20b。而機箱22與主機12之間的連接關係類似於機箱20與主機10 間的連接關係，故在此不再贅述。

此外，以相鄰於機箱20的機箱21為例，當輸入輸出模組30的處理器32根據預設規則將機箱21的切換電路40b中的組態設定(或稱初始組態設定)調整為第三組態設定時，機箱21的切換電路40b會根據第三組態設定導通機箱21的第一連接器21a以使得機箱21透過第一連接器21a與機箱20的第二連接器20b電性連接。此外，機箱21的切換電路40b還會根據第三組態設定導通機箱21的第二連接器21b。需注意的是，由於輸入輸出模組30中線路配置的關係，機箱21的第二連接器21b不會電性連接至機箱22的第一連接器22a。

需注意的是，由於機箱21位於相鄰於機箱20的第二連接器20b的一側，且機箱20會根據第一組態設定導通第二連接器20b。由於機箱21的第一連接器21a是呈現導通的狀態，故在輸入輸出模組30的線路配置下，機箱20的第二連接器20b會電性連接至機箱21的第一連接器21a。此時，主機10可以同時使用機箱20與機箱21中的圖形處理器。相似的情況亦出現在機箱22的第二連接器22b與機箱23的第一連接器23a之間。因此，主機12可以同時使用機箱22與機箱23中的圖形處理器。

在經由上述設定後，輸入輸出模組30的處理器32會根據前述的機箱連接狀態、前述的主機連接狀態以及預設規則(例如，第一預設規則)，再次判斷機箱20~23中已連接至輸入輸出模組30的機箱的切換電路中的組態設定是否適用於所述機箱連接狀態以及所述主機連接狀態。當輸入輸出模組30的處理器32判斷目前機箱中的組態設定適用於前述的機箱連接狀態以及前述的主機連接狀態時，所述輸入輸出模組30的處理器32會將用於圖形處理器的儲存裝置1000進行開電。

然而需注意的是，在圖3的實施例中，主機10可以使用機箱20與機箱21中的圖形處理器。然而，主機11並沒有被配置到任何機箱。相似地，主機12可以使用機箱22與機箱23中的圖形處理器。然而，主機13並沒有被配置到任何機箱。

[第三實施例]

圖4是依照本發明的第三實施例所繪示的用於圖形處理器的儲存裝置的示意圖。

請參照圖4，在圖4的狀態下，在對用於圖形處理器的儲存裝置1000進行開電以前，輸入輸出模組30的處理器32會判斷並取得一機箱連接狀態，此機箱連接狀態用以指出機箱20~23已電性連接至輸入輸出模組30。此外，輸入輸出模組30的處理器32會讀取機箱20~23的切換電路40a~40d中的組態設定。另外，輸入輸出模組30的處理器32還會判斷出連接介面30a與連接介面30c已分別連接至主機10與主機12。因此，輸入輸出模組30的處理器32可以取得關於連接介面30a與連接介面30c已分別連接至主機10與主機12的主機連接狀態。

在本實施例中，當輸入輸出模組30的處理器32判斷機箱20~23的切換電路40a~ 40d中的組態設定不適用於前述的機箱連接狀態以及前述的主機連接狀態時，假設輸入輸出模組30的處理器32會根據第一預設規則來對機箱20~23的切換電路40a~40d中的每一個組態設定進行調整。其中，第一預設規則代表一個主機可以同時使用多個機箱中的圖形處理器。當輸入輸出模組30的處理器32判斷機箱20~23的切換電路40a~ 40d中的組態設定不符合第一預設規則時(例如，依據該些組態設定，一個主機僅能使用一個機箱中的圖形處理器時)，則輸入輸出模組30的處理器32可以判斷機箱20~23的切換電路40a~ 40d中的組態設定不適用於前述的機箱連接狀態以及前述的主機連接狀態。

在本實施例中，由於輸入輸出模組30中線路的配置關係，在第一預設規則的情況下，機箱20中的切換電路40a與機箱22中的切換電路40c中的組態設定會被處理器32設定為第一組態設定。機箱21中的切換電路40b與機箱23中的切換電路40d中的組態設定會被設定為第三組態設定。而根據第一組態設定或第三組態設定來調整機箱中第一連接器與第二連接器的導通狀態已詳述於第二實施例中，故在此不再贅述。

[第四實施例]

圖5是依照本發明的第四實施例所繪示的用於圖形處理器的儲存裝置的示意圖。

請參照圖5，在圖5的狀態下，在對用於圖形處理器的儲存裝置1000進行開電以前，輸入輸出模組30的處理器32會判斷並取得一機箱連接狀態，此機箱連接狀態用以指出機箱21~23已電性連接至輸入輸出模組30。此外，輸入輸出模組30的處理器32會讀取機箱21~23的切換電路40b~40d中的組態設定。另外，輸入輸出模組30的處理器32還會判斷出連接介面30a、連接介面30b與連接介面30d已分別連接至主機10、主機11與主機13。因此，輸入輸出模組30的處理器32可以取得關於連接介面30a、連接介面30b與連接介面30d已分別連接至主機10、主機11與主機13的主機連接狀態。

在本實施例中，當輸入輸出模組30的處理器32判斷機箱21~23的切換電路40b~ 40d中的組態設定不適用於前述的機箱連接狀態以及前述的主機連接狀態時，假設輸入輸出模組30的處理器32會根據第二預設規則來對機箱21~23的切換電路40b~40d中的每一個組態設定進行調整。在本實施例中，當輸入輸出模組30的處理器32判斷機箱20~23的切換電路40a~ 40d中的組態設定不符合第二預設規則時(例如，依據該些組態設定，一個主機可以使用多個機箱中的圖形處理器時)，則輸入輸出模組30的處理器32可以判斷機箱20~23的切換電路40a~ 40d中的組態設定不適用於前述的機箱連接狀態以及前述的主機連接狀態。

在本實施例中，由於輸入輸出模組30中線路的配置關係，在第二預設規則的情況下，機箱21中的切換電路40b與機箱23中的切換電路40d中的組態設定會被處理器32設定為第二組態設定。而根據第二組態設定來調整機箱中第一連接器與第二連接器的導通狀態已詳述於第一實施例中，故在此不再贅述。

需注意的是，由於機箱22所對應的連接介面30c並沒有連接至任何主機，故機箱22中的切換電路40c的組態設定不會被設置。

在經由上述設定後，輸入輸出模組30的處理器32會根據前述的機箱連接狀態、前述的主機連接狀態以及預設規則(例如，第二預設規則)，再次判斷機箱21~23的切換電路中的組態設定是否適用於所述機箱連接狀態以及所述主機連接狀態。當輸入輸出模組30的處理器32判斷目前機箱中的組態設定適用於前述的機箱連接狀態以及前述的主機連接狀態時，所述輸入輸出模組30的處理器32會將用於圖形處理器的儲存裝置1000進行開電。

[第五實施例]

圖6是依照本發明的第五實施例所繪示的用於圖形處理器的儲存裝置的示意圖。

請參照圖6，在圖6的狀態下，在對用於圖形處理器的儲存裝置1000進行開電以前，輸入輸出模組30的處理器32會判斷並取得一機箱連接狀態，此機箱連接狀態用以指出機箱20~22已電性連接至輸入輸出模組30。此外，輸入輸出模組30的處理器32會讀取機箱20~22的切換電路40a~40c中的組態設定。另外，輸入輸出模組30的處理器32還會判斷出連接介面30b、連接介面30c與連接介面30d已分別連接至主機11、主機12與主機13。因此，輸入輸出模組30的處理器32可以取得關於連接介面30b、連接介面30c與連接介面30d已分別連接至主機11、主機12與主機13的主機連接狀態。

在本實施例中，當輸入輸出模組30的處理器32判斷機箱20~22的切換電路40a~ 40c中的組態設定不適用於前述的機箱連接狀態以及前述的主機連接狀態時，假設輸入輸出模組30的處理器32會根據第二預設規則來對機箱21~23的切換電路40a~40c中的每一個組態設定進行調整。在本實施例中，當輸入輸出模組30的處理器32判斷機箱20~23的切換電路40a~ 40d中的組態設定不符合第二預設規則時(例如，依據該些組態設定，一個主機可以使用多個機箱中的圖形處理器時)，則輸入輸出模組30的處理器32可以判斷機箱20~23的切換電路40a~ 40d中的組態設定不適用於前述的機箱連接狀態以及前述的主機連接狀態。

在本實施例中，由於輸入輸出模組30中線路的配置關係，在第二預設規則的情況下，機箱21中的切換電路40b的組態設定會被處理器32設定為第二組態設定。機箱22中的切換電路40c的組態設定會被處理器32設定為第一組態設定。而根據第一組態設定與第二組態設定來調整機箱中第一連接器與第二連接器的導通狀態已詳述於第一實施例中，故在此不再贅述。

需注意的是，由於機箱20所對應的連接介面30a並沒有連接至任何主機，故機箱20中的切換電路40a的組態設定不會被設置。此外，雖然主機13已電性連接至輸入輸出模組30的連接介面30d，但由於連接介面30d沒有對應的機箱可以電性連接，故主機13沒有辦法使用機箱中的圖形處理器。

在經由上述設定後，輸入輸出模組30的處理器32會根據前述的機箱連接狀態、前述的主機連接狀態以及預設規則(例如，第二預設規則)，再次判斷機箱20~22的切換電路40a~40c中的組態設定是否適用於所述機箱連接狀態以及所述主機連接狀態。當輸入輸出模組30的處理器32判斷目前機箱中的組態設定適用於前述的機箱連接狀態以及前述的主機連接狀態時，所述輸入輸出模組30的處理器32會將用於圖形處理器的儲存裝置1000進行開電。

[第六實施例]

圖7是依照本發明的第六實施例所繪示的用於圖形處理器的儲存裝置的示意圖。

請參照圖7，在圖7的狀態下，在對用於圖形處理器的儲存裝置1000進行開電以前，輸入輸出模組30的處理器32會判斷並取得一機箱連接狀態，此機箱連接狀態用以指出機箱20~21與機箱23已電性連接至輸入輸出模組30。此外，輸入輸出模組30的處理器32會讀取機箱20~21與機箱23的切換電路40a~40b與切換電路40d中的組態設定。另外，輸入輸出模組30的處理器32還會判斷出連接介面30a、連接介面30b與連接介面30d已分別連接至主機10、主機11與主機13。因此，輸入輸出模組30的處理器32可以取得關於連接介面30a、連接介面30b與連接介面30d已分別連接至主機10、主機11與主機13的主機連接狀態。

在本實施例中，當輸入輸出模組30的處理器32判斷切換電路40a~40b與切換電路40d中的組態設定不適用於前述的機箱連接狀態以及前述的主機連接狀態時，假設輸入輸出模組30的處理器32會根據第一預設規則來對切換電路40a~40b與切換電路40d中的每一個組態設定進行調整。在本實施例中，當輸入輸出模組30的處理器32判斷機箱20~23的切換電路40a~ 40d中的組態設定不符合第一預設規則時(例如，依據該些組態設定，一個主機僅能使用一個機箱中的圖形處理器時)，則輸入輸出模組30的處理器32可以判斷機箱20~23的切換電路40a~ 40d中的組態設定不適用於前述的機箱連接狀態以及前述的主機連接狀態。

在本實施例中，由於輸入輸出模組30中線路的配置關係，在第一預設規則的情況下，機箱20中的切換電路40a的組態設定會被處理器32設定為第一組態設定。機箱21中的切換電路40b的組態設定會被處理器32設定為第三組態設定。機箱23中的切換電路40d的組態設定會被處理器32設定為第二組態設定。而根據第一組態設定、第二組態設定與第三組態設定來調整機箱中第一連接器與第二連接器的導通狀態已詳述於第一實施例與第二實施例中，故在此不再贅述。

需注意的是，雖然主機11已電性連接至輸入輸出模組30的連接介面30b，但由於連接介面30b所對應的機箱21已電性連接至機箱20並提供給主機10使用，故主機11沒有辦法使用機箱中的圖形處理器。

在經由上述設定後，輸入輸出模組30的處理器32會根據前述的機箱連接狀態、前述的主機連接狀態以及預設規則(例如，第一預設規則)，再次判斷切換電路40a~40b與切換電路40c中的組態設定是否適用於所述機箱連接狀態以及所述主機連接狀態。當輸入輸出模組30的處理器32判斷目前機箱中的組態設定適用於前述的機箱連接狀態以及前述的主機連接狀態時，所述輸入輸出模組30的處理器32會將用於圖形處理器的儲存裝置1000進行開電。

圖8是依照本發明的一實施例所繪示組態設定調整方法的流程圖。

請一倂參照圖8及圖2。在步驟S801中，處理器32根據機箱20~23中連接至輸入輸出模組30的至少一第一機箱取得機箱連接狀態。在步驟S803中，處理器32讀取第一機箱的切換電路中的第一初始組態設定。在步驟S805中，處理器32根據連接介面30a~30d中連接至第一主機的第一連接介面取得主機連接狀態。在步驟S807中，處理器32根據機箱連接狀態、主機連接狀態以及預設規則，判斷第一機箱的第一初始組態設定是否適用於機箱連接狀態以及主機連接狀態。當處理器32判斷第一機箱的第一初始組態設定適用於前述的機箱連接狀態以及前述的主機連接狀態時，在步驟S809中，處理器32會將用於圖形處理器的儲存裝置1000進行開電。

當處理器32判斷第一機箱的第一初始組態設定不適用於前述的機箱連接狀態以及前述的主機連接狀態時，在步驟S811中，處理器32將第一機箱的第一初始組態設定調整為適用於前述的機箱連接狀態以及前述的主機連接狀態的多個組態設定的其中之一，並重新執行步驟S803。

需注意的是，本發明並不用於限定圖8的組態設定調整方法的步驟。在其他實施例中，也可以先執行步驟S805再執行步驟S801與步驟S803。

綜上所述，本發明的用於圖形處理器的儲存裝置以及組態設定調整方法可以在用於圖形處理器的儲存裝置開電之前，自動地判斷機箱中的切換電路的初始組態設定是否適用於目前的主機連接狀態以及機箱連接狀態，並且當切換電路的初始組態不適用於目前的主機連接狀態以及機箱連接狀態，輸入輸出模組的處理器可以選擇對應的組態設定來調整切換電路藉此符合主機連接狀態以及機箱連接狀態。藉由此方式，可以避免人工操作的不便以及人工操作時可能造成的錯誤，更能降低輸入輸出模組中線路的設置成本。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

1000‧‧‧用於圖形處理器的儲存裝置

30‧‧‧輸入輸出模組

70a、70b、70c、70d 、30a、30b、30c、30d‧‧‧連接介面

90a、91a、92a、93a、20a、21a、22a、23a‧‧‧第一連接器

90b、91b、92b、93b、20b、21b、22b、23b‧‧‧第二連接器

60、61、62、63、10、11、12、13‧‧‧主機

50、51、52、53、20、21、22、23‧‧‧機箱

80a、80b、80c、80d 、40a、40b、40c、40d‧‧‧切換電路

32、10a、11a、12a、13a‧‧‧處理器

34‧‧‧儲存電路

10b、11b、12b、13b‧‧‧訊號調節器

S801、S803、S805、S807、S809、S811‧‧‧步驟

圖1是一種將主機連接至具有圖形處理器的機箱的示意圖。圖2是依照本發明的一實施例所繪示的用於圖形處理器的儲存裝置的示意圖。圖3是依照本發明的第二實施例所繪示的用於圖形處理器的儲存裝置的示意圖。圖4是依照本發明的第三實施例所繪示的用於圖形處理器的儲存裝置的示意圖。圖5是依照本發明的第四實施例所繪示的用於圖形處理器的儲存裝置的示意圖。圖6是依照本發明的第五實施例所繪示的用於圖形處理器的儲存裝置的示意圖。圖7是依照本發明的第六實施例所繪示的用於圖形處理器的儲存裝置的示意圖。圖8是依照本發明的一實施例所繪示組態設定調整方法的流程圖。

Claims

一種用於圖形處理器的儲存裝置，所述儲存裝置包括：至少一機箱，每一所述機箱包括一第一連接器、一第二連接器、一切換電路與至少一圖形處理器，所述切換電路電性連接至所述第一連接器、所述第二連接器以及所述圖形處理器；以及一輸入輸出模組，包括一處理器、至少一連接介面以及一儲存電路，所述儲存電路用以儲存多個組態設定，其中所述處理器根據所述機箱中連接至所述輸入輸出模組的至少一第一機箱取得一機箱連接狀態，所述處理器讀取所述第一機箱的所述切換電路中的一第一初始組態設定，所述處理器根據所述連接介面中連接至一第一主機的一第一連接介面取得一主機連接狀態，所述處理器根據所述機箱連接狀態、所述主機連接狀態以及一預設規則，判斷所述第一機箱的所述第一初始組態設定是否適用於所述機箱連接狀態以及所述主機連接狀態，以及當所述處理器判斷所述第一機箱的所述第一初始組態設定不適用於所述機箱連接狀態以及所述主機連接狀態時，所述處理器將所述第一機箱的所述第一初始組態設定調整為適用於所述機箱連接狀態以及所述主機連接狀態的所述多個組態設定的其中之一。
如申請專利範圍第1項所述的用於圖形處理器的儲存裝置，其中當所述處理器判斷所述第一機箱的所述第一初始組態設定適用於所述機箱連接狀態以及所述主機連接狀態時，所述處理器將所述用於圖形處理器的儲存裝置進行開電。
如申請專利範圍第1項所述的用於圖形處理器的儲存裝置，其中在所述處理器將所述第一機箱的所述第一初始組態設定調整為適用於所述機箱連接狀態以及所述主機連接狀態的所述多個組態設定的其中之一的運作中，所述處理器根據所述預設規則，將所述第一機箱的所述切換電路中的所述第一初始組態設定調整為所述多個組態設定中的一第一組態設定或一第二組態設定，使得所述第一機箱的所述切換電路根據所述第一組態設定或所述第二組態設定將所述第一機箱透過所述第一連接介面電性連接至所述第一主機。
如申請專利範圍第3項所述的用於圖形處理器的儲存裝置，其中當所述處理器根據所述預設規則將所述第一機箱的所述切換電路中的所述第一初始組態設定調整為所述第一組態設定時，所述第一機箱的所述切換電路根據所述第一組態設定導通所述第一機箱的所述第一連接器以使得所述第一機箱透過所述第一機箱的所述第一連接器與所述第一連接介面電性連接，以及所述第一機箱的所述切換電路根據所述第一組態設定導通所述第一機箱的所述第二連接器。
如申請專利範圍第4項所述的用於圖形處理器的儲存裝置，其中當所述機箱中的一第二機箱電性連接至所述輸入輸出模組且所述第二機箱位於相鄰於所述第一機箱的所述第二連接器的一側時，所述第一機箱透過所述第一機箱的所述第二連接器電性連接至所述第二機箱的所述第一連接器。
如申請專利範圍第3項所述的用於圖形處理器的儲存裝置，其中當所述處理器根據所述預設規則將所述第一機箱的所述切換電路中的所述第一初始組態設定調整為所述第二組態設定時，所述第一機箱的所述切換電路根據所述第二組態設定導通所述第一機箱的所述第二連接器以使得所述第一機箱透過所述第一機箱的所述第二連接器與所述第一連接介面電性連接，以及所述第一機箱的所述切換電路根據所述第二組態設定不導通所述第一機箱的所述第一連接器。
如申請專利範圍第5項所述的用於圖形處理器的儲存裝置，其中當所述預設規則為一第一預設規則時，所述處理器根據所述第一預設規則將所述第二機箱的所述切換電路中的一第二初始組態設定調整為一第三組態設定，所述第二機箱的所述切換電路根據所述第三組態設定導通所述第二機箱的所述第一連接器以使得所述第二機箱透過所述第二機箱的所述第一連接器與所述第一機箱的所述第二連接器電性連接，以及所述第二機箱的所述切換電路根據所述第三組態設定導通所述第二機箱的所述第二連接器。
如申請專利範圍第5項所述的用於圖形處理器的儲存裝置，其中當所述連接介面中的一第二連接介面連接至一第二主機且所述預設規則為一第二預設規則時，所述處理器根據所述第二預設規則將所述第二機箱的所述切換電路中的一第二初始組態設定調整為所述第二組態設定，所述第二機箱的所述切換電路根據所述第二組態設定導通所述第二機箱的所述第二連接器以使得所述第二機箱透過所述第二機箱的所述第二連接器與所述第二連接介面電性連接，以及所述第二機箱的所述切換電路根據所述第二組態設定不導通所述第二機箱的所述第一連接器。
如申請專利範圍第1項所述的用於圖形處理器的儲存裝置，其中所述切換電路為一PCIe (Peripheral Component Interconnect Express)切換電路。
一種組態設定調整方法，用於圖形處理器的儲存裝置，其中所述儲存裝置包括至少一機箱與一輸入輸出模組，每一所述機箱包括一第一連接器、一第二連接器、一切換電路與至少一圖形處理器，所述切換電路電性連接至所述第一連接器、所述第二連接器以及所述圖形處理器，所述輸入輸出模組包括一處理器、至少一連接介面以及一儲存電路，所述儲存電路用以儲存多個組態設定，所述方法包括：藉由所述處理器根據所述機箱中連接至所述輸入輸出模組的至少一第一機箱取得一機箱連接狀態；藉由所述處理器讀取所述第一機箱的所述切換電路中的一第一初始組態設定；藉由所述處理器根據所述連接介面中連接至一第一主機的一第一連接介面取得一主機連接狀態；藉由所述處理器根據所述機箱連接狀態、所述主機連接狀態以及一預設規則，判斷所述第一機箱的所述第一初始組態設定是否適用於所述機箱連接狀態以及所述主機連接狀態；以及當所述處理器判斷所述第一機箱的所述第一初始組態設定不適用於所述機箱連接狀態以及所述主機連接狀態時，藉由所述處理器將所述第一機箱的所述第一初始組態設定調整為適用於所述機箱連接狀態以及所述主機連接狀態的所述多個組態設定的其中之一。
如申請專利範圍第10項所述的組態設定調整方法，更包括：當所述處理器判斷所述第一機箱的所述第一初始組態設定適用於所述機箱連接狀態以及所述主機連接狀態時，藉由所述處理器將所述用於圖形處理器的儲存裝置進行開電。
如申請專利範圍第10項所述的組態設定調整方法，其中在所述處理器將所述第一機箱的所述第一初始組態設定調整為適用於所述機箱連接狀態以及所述主機連接狀態的所述多個組態設定的其中之一的步驟包括：藉由所述處理器根據所述預設規則，將所述第一機箱的所述切換電路中的所述第一初始組態設定調整為所述多個組態設定中的一第一組態設定或一第二組態設定，使得所述第一機箱的所述切換電路根據所述第一組態設定或所述第二組態設定將所述第一機箱透過所述第一連接介面電性連接至所述第一主機。
如申請專利範圍第12項所述的組態設定調整方法，更包括：當所述處理器根據所述預設規則將所述第一機箱的所述切換電路中的所述第一初始組態設定調整為所述第一組態設定時，藉由所述第一機箱的所述切換電路根據所述第一組態設定導通所述第一機箱的所述第一連接器以使得所述第一機箱透過所述第一機箱的所述第一連接器與所述第一連接介面電性連接；以及藉由所述第一機箱的所述切換電路根據所述第一組態設定導通所述第一機箱的所述第二連接器。
如申請專利範圍第13項所述的組態設定調整方法，其中當所述機箱中的一第二機箱電性連接至所述輸入輸出模組且所述第二機箱位於相鄰於所述第一機箱的所述第二連接器的一側時，所述第一機箱透過所述第一機箱的所述第二連接器電性連接至所述第二機箱的所述第一連接器。
如申請專利範圍第12項所述的組態設定調整方法，更包括：當所述處理器根據所述預設規則將所述第一機箱的所述切換電路中的所述第一初始組態設定調整為所述第二組態設定時，藉由所述第一機箱的所述切換電路根據所述第二組態設定導通所述第一機箱的所述第二連接器以使得所述第一機箱透過所述第一機箱的所述第二連接器與所述第一連接介面電性連接；以及藉由所述第一機箱的所述切換電路根據所述第二組態設定不導通所述第一機箱的所述第一連接器。
如申請專利範圍第14項所述的組態設定調整方法，更包括：當所述預設規則為一第一預設規則時，藉由所述處理器根據所述第一預設規則將所述第二機箱的所述切換電路中的一第二初始組態設定調整為一第三組態設定，所述第二機箱的所述切換電路根據所述第三組態設定導通所述第二機箱的所述第一連接器以使得所述第二機箱透過所述第二機箱的所述第一連接器與所述第一機箱的所述第二連接器電性連接；以及藉由所述第二機箱的所述切換電路根據所述第三組態設定導通所述第二機箱的所述第二連接器。
如申請專利範圍第14項所述的組態設定調整方法，更包括：當所述連接介面中的一第二連接介面連接至一第二主機且所述預設規則為一第二預設規則時，藉由所述處理器根據所述第二預設規則將所述第二機箱的所述切換電路中的一第二初始組態設定調整為所述第二組態設定，所述第二機箱的所述切換電路根據所述第二組態設定導通所述第二機箱的所述第二連接器以使得所述第二機箱透過所述第二機箱的所述第二連接器與所述第二連接介面電性連接；以及藉由所述第二機箱的所述切換電路根據所述第二組態設定不導通所述第二機箱的所述第一連接器。
如申請專利範圍第10項所述的組態設定調整方法，其中所述切換電路為一PCIe (Peripheral Component Interconnect Express)切換電路。