TWI759772B - 快速周邊組件互連資料傳輸控制系統 - Google Patents
快速周邊組件互連資料傳輸控制系統 Download PDFInfo
- Publication number
- TWI759772B TWI759772B TW109120942A TW109120942A TWI759772B TW I759772 B TWI759772 B TW I759772B TW 109120942 A TW109120942 A TW 109120942A TW 109120942 A TW109120942 A TW 109120942A TW I759772 B TWI759772 B TW I759772B
- Authority
- TW
- Taiwan
- Prior art keywords
- data
- peripheral component
- fast peripheral
- component interconnection
- thread node
- Prior art date
Links
Images
Landscapes
- Small-Scale Networks (AREA)
Abstract
一種快速周邊組件互連資料傳輸控制系統，快速周邊組件互連資料設備分為第一分區以及第二分區，第一分區包含有第一非透明橋接設備、上行埠設備以及下行埠設備，第二分區包含有第二非透明橋接設備，中央處理器的線程節點資料傳送至第一非透明橋接設備，第一非透明橋接設備透過內部線路傳送線程節點資料至第二非透明橋接設備，第二非透明橋接設備傳送透過實體快速周邊組件互連線路傳送線程節點資料至下行埠設備，下行埠設備透過內部線路傳送線程節點資料至上行埠設備，上行埠設備透過快速周邊組件互連插槽傳送線程節點資料至記憶體的儲存位址並加以儲存，藉此可以達成提供標準快速周邊組件互連設備傳輸資料過程設定的技術功效。
Description
一種資料傳輸控制系統，尤其是指一種對快速周邊組件互連設備進行資料傳輸控制的系統。
當前快速周邊組件互連插槽檢測通常是採用標準快速周邊組件互連網卡加以實現，採用標準快速周邊組件互連網卡進行標準快速周邊組件互連插槽的檢測往往會受限於無法進行自主測試，進一步受限於標準快速周邊組件互連網卡的驅動方式而無法隨意定義記憶體位址以及傳輸資料過程的設定，只能檢測到基本的電源特徵和標準快速周邊組件互連插槽的連接狀態。
綜上所述，可知先前技術中長期以來一直存在現有對標準快速周邊組件互連設備傳輸資料過程無法進行設定的問題，因此有必要提出改進的技術手段，來解決此一問題。
有鑒於先前技術存在現有對標準快速周邊組件互連設備傳輸資料過程無法進行設定的問題，本發明遂揭露一種快速周邊組件互連資料傳輸控制系統，其中：
本發明所揭露第一實施態樣的快速周邊組件互連資料傳輸控制系統，其包含：主機板以及快速周邊組件互連資料設備，快速周邊組件互連資料設備更包含：第一分區以及第二分區，第一分區更包含：第一非透明橋接(Non-Transparent Bridge)設備、上行埠(upstream port)設備以及下行埠(downstream port)設備，第二分區更包含：第二非透明橋接設備。
主機板具有中央處理器、記憶體以及快速周邊組件互連插槽，中央處理器分別與記憶體以及快速周邊組件互連插槽以實體線路形成電性連接，中央處理器具有線程節點資料，記憶體具有儲存位址，線程節點資料傳輸至儲存位址時加以儲存。
快速周邊組件互連資料設備插設於快速周邊組件互連插槽，第一非透明橋接設備自第二中央處理器接收線程節點資料；上行埠設備透過內部線路接收線程節點資料，透過快速周邊組件互連插槽傳送線程節點資料至記憶體的儲存位址並加以儲存；下行埠設備透過實體快速周邊組件互連線路接收線程節點資料，透過內部線路傳送線程節點資料至上行埠設備。
第二非透明橋接設備透過內部線路自第一非透明橋接設備接收線程節點資料，透過實體快速周邊組件互連線路傳送線程節點資料至下行埠設備。
本發明所揭露第二實施態樣的快速周邊組件互連資料傳輸控制系統，其包含：主機板以及快速周邊組件互連資料設備，快速周邊組件互連資料設備更包含：第一分區以及第二分區，第一分區更包含：第一非透明橋接設備、上行埠設備以及下行埠設備，第二分區更包含：第二非透明橋接設備。
主機板具有第一中央處理器、第二中央處理器、記憶體以及快速周邊組件互連插槽，第一中央處理器分別與第二中央處理器、記憶體以及快速周邊組件互連插槽以實體線路形成電性連接，第二中央處理器具有線程節點資料，記憶體具有儲存位址，線程節點資料傳輸至儲存位址時加以儲存。
快速周邊組件互連資料設備插設於快速周邊組件互連插槽，第一非透明橋接設備透過第一中央處理器自第二中央處理器接收線程節點資料；上行埠設備透過內部線路接收線程節點資料，透過快速周邊組件互連插槽傳送線程節點資料至記憶體的儲存位址並加以儲存；及下行埠設備透過實體快速周邊組件互連線路接收線程節點資料，透過內部線路傳送線程節點資料至上行埠設備。
第二非透明橋接設備透過內部線路自第一非透明橋接設備接收線程節點資料，透過實體快速周邊組件互連線路傳送線程節點資料至下行埠設備。
本發明所揭露第三實施態樣的快速周邊組件互連資料傳輸控制系統，其包含：主機板、第一快速周邊組件互連資料設備以及第二快速周邊組件互連資料設備，第一快速周邊組件互連資料設備更包含：第一分區以及第二分區，第一分區更包含：第一非透明橋接設備、第一上行埠設備以及第一下行埠設備，第二分區更包含：第二非透明橋接設備；第二快速周邊組件互連資料設備更包含：第三分區以及第四分區，第三分區更包含：第三非透明橋接設備、第三上行埠設備以及第三下行埠設備，第四分區更包含：第四非透明橋接設備。
主機板具有中央處理器、記憶體、快速周邊組件互連開關、第一快速周邊組件互連插槽以及第二快速周邊組件互連插槽，中央處理器分別與記
憶體以及快速周邊組件互連開關以實體線路形成電性連接，中央處理器具有線程節點資料，記憶體具有儲存位址，線程節點資料傳輸至儲存位址時加以儲存。
第一快速周邊組件互連資料設備插設於第一快速周邊組件互連插槽，第一非透明橋接設備與快速周邊組件互連開關以實體線路形成電性連接，第一非透明橋接設備自中央處理器透過快速周邊組件互連開關接收線程節點資料；第一上行埠設備透過內部線路接收線程節點資料，透過快速周邊組件互連插槽以及快速周邊組件互連開關傳送線程節點資料；及第一下行埠設備透過實體快速周邊組件互連線路接收線程節點資料，透過內部線路傳送線程節點資料至第一上行埠設備。
第二非透明橋接設備，透過內部線路自第一非透明橋接設備接收線程節點資料，透過實體快速周邊組件互連線路傳送線程節點資料至第一下行埠設備。
第二快速周邊組件互連資料設備插設於第二快速周邊組件互連插槽，第三非透明橋接設備與快速周邊組件互連開關以實體線路形成電性連接，第三非透明橋接設備自第一上行埠設備透過快速周邊組件互連插槽以及快速周邊組件互連開關接收線程節點資料；第三上行埠設備透過內部線路接收線程節點資料，透過快速周邊組件互連插槽以及快速周邊組件互連開關傳送線程節點資料至記憶體的儲存位址並加以儲存；及第三下行埠設備透過實體快速周邊組件互連線路接收線程節點資料，透過內部線路傳送線程節點資料至第三上行埠設備。
第四非透明橋接設備，透過內部線路自第三非透明橋接設備接收線程節點資料，透過實體快速周邊組件互連線路傳送線程節點資料至第三下行埠設備。
本發明所揭露的系統如上，與先前技術之間的差異在於快速周邊組件互連資料設備分為第一分區以及第二分區，第一分區包含有第一非透明橋接設備、上行埠設備以及下行埠設備，第二分區包含有第二非透明橋接設備，中央處理器的線程節點資料傳送至第一非透明橋接設備，第一非透明橋接設備透過內部線路傳送線程節點資料至第二非透明橋接設備，第二非透明橋接設備傳送透過實體快速周邊組件互連線路傳送線程節點資料至下行埠設備，下行埠設備透過內部線路傳送線程節點資料至上行埠設備，上行埠設備透過快速周邊組件互連插槽傳送線程節點資料至記憶體的儲存位址並加以儲存。
透過上述的技術手段，本發明可以達成提供標準快速周邊組件互連設備傳輸資料過程設定的技術功效。
11:中央處理器
111:第一中央處理器
112:第二中央處理器
12:記憶體
20:快速周邊組件互連資料設備
201:第一快速周邊組件互連資料設備
202:第二快速周邊組件互連資料設備
21:第一分區
211:第一非透明橋接設備
212:上行埠設備
213:下行埠設備
22:第二分區
221:第二非透明橋接設備
23:第一分區
231:第一非透明橋接設備
232:第一上行埠設備
233:第一下行埠設備
24:第二分區
241:第二非透明橋接設備
25:第三分區
251:第三非透明橋接設備
252:第三上行埠設備
253:第三下行埠設備
26:第四分區
261:第四非透明橋接設備
第1圖繪示為本發明第一實施態樣快速周邊組件互連資料傳輸控制系統的系統方塊圖。
第2圖繪示為本發明第二實施態樣快速周邊組件互連資料傳輸控制系統的系統方塊圖。
第3圖繪示為本發明第三實施態樣快速周邊組件互連資料傳輸控制系統的系統方塊圖。
以下將配合圖式及實施例來詳細說明本發明的實施方式，藉此對本發明如何應用技術手段來解決技術問題並達成技術功效的實現過程能充分理解並據以實施。
以下首先要說明本發明所揭露第一實施態樣的快速周邊組件互連資料傳輸控制系統，並請參考「第1圖」所示，「第1圖」繪示為本發明第一實施態樣快速周邊組件互連資料傳輸控制系統的系統方塊圖。
本發明所揭露第一實施態樣的快速周邊組件互連資料傳輸控制系統，其包含：主機板以及快速周邊組件互連資料設備20，快速周邊組件互連資料設備20更包含：第一分區21以及第二分區22，第一分區21更包含：第一非透明橋接(Non-Transparent Bridge)設備211、上行埠(upstream port)設備212以及下行埠(downstream port)設備213，第二分區22更包含：第二非透明橋接設備221。
主機板具有中央處理器11、記憶體12以及快速周邊組件互連插槽，中央處理器11分別與記憶體12以及快速周邊組件互連插槽以實體線路形成電性連接，中央處理器11具有線程節點資料(例如是：中央處理器11中SRC部分的線程節點資料，在此僅為舉例說明之，並不以此侷限本發明的應用範疇)，記憶體12具有儲存位址(例如是：記憶體12中DST位址的儲存位址，在此僅為舉例說明之，並不以此侷限本發明的應用範疇)，線程節點資料傳輸至儲存位址時加以儲存。
快速周邊組件互連資料設備20插設於快速周邊組件互連插槽，線程節點資料的資料傳輸過程如下所述，第一非透明橋接設備211自中央處理器11接收線程節點資料，第二非透明橋接設備221透過內部線路自第一非透明橋接設備211接收線程節點資料，第二非透明橋接設備221透過實體快速周邊組件互連線路傳送線程節點資料至下行埠設備213，下行埠設備213透過實體快速周邊組件互連線路自第二非透明橋接設備221接收線程節點資料，下行埠設備213透過內部線路傳送線程節點資料至上行埠設備212，上行埠設備212透過內部線路自下行埠設備213接收線程節點資料，上行埠設備212透過快速周邊組件互連插槽傳送線程節點資料至記憶體12的儲存位址並加以儲存。
上述線程節點資料的資料傳輸過程是PCIe資料傳輸的PIO模式下的資料傳輸過程，以中央處理器11作為數據傳送的發起端主動向PCIe設備發起資料傳輸，以下將要說明PCIe資料傳輸的DMA模式的資料傳輸過程，以PCIe設備作為數據傳送的發起端主動向記憶體發起資料傳輸。
快速周邊組件互連資料傳輸控制系統更包含快速周邊組件互連設備，快速周邊組件互連設備分別與記憶體12以及快速周邊組件互連插槽以實體線路形成電性連接，快速周邊組件互連設備具有數據資料，第一非透明橋接設備211自快速周邊組件互連設備接收數據資料，第二非透明橋接設備221透過內部線路自第一非透明橋接設備211接收數據資料，下行埠設備213透過實體快速周邊組件互連線路自第二非透明橋221接設備接收數據資料，上行埠設備212透過內部線路自下行埠設備213接收數據資料，上行埠設備213透過快速周邊組件互連插槽傳送數據資料至記憶體12的儲存位址並加以儲存。
快速周邊組件互連資料傳輸控制系統更包含檢測設備，檢測設備與主機板形成電性連接，分別自中央處理器11取得線程節點資料或是數據資料以及自記憶體12取得儲存於儲存位址的線程節點資料或是數據資料並進行比對，以對經過資料傳輸後的線程節點資料或是數據資料進行資料的驗證。
以下首先要說明本發明所揭露第二實施態樣的快速周邊組件互連資料傳輸控制系統，並請參考「第2圖」所示，「第2圖」繪示為本發明第二實施態樣快速周邊組件互連資料傳輸控制系統的系統方塊圖。
本發明所揭露第二實施態樣的快速周邊組件互連資料傳輸控制系統，其包含：主機板以及快速周邊組件互連資料設備20，快速周邊組件互連資料設備20更包含：第一分區21以及第二分區22，第一分區21更包含：第一非透明橋接設備211、上行埠設備212以及下行埠設備213，第二分區22更包含：第二非透明橋接設備221。
主機板具有第一中央處理器111、第二中央處理器112、記憶體12以及快速周邊組件互連插槽，第一中央處理器111分別與第二中央處理器112、記憶體12以及快速周邊組件互連插槽以實體線路形成電性連接，第二中央處理器112具有線程節點資料(例如是：第二中央處理器112中SRC部分的線程節點資料，在此僅為舉例說明之，並不以此侷限本發明的應用範疇)，記憶體12具有儲存位址(例如是：記憶體12中DST位址的儲存位址，在此僅為舉例說明之，並不以此侷限本發明的應用範疇)，線程節點資料傳輸至儲存位址時加以儲存。
快速周邊組件互連資料設備20插設於快速周邊組件互連插槽，線程節點資料的資料傳輸過程如下所述，第一非透明橋接設備211透過第一中央處理器11自第二中央處理器11接收線程節點資料，第一非透明橋接設備211自
第二中央處理器11接收線程節點資料，第二非透明橋接設備221透過內部線路自第一非透明橋接設備211接收線程節點資料，第二非透明橋接設備221透過實體快速周邊組件互連線路傳送線程節點資料至下行埠設備213，下行埠設備213透過實體快速周邊組件互連線路自第二非透明橋接設備221接收線程節點資料，下行埠設備213透過內部線路傳送線程節點資料至上行埠設備212，上行埠設備212透過內部線路自下行埠設備213接收線程節點資料，上行埠設備212透過快速周邊組件互連插槽傳送線程節點資料至記憶體12的儲存位址並加以儲存。
上述線程節點資料的資料傳輸過程是PCIe資料傳輸的PIO模式下的資料傳輸過程，以中央處理器11作為數據傳送的發起端主動向PCIe設備發起資料傳輸，以下將要說明PCIe資料傳輸的DMA模式的資料傳輸過程，以PCIe設備作為數據傳送的發起端主動向記憶體發起資料傳輸。
快速周邊組件互連資料傳輸控制系統更包含第一快速周邊組件互連設備以及第二快速周邊組件互連設備，第一快速周邊組件互連設備分別與第二快速周邊組件互連設備、記憶體12以及快速周邊組件互連插槽以實體線路形成電性連接，第二快速周邊組件互連設備具有數據資料，第一非透明橋接設備211透過第一快速周邊組件互連設備自第二快速周邊組件互連設備接收數據資料，第二非透明橋接設備221透過內部線路自第一非透明橋接設備211接收數據資料，下行埠設備213透過實體快速周邊組件互連線路自第二非透明橋221接設備接收數據資料，上行埠設備212透過內部線路自下行埠設備213接收數據資料，上行埠設備213透過快速周邊組件互連插槽傳送數據資料至記憶體12的儲存位址並加以儲存。
快速周邊組件互連資料傳輸控制系統更包含檢測設備，檢測設備與主機板形成電性連接，分別自中央處理器11取得線程節點資料或是數據資料以及自記憶體12取得儲存於儲存位址的線程節點資料或是數據資料並進行比對，以對經過資料傳輸後的線程節點資料或是數據資料進行資料的驗證。
以下首先要說明本發明所揭露第三實施態樣的快速周邊組件互連資料傳輸控制系統，並請參考「第3圖」所示，「第3圖」繪示為本發明第三實施態樣快速周邊組件互連資料傳輸控制系統的系統方塊圖。
本發明所揭露第三實施態樣的快速周邊組件互連資料傳輸控制系統，其包含：主機板、第一快速周邊組件互連資料設備201以及第二快速周邊組件互連資料設備202，第一快速周邊組件互連資料設備201更包含：第一分區23以及第二分區24，第一分區23更包含：第一非透明橋接設備231、第一上行埠設備232以及第一下行埠設備233，第二分區24更包含：第二非透明橋接設備241；第二快速周邊組件互連資料設備202更包含：第三分區25以及第四分區26，第三分區25更包含：第三非透明橋接設備251、第三上行埠設備252以及第三下行埠設備253，第四分區26更包含：第四非透明橋接設備261。
主機板具有中央處理器11、記憶體12、快速周邊組件互連開關14、第一快速周邊組件互連插槽以及第二快速周邊組件互連插槽，中央處理器11分別與記憶體12以及快速周邊組件互連開關14以實體線路形成電性連接，中央處理器11具有線程節點資料(例如是：中央處理器11中SRC部分的線程節點資料，在此僅為舉例說明之，並不以此侷限本發明的應用範疇)，記憶體12具有儲存位址(例如是：記憶體12中DST位址的儲存位址，在此僅為舉例說明之，並不以此侷限本發明的應用範疇)，線程節點資料傳輸至儲存位址時加以儲存。
第一快速周邊組件互連資料設備201插設於第一快速周邊組件互連插槽，線程節點資料的資料傳輸過程如下所述，第一非透明橋接設備231與快速周邊組件互連開關14以實體線路形成電性連接，第一非透明橋接設備231自中央處理器11透過快速周邊組件互連開關14接收線程節點資料，第二非透明橋接設備241透過內部線路自第一非透明橋接設備231接收線程節點資料，第二非透明橋接設備241透過實體快速周邊組件互連線路傳送線程節點資料至第一下行埠設備233，第一下行埠設備233透過實體快速周邊組件互連線路自第二非透明橋接設備241接收線程節點資料，第一下行埠設備233透過內部線路傳送線程節點資料至第一上行埠設備232，第一上行埠設備232透過內部線路自第一下行埠設備233接收線程節點資料，第一上行埠設備232透過快速周邊組件互連插槽以及快速周邊組件互連開關14傳送線程節點資料至第三非透明橋接設備251。
第四非透明橋接設備261透過內部線路自第三非透明橋接設備251接收線程節點資料，第四非透明橋接設備261透過實體快速周邊組件互連線路傳送線程節點資料至第三下行埠設備253，第三下行埠設備253透過實體快速周邊組件互連線路自第四非透明橋接設備261接收線程節點資料，第三下行埠設備253透過內部線路傳送線程節點資料至第三上行埠設備252，第三上行埠設備252透過內部線路自第三下行埠設備253接收線程節點資料，第三上行埠設備252透過快速周邊組件互連插槽以及快速周邊組件互連開關14傳送線程節點資料至記憶體12的儲存位址並加以儲存。
上述線程節點資料的資料傳輸過程是PCIe資料傳輸的PIO模式下的資料傳輸過程，以中央處理器11作為數據傳送的發起端主動向PCIe設備發起
資料傳輸，以下將要說明PCIe資料傳輸的DMA模式的資料傳輸過程，以PCIe設備作為數據傳送的發起端主動向記憶體發起資料傳輸。
快速周邊組件互連資料傳輸控制系統更包含快速周邊組件互連設備，快速周邊組件互連設備分別與記憶體12以及快速周邊組件互連開關14以實體線路形成電性連接，快速周邊組件互連設備具有數據資料，第一非透明橋接設備231自快速周邊組件互連設備透過快速周邊組件互連開關14接收數據資料，第二非透明橋接設備241透過內部線路自第一非透明橋接設備231接收數據資料，第一下行埠設備233透過實體快速周邊組件互連線路自第二非透明橋接設備241接收數據資料，第一上行埠設備232透過內部線路自第一下行埠設備233接收數據資料，第一上行埠設備232透過快速周邊組件互連插槽以及快速周邊組件互連開關14傳送數據資料至第三非透明橋接設備251，第四非透明橋接設備261透過內部線路自第三非透明橋接設備251接收數據資料，第三下行埠設備253透過實體快速周邊組件互連線路自第四非透明橋接設備261接收數據資料，第三上行埠設備252透過內部線路自第三下行埠設備253接收數據資料，第三上行埠設備252透過快速周邊組件互連插槽以及快速周邊組件互連開關14傳送數據資料至記憶體12的儲存位址並加以儲存。
快速周邊組件互連資料傳輸控制系統更包含檢測設備，檢測設備與主機板形成電性連接，分別自中央處理器11取得線程節點資料或是數據資料以及自記憶體12取得儲存於儲存位址的線程節點資料或是數據資料並進行比對，以對經過資料傳輸後的線程節點資料或是數據資料進行資料的驗證。
綜上所述，可知本發明與先前技術之間的差異在於快速周邊組件互連資料設備分為第一分區以及第二分區，第一分區包含有第一非透明橋接設
備、上行埠設備以及下行埠設備，第二分區包含有第二非透明橋接設備，中央處理器的線程節點資料傳送至第一非透明橋接設備，第一非透明橋接設備透過內部線路傳送線程節點資料至第二非透明橋接設備，第二非透明橋接設備傳送透過實體快速周邊組件互連線路傳送線程節點資料至下行埠設備，下行埠設備透過內部線路傳送線程節點資料至上行埠設備，上行埠設備透過快速周邊組件互連插槽傳送線程節點資料至記憶體的儲存位址並加以儲存。
藉由此一技術手段可以來解決先前技術所存在現有對標準快速周邊組件互連設備傳輸資料過程無法進行設定的問題，進而達成提供標準快速周邊組件互連設備傳輸資料過程設定的技術功效。
雖然本發明所揭露的實施方式如上，惟所述的內容並非用以直接限定本發明的專利保護範圍。任何本發明所屬技術領域中具有通常知識者，在不脫離本發明所揭露的精神和範圍的前提下，可以在實施的形式上及細節上作些許的更動。本發明的專利保護範圍，仍須以所附的申請專利範圍所界定者為準。
11:中央處理器
12:記憶體
20:快速周邊組件互連資料設備
21:第一分區
211:第一非透明橋接設備
212:上行埠設備
213:下行埠設備
22:第二分區
221:第二非透明橋接設備
Claims (9)
- 一種快速周邊組件互連資料傳輸控制系統，其包含：一主機板，所述主機板具有一中央處理器、一記憶體以及一快速周邊組件互連插槽，所述中央處理器分別與所述記憶體以及所述快速周邊組件互連插槽以實體線路形成電性連接，所述中央處理器具有一線程節點資料，所述記憶體具有一儲存位址，所述線程節點資料傳輸至所述儲存位址時加以儲存；及一快速周邊組件互連資料設備，所述快速周邊組件互連資料設備插設於所述快速周邊組件互連插槽，所述快速周邊組件互連資料設備更包含：一第一分區，所述第一分區更包含：一第一非透明橋接(Non-Transparent Bridge)設備，自所述中央處理器接收所述線程節點資料；一上行埠(upstream port)設備，透過內部線路接收所述線程節點資料，透過所述快速周邊組件互連插槽傳送所述線程節點資料至所述記憶體的所述儲存位址並加以儲存；及一下行埠(downstream port)設備，透過實體快速周邊組件互連線路接收所述線程節點資料，透過內部線路傳送所述線程節點資料至所述上行埠設備；及一第二分區，所述第二分區更包含： 一第二非透明橋接設備，透過內部線路自所述第一非透明橋接設備接收所述線程節點資料，透過實體快速周邊組件互連線路傳送所述線程節點資料至所述下行埠設備。
- 如請求項1所述的快速周邊組件互連資料傳輸控制系統，其中所述快速周邊組件互連資料傳輸控制系統更包含一快速周邊組件互連設備，所述快速周邊組件互連設備分別與所述記憶體以及所述快速周邊組件互連插槽以實體線路形成電性連接，所述快速周邊組件互連設備具有一數據資料，所述第一非透明橋接設備自所述快速周邊組件互連設備接收所述數據資料，所述第二非透明橋接設備透過內部線路自所述第一非透明橋接設備接收所述數據資料，所述下行埠設備透過實體快速周邊組件互連線路自所述第二非透明橋接設備接收所述數據資料，所述上行埠設備透過內部線路自所述下行埠設備接收所述數據資料，所述上行埠設備透過所述快速周邊組件互連插槽傳送所述數據資料至所述記憶體的所述儲存位址並加以儲存。
- 如請求項1所述的快速周邊組件互連資料傳輸控制系統，其中所述快速周邊組件互連資料傳輸控制系統更包含一檢測設備，所述檢測設備與所述主機板形成電性連接，分別自所述中央處理器取得所述線程節點資料以及自所述記憶體取得儲存於所述儲存位址的所述線程節點資料並進行比對，以對經過資料傳輸後的所述線程節點資料進行資料的驗證。
- 一種快速周邊組件互連資料傳輸控制系統，其包含：一主機板，所述主機板具有一第一中央處理器、一第二中央處理器、一記憶體以及一快速周邊組件互連插槽，所述第一中央 處理器分別與所述第二中央處理器、所述記憶體以及所述快速周邊組件互連插槽以實體線路形成電性連接，所述第二中央處理器具有一線程節點資料，所述記憶體具有一儲存位址，所述線程節點資料傳輸至所述儲存位址時加以儲存；及一快速周邊組件互連資料設備，所述快速周邊組件互連資料設備插設於所述快速周邊組件互連插槽，所述快速周邊組件互連資料設備更包含：一第一分區，所述第一分區更包含：一第一非透明橋接(Non-Transparent Bridge)設備，所述第一非透明橋接設備透過所述第一中央處理器自所述第二中央處理器接收所述線程節點資料；一上行埠(upstream port)設備，透過內部線路接收所述線程節點資料，透過所述快速周邊組件互連插槽傳送所述線程節點資料至所述記憶體的所述儲存位址並加以儲存；及一下行埠(downstream port)設備，透過實體快速周邊組件互連線路接收所述線程節點資料，透過內部線路傳送所述線程節點資料至所述上行埠設備；及一第二分區，所述第二分區更包含：一第二非透明橋接設備，透過內部線路自所述第一非透明橋接設備接收所述線程節點資料，透過實體快速 周邊組件互連線路傳送所述線程節點資料至所述下行埠設備。
- 如請求項4所述的快速周邊組件互連資料傳輸控制系統，其中所述快速周邊組件互連資料傳輸控制系統更包含一第一快速周邊組件互連設備以及一第二快速周邊組件互連設備，所述第一快速周邊組件互連設備分別與所述第二快速周邊組件互連設備、所述記憶體以及所述快速周邊組件互連插槽以實體線路形成電性連接，所述第二快速周邊組件互連設備具有一數據資料，所述第一非透明橋接設備透過所述第一快速周邊組件互連設備自所述第二快速周邊組件互連設備接收所述數據資料，所述第二非透明橋接設備透過內部線路自所述第一非透明橋接設備接收所述數據資料，所述下行埠設備透過實體快速周邊組件互連線路自所述第二非透明橋接設備接收所述數據資料，所述上行埠設備透過內部線路自所述下行埠設備接收所述數據資料，所述上行埠設備透過所述快速周邊組件互連插槽傳送所述數據資料至所述記憶體的所述儲存位址並加以儲存。
- 如請求項4所述的快速周邊組件互連資料傳輸控制系統，其中所述快速周邊組件互連資料傳輸控制系統更包含一檢測設備，所述檢測設備與所述主機板形成電性連接，分別自所述第二中央處理器取得所述線程節點資料以及自所述記憶體取得儲存於所述儲存位址的所述線程節點資料並進行比對，以對經過資料傳輸後的所述線程節點資料進行資料的驗證。
- 一種快速周邊組件互連資料傳輸控制系統，其包含：一主機板，所述主機板具有一中央處理器、一記憶體、一快速周邊組件互連開關、一第一快速周邊組件互連插槽以及一第二 快速周邊組件互連插槽，所述中央處理器分別與所述記憶體以及所述快速周邊組件互連開關以實體線路形成電性連接，所述中央處理器具有一線程節點資料，所述記憶體具有一儲存位址，所述線程節點資料傳輸至所述儲存位址時加以儲存；一第一快速周邊組件互連資料設備，所述第一快速周邊組件互連資料設備插設於所述第一快速周邊組件互連插槽，所述第一快速周邊組件互連資料設備更包含：一第一分區，所述第一分區更包含：一第一非透明橋接(Non-Transparent Bridge)設備，所述第一非透明橋接設備與所述快速周邊組件互連開關以實體線路形成電性連接，所述第一非透明橋接設備自所述中央處理器透過所述快速周邊組件互連開關接收所述線程節點資料；一第一上行埠(upstream port)設備，透過內部線路接收所述線程節點資料，透過所述快速周邊組件互連插槽以及所述快速周邊組件互連開關傳送所述線程節點資料；及一第一下行埠(downstream port)設備，透過實體快速周邊組件互連線路接收所述線程節點資料，透過內部線路傳送所述線程節點資料至所述第一上行埠設備；及一第二分區，所述第二分區更包含： 一第二非透明橋接設備，透過內部線路自所述第一非透明橋接設備接收所述線程節點資料，透過實體快速周邊組件互連線路傳送所述線程節點資料至所述第一下行埠設備；及一第二快速周邊組件互連資料設備，所述第二快速周邊組件互連資料設備插設於所述第二快速周邊組件互連插槽，所述第二快速周邊組件互連資料設備更包含：一第三分區，所述第三分區更包含：一第三非透明橋接(Non-Transparent Bridge)設備，所述第三非透明橋接設備與所述快速周邊組件互連開關以實體線路形成電性連接，所述第三非透明橋接設備自所述第一上行埠設備透過所述快速周邊組件互連插槽以及所述快速周邊組件互連開關接收所述線程節點資料；一第三上行埠(upstream port)設備，透過內部線路接收所述線程節點資料，透過所述快速周邊組件互連插槽以及所述快速周邊組件互連開關傳送所述線程節點資料至所述記憶體的所述儲存位址並加以儲存；及一第三下行埠(downstream port)設備，透過實體快速周邊組件互連線路接收所述線程節點資料，透過內部線路傳送所述線程節點資料至所述第三上行埠設備；及 一第四分區，所述第四分區更包含：一第四非透明橋接設備，透過內部線路自所述第三非透明橋接設備接收所述線程節點資料，透過實體快速周邊組件互連線路傳送所述線程節點資料至所述第三下行埠設備。
- 如請求項7所述的快速周邊組件互連資料傳輸控制系統，其中所述快速周邊組件互連資料傳輸控制系統更包含一快速周邊組件互連設備，所述快速周邊組件互連設備分別與所述記憶體以及所述快速周邊組件互連開關以實體線路形成電性連接，所述快速周邊組件互連設備具有一數據資料，所述第一非透明橋接設備自所述快速周邊組件互連設備透過所述快速周邊組件互連開關接收所述數據資料，所述第二非透明橋接設備透過內部線路自所述第一非透明橋接設備接收所述數據資料，所述第一下行埠設備透過實體快速周邊組件互連線路自所述第二非透明橋接設備接收所述數據資料，所述第一上行埠設備透過內部線路自所述第一下行埠設備接收所述數據資料，所述第一上行埠設備透過所述快速周邊組件互連插槽以及所述快速周邊組件互連開關傳送所述數據資料至所述第三非透明橋接設備，所述第四非透明橋接設備透過內部線路自所述第三非透明橋接設備接收所述數據資料，所述第三下行埠設備透過實體快速周邊組件互連線路自所述第四非透明橋接設備接收所述數據資料，所述第三上行埠設備透過內部線路自所述第三下行埠設備接收所述數據資料，所述第三上行埠設備透過所述快速周邊組件互連插槽以及所述快速周邊組件互連開關傳送所述數據資料至所述記憶體的所述儲存位址並加以儲存。
- 如請求項7所述的快速周邊組件互連資料傳輸控制系統，其中所述快速周邊組件互連資料傳輸控制系統更包含一檢測設備，所述檢測設備與所述主機板形成電性連接，分別自所述中央處理器取得所述線程節點資料以及自所述記憶體取得儲存於所述儲存位址的所述線程節點資料並進行比對，以對經過資料傳輸後的所述線程節點資料進行資料的驗證。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW109120942A TWI759772B (zh) | 2020-06-19 | 2020-06-19 | 快速周邊組件互連資料傳輸控制系統 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW109120942A TWI759772B (zh) | 2020-06-19 | 2020-06-19 | 快速周邊組件互連資料傳輸控制系統 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202201239A TW202201239A (zh) | 2022-01-01 |
| TWI759772B true TWI759772B (zh) | 2022-04-01 |
Family
ID=80787877
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW109120942A TWI759772B (zh) | 2020-06-19 | 2020-06-19 | 快速周邊組件互連資料傳輸控制系統 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TWI759772B (zh) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101588285A (zh) * | 2009-06-24 | 2009-11-25 | 成都市华为赛门铁克科技有限公司 | 一种非透明传输的实现方法、非透明桥和通信系统 |
| CN101882126A (zh) * | 2010-07-13 | 2010-11-10 | 中国科学院计算技术研究所 | 多个HT总线到单个PCIe总线的桥接装置及其方法 |
| US20140281069A1 (en) * | 2013-03-15 | 2014-09-18 | Avalanche Technology, Inc. | Multi root shared peripheral component interconnect express (pcie) end point |
| TW201619834A (zh) * | 2014-11-18 | 2016-06-01 | 財團法人工業技術研究院 | 記憶體映射方法和記憶體映射系統 |
| CN107391403A (zh) * | 2017-07-28 | 2017-11-24 | 郑州云海信息技术有限公司 | 一种存储设备中多路控制器间的通信方法及装置 |
| US20180052793A1 (en) * | 2016-01-13 | 2018-02-22 | Huawei Technologies Co., Ltd. | Switching Device, Peripheral Component Interconnect Express System, and Method for Initializing Peripheral Component Interconnect Express System |
| TW201945955A (zh) * | 2018-03-09 | 2019-12-01 | 南韓商三星電子股份有限公司 | 適應性介面儲存裝置以及儲存系統 |
-
2020
- 2020-06-19 TW TW109120942A patent/TWI759772B/zh active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101588285A (zh) * | 2009-06-24 | 2009-11-25 | 成都市华为赛门铁克科技有限公司 | 一种非透明传输的实现方法、非透明桥和通信系统 |
| CN101882126A (zh) * | 2010-07-13 | 2010-11-10 | 中国科学院计算技术研究所 | 多个HT总线到单个PCIe总线的桥接装置及其方法 |
| US20140281069A1 (en) * | 2013-03-15 | 2014-09-18 | Avalanche Technology, Inc. | Multi root shared peripheral component interconnect express (pcie) end point |
| TW201619834A (zh) * | 2014-11-18 | 2016-06-01 | 財團法人工業技術研究院 | 記憶體映射方法和記憶體映射系統 |
| US20180052793A1 (en) * | 2016-01-13 | 2018-02-22 | Huawei Technologies Co., Ltd. | Switching Device, Peripheral Component Interconnect Express System, and Method for Initializing Peripheral Component Interconnect Express System |
| CN107391403A (zh) * | 2017-07-28 | 2017-11-24 | 郑州云海信息技术有限公司 | 一种存储设备中多路控制器间的通信方法及装置 |
| TW201945955A (zh) * | 2018-03-09 | 2019-12-01 | 南韓商三星電子股份有限公司 | 適應性介面儲存裝置以及儲存系統 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202201239A (zh) | 2022-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI621022B (zh) | 於多重電纜ｐｃｉ快捷ｉｏ互連中實施電纜故障切換 | |
| JP2018046305A5 (zh) | ||
| EP2854369A1 (en) | Method and apparatus for detecting interface connection between devices | |
| JP2018125044A5 (zh) | ||
| TWI619316B (zh) | 適用於連接不同類型連接埠的通用序列匯流排之集線裝置及其方法 | |
| CN101710314A (zh) | 高速外围部件互连交换控制器及其实现方法 | |
| JP4937900B2 (ja) | 接続された装置の検知された伝送方向に依存した、送信器又は受信器としての通信ポートの自動設定 | |
| WO2017219840A1 (zh) | 设备端口的检测方法及装置 | |
| US20150301970A1 (en) | Verifying runtime switch-over between multiple i/o protocols on shared i/o connection | |
| WO2014194459A1 (zh) | 抑制PCIe走光纤通信输出噪声的方法、装置及通信节点 | |
| JP2013161477A (ja) | 拡張コネクタを備えたマザーボード | |
| US20030229738A1 (en) | Controller interface | |
| TWI759772B (zh) | 快速周邊組件互連資料傳輸控制系統 | |
| TWI743851B (zh) | 快速周邊組件互連插槽檢測系統 | |
| CN113806273B (zh) | 快速周边组件互连数据传输控制系统 | |
| TWI714243B (zh) | Usb積體電路 | |
| US9811496B2 (en) | Method and apparatus for detecting interface connection between devices | |
| CN217008204U (zh) | 基于龙芯双系统平台的主控板 | |
| TW202314504A (zh) | 快速週邊組件互連介面的自我測試系統及其方法 | |
| TWI761624B (zh) | 積體電路晶片的定址方法與系統 | |
| US11429552B2 (en) | Data link changes based on requests | |
| TW202225970A (zh) | 插槽連通性測試裝置及其測試方法 | |
| TWI648636B (zh) | C型通用序列匯流排傳輸線及傳輸裝置 | |
| TW202008857A (zh) | 印刷電路板 | |
| JP5962861B2 (ja) | 通信システム，情報処理装置及び通信制御方法 |