TW201945955A - 適應性介面儲存裝置以及儲存系統 - Google Patents

適應性介面儲存裝置以及儲存系統 Download PDF

Info

Publication number
TW201945955A
TW201945955A TW107144421A TW107144421A TW201945955A TW 201945955 A TW201945955 A TW 201945955A TW 107144421 A TW107144421 A TW 107144421A TW 107144421 A TW107144421 A TW 107144421A TW 201945955 A TW201945955 A TW 201945955A
Authority
TW
Taiwan
Prior art keywords
storage
interface
state
storage device
adaptive
Prior art date
Application number
TW107144421A
Other languages
English (en)
Other versions
TWI796398B (zh
Inventor
史蒂芬 Ｇ 菲斯契爾
桑龐 保羅 歐拉利格
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW201945955A publication Critical patent/TW201945955A/zh
Application granted granted Critical
Publication of TWI796398B publication Critical patent/TWI796398B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G06F13/287—Multiplexed DMA
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G06F3/0607—Improving or facilitating administration, e.g. storage management by facilitating the process of upgrading existing storage systems, e.g. for improving compatibility between host and storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4208—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being a system bus, e.g. VME bus, Futurebus, Multibus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4295—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using an embedded synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G06F3/0611—Improving I/O performance in relation to response time
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0661—Format or protocol conversion arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0683—Plurality of storage devices
    • G06F3/0685—Hybrid storage combining heterogeneous device types, e.g. hierarchical storage, hybrid arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Hardware Design (AREA)
  • Information Transfer Systems (AREA)
  • Bus Control (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

本發明揭露一種適應性介面儲存裝置。在一些實施例中，適應性介面儲存裝置包括：後儲存介面連接器；可調式電路，連接至後儲存介面連接器；第一多工器，連接至可調式電路；以及前儲存介面連接器，連接至第一多工器。適應性介面儲存裝置可被配置成在第一狀態中或在第二狀態中運作。適應性介面儲存裝置可被配置成：在所述第一狀態中，在所述前儲存介面連接器處根據第一儲存協定呈現裝置側儲存介面，且在所述第二狀態中，在所述前儲存介面連接器處根據與第一儲存協定不同的第二儲存協定呈現裝置側儲存介面。

Description

儲存裝置的適應性介面
根據本發明實施例的一個或多個態樣是有關於持久性儲存器，且更具體而言是有關於具有可配置儲存介面的儲存裝置。
持久性儲存裝置可用於各種應用中且可與各種介面搭配運作。在一些應用中，在使用多個不同的介面的系統中維持支援不同儲存介面的儲存裝置的庫存可不方便。
因此，需要能夠與不同的儲存介面搭配操作的儲存裝置。
根據本發明實施例，提供一種適應性介面儲存裝置，所述適應性介面儲存裝置包括：後儲存介面連接器；可調式電路，連接至所述後儲存介面連接器；第一路由電路，連接至所述可調式電路；以及前儲存介面連接器，連接至所述第一多工器；所述適應性介面儲存裝置被配置成在第一狀態中或在第二狀態中運作，所述適應性介面儲存裝置被配置成：在所述第一狀態中，在所述前儲存介面連接器處根據第一儲存協定呈現裝置側儲存介面，且在所述第二狀態中，在所述前儲存介面連接器處根據與所述第一儲存協定不同的第二儲存協定呈現裝置側儲存介面。
在一個實施例中，所述適應性介面儲存裝置包括第一高速周邊組件互連（Peripheral Component Interconnect Express，PCIe）端點及第二PCIe端點，且所述第一路由電路是第一多工器，所述第一多工器包括第一多工器通道及第二多工器通道，所述第一多工器通道具有連接至所述前儲存介面連接器的第一多工器通道共用埠，所述第二多工器通道具有：第二多工器通道共用埠，連接至所述前儲存介面連接器；第二多工器通道第一可選擇埠，連接至所述第一PCIe端點；及第二多工器通道第二可選擇埠，連接至所述第二PCIe端點。
在一個實施例中，所述第一多工器通道具有連接至所述第一PCIe端點的第一多工器通道第一可選擇埠。
在一個實施例中，所述第一多工器通道具有第一多工器通道第二可選擇埠，所述第一多工器通道第二可選擇埠是不連接的，在所述第一狀態中，選擇所述第一多工器通道第一可選擇埠，且在所述第二狀態中，選擇所述第一多工器通道第一可選擇埠。
在一個實施例中，所述第一儲存協定是高速非揮發性記憶體（Non-volatile memory express，NVMe）。
在一個實施例中，所述可調式電路連接至所述前儲存介面連接器的第一多個導體，且所述可調式電路被配置成在所述第二狀態中在所述第一多個導體處呈現乙太網路介面。
在一個實施例中，所述第二儲存協定是所述乙太網路介面上的網路結構上NVMe。
在一個實施例中，在所述第一狀態中，選擇所述第二多工器通道第一可選擇埠。
在一個實施例中，在所述第二狀態中，選擇所述第二多工器通道第二可選擇埠。
在一個實施例中，所述適應性介面儲存裝置更被配置成，在所述第二狀態中，在所述前儲存介面連接器處呈現PCIe控制平面介面。
在一個實施例中，所述第一PCIe端點是四通路PCIe端點，所述第二PCIe端點是四通路PCIe端點，且所述第二多工器通道共用埠具有兩個輸入通路及兩個輸出通路。
在一個實施例中，所述可調式電路是具有配置埠的可程式化可調式電路，且被配置成在系統起動時經由所述配置埠載入位元檔案。
在一個實施例中，所述第一路由電路是第一多工器，且所述適應性介面儲存裝置更包括：第一位元檔案記憶體；第二位元檔案記憶體；以及第二多工器，所述第二多工器具有：第二多工器共用埠，連接至所述配置埠；第二多工器第一可選擇埠，連接至所述第一位元檔案記憶體；及第二多工器第二可選擇埠，連接至所述第二位元檔案記憶體。
在一個實施例中，在所述第一狀態中，選擇所述第二多工器第一可選擇埠，且在所述第二狀態中，選擇所述第二多工器第二可選擇埠。
在一個實施例中，所述前儲存介面連接器是U.2連接器。
在一個實施例中，所述適應性介面儲存裝置包括狀態控制輸入，所述狀態控制輸入被配置成接收訊號以在所述第一狀態與所述第二狀態之間做出選擇。
在一個實施例中，所述前儲存介面連接器是具有E6接腳的U.2連接器，且所述狀態控制輸入是所述E6接腳。
根據本發明實施例，提供一種適應性介面儲存裝置，所述適應性介面儲存裝置包括：前儲存介面連接器；以及持久性儲存器，所述適應性介面儲存裝置被配置成在第一狀態中或在第二狀態中運作，所述適應性介面儲存裝置被配置成：在所述第一狀態中，在所述前儲存介面連接器處呈現裝置側NVMe儲存介面，且在所述第二狀態中，在所述前儲存介面連接器處呈現裝置側網路結構上NVMe儲存介面。
根據本發明實施例，提供一種儲存系統，所述儲存系統包括：底架；以及適應性介面儲存裝置，所述適應性介面儲存裝置包括：後儲存介面連接器；可調式電路，連接至所述後儲存介面連接器；及第一路由電路，連接至所述可調式電路；前儲存介面連接器，連接至所述第一路由電路，且所述適應性介面儲存裝置被配置成在第一狀態中或在第二狀態中運作，所述適應性介面儲存裝置被配置成：在所述第一狀態中，在所述前儲存介面連接器處根據第一儲存協定呈現裝置側儲存介面，且在所述第二狀態中，在所述前儲存介面連接器處根據與所述第一儲存協定不同的第二儲存協定呈現裝置側儲存介面。
在一個實施例中，所述適應性介面儲存裝置更包括狀態控制輸入，所述狀態控制輸入被配置成接收訊號以在所述第一狀態與所述第二狀態之間做出選擇，且所述底架被硬佈線成將選擇所述第一狀態的訊號供應至所述狀態控制輸入。
下文結合附圖所述的詳細說明旨在作為對根據本發明提供的適應性介面儲存裝置的示例性實施例的說明，並不旨在表示可解釋或利用本發明的唯一形式。本說明結合所說明的實施例陳述本發明的特徵。然而應理解，相同或等效的功能及結構可藉由亦旨在囊括於本發明範疇內的不同的實施例來實現。如本文中別處所意指，相似的元件編號旨在指示相似的元件或特徵。
參考圖1，在一些實施例中，適應性介面儲存裝置包括後儲存介面連接器105、可調式電路110、前儲存介面連接器115以及連接於前儲存介面連接器115與可調式電路110之間的前多工器120。該些元件可用作可經由後儲存介面連接器105連接至固定介面儲存裝置（諸如，高速非揮發性記憶體（NVMe）固態驅動器（solid state drive，SSD））107的配接器模組，且對於主機底架而言相當於能夠支援一個以上儲存介面的儲存裝置。前多工器可以是路由或交換電路的實例，其通常可以是將訊號路由至數個可用路徑中的一者的任何適合的電路。若兩個以上路徑是可用的，則可使用路由元件（諸如，高速周邊組件互連（PCIe）交換機）。在一個實例中，路由可僅在兩個元件之間進行。
在一些實施例中，適應性介面儲存裝置可遵循：（i）3.5英寸硬驅動器形狀因數（或「大形狀因數」（large form factor，LFF））標準；或（ii）2.5英寸硬驅動器形狀因數（或小形狀因數（small form factor，SFF））標準；或（iii）標準PCIe卡形狀因數，例如全高度全長度（full-height, full length，FH-FL）卡輪廓、或全高度半長度（full-height, half length，FH-HL）輪廓。
如本文中所使用，「儲存介面」是位於（i）儲存裝置（例如持久性儲存裝置，諸如硬驅動器或固態驅動器）與（ii）主機（諸如，連接至儲存裝置的母板或處理器）之間的介面。在一些實施例中，主機是為儲存裝置提供電力及機械支撐（例如，安裝及冷卻）的底架，且所述主機連接至儲存裝置且提供另一主機（例如，伺服器）與儲存裝置之間的連接。在連接時，在持久性儲存裝置與主機之間的儲存介面處，主機可將「主機側儲存介面」（例如，主機側NVMe儲存介面）呈現給儲存裝置（例如，主機可將命令（例如，讀取命令或寫入命令）經由NVMe介面發送至儲存裝置），且儲存裝置可將「裝置側儲存介面」（例如，裝置側NVMe儲存介面）呈現給主機。舉另一實例，儲存介面可以是網路結構上NVMe。
可調式電路110可以是可程式化邏輯電路，諸如現場可程式化閘陣列（FPGA）。圖1的實施例可更包括一組或多組導體，從而在可調式電路110與前儲存介面連接器115之間形成一個或多個連接（其可被稱為「乙太網路連接」）125，且在一些運作模式（或「狀態」）中，可調式電路110可被配置成在乙太網路連接125處呈現一個或多個乙太網路介面（例如，兩個乙太網路介面，如所示）。前儲存介面連接器115可以是U.2連接器，且U.2連接器的SAS埠0且SAS埠1接腳可用於進行乙太網路連接。
圖1的適應性介面儲存裝置可被配置成在兩種狀態（第一狀態及第二狀態）中的一者中運作；在第一狀態中，適應性介面儲存裝置可被配置成在前儲存介面連接器處根據第一儲存協定（例如，NVMe）呈現裝置側儲存介面，且在第二狀態中，適應性介面儲存裝置可被配置成在前儲存介面連接器115處根據第二儲存協定（例如，網路結構上NVMe）呈現裝置側儲存介面。
可在第一狀態中及在第二狀態中對前多工器120進行不同的配置以支援兩個不同的裝置側儲存介面。前多工器120可包括第一多工器通道121及第二多工器通道122，如圖1中所示。可如下文更詳細論述地對第一多工器通道121及第二多工器通道122中的每一者進行控制。在一些實施例中，前多工器120被實施為單個積體電路（例如，四心導線1:2-2:1多工器、進行訊號調節的線性轉接驅動器（諸如，可自德州儀器（Texas Instruments）獲得的模型SN65LVCP114積體電路））。
如本文中所使用，多工器是具有單個共用埠、兩個或更多個可選擇埠以及選擇輸入的裝置。在操作中，根據在選擇輸入處接收到的選擇訊號，多工器連接共用埠與可選擇埠中的一個埠（其可被稱為「所選擇的埠」），亦即形成所述共用埠與所述可選擇埠中的一個埠之間的連接。每一埠可以是一個通路寬或數個通路寬。埠的所有通路可以是輸入通路或輸出通路，或者埠可包括輸入通路與輸出通路的組合。具有共用輸入埠（不具有輸出通路）及多個可選擇輸出通路的多工器亦可被稱為解多工器。具有數個通路寬的共用埠的多工器可等效於多個多工器（其可被稱為「多工器通道」），每一多工器通道具有較少的通路（使得多工器通道的通路的總數目等於多工器的通路的數目，所述多工器的通路等效於所述），且具有共享的選擇輸入連接（亦即，每一者具有其連接至同一選擇訊號源的選擇輸入）。在一些實施例中，多個多工器通道可包括於單個積體電路中（諸如，可自德州儀器獲得的模型SN65LVCP114積體電路）。舉例而言，此積體電路可包括四個獨立的通道（每一通道為一個通路寬）且每一通道分別具有獨立的選擇輸入，使得所述積體電路可具有四個選擇輸入。
如此，若採用四心導線1:2-2:1多工器、進行訊號調節的線性轉接驅動器（諸如，可自德州儀器獲得的模型SN65LVCP114），則其可被稱為單個多工器（例如，前多工器120），或被稱為兩個多工器通道（第一多工器通道121及第二多工器通道122），或被稱為八個多工器通道，每一多工器通道為一個通路寬（總共提供四個輸入通路及四個輸出通路）。
可調式電路110可包括第一PCIe端點141及第二PCIe端點142，所述兩個端點可在前儲存介面連接器115處形成裝置側儲存介面的實施方案的一部分，或形成控制平面介面的實施方案的一部分，如下文更詳細地論述。可調式電路110亦可包括一個或多個PCIe根埠（或根複合體）150，以用於針對可連接至後儲存介面連接器105的固定介面儲存裝置107在後儲存介面連接器105處實施主機側儲存介面。
參考圖2A，在一些實施例中，當適應性介面儲存裝置在第一狀態中運作時，選擇第一多工器通道的第一可選擇埠且選擇第二多工器通道的第一可選擇埠。在圖2A中，為易於理解起見，圖式中省略了終接於第一多工器通道的第二可選擇埠處的線及終接於第二多工器通道的第二可選擇埠處的線來對此配置加以說明，但可存在在其他情況中（例如，當適應性介面儲存裝置在第二狀態中運作時）形成連接的導體。可不存在第二PCIe端點142（由於可調式電路110的程式化（如下文更詳細地論述）），或者可存在第二PCIe端點142但不予使用（由於第二多工器通道的第二可選擇埠未被選擇）。類似地，當適應性介面儲存裝置在第一狀態中運作時，乙太網路連接125不可操作（由於可調式電路110的程式化）；為易於理解起見，圖2A中省略了表示（例如，在圖1中）乙太網路連接125的線來對此加以說明，但可存在該些連接所採用的導體（例如，當適應性介面儲存裝置在第二狀態中運作時）。
在第一狀態中，在前儲存介面連接器115處呈現的裝置側儲存介面可以是NVMe。適應性介面儲存裝置可自主機（例如，連接至適應性介面儲存裝置的底架殼體的主機，如下文更詳細地論述）接收NVMe命令，且可將命令經由前多工器120、可調式電路110及後儲存介面連接器105轉送至固定介面儲存裝置107。固定介面儲存裝置107可處理每一命令，且因應於所接收到的每一命令而經由後儲存介面連接器105發送命令回應，適應性介面儲存裝置可將所述命令回應經由可調式電路110、前多工器120及前儲存介面連接器115轉送回至主機。適應性介面儲存裝置可將1x4 NVMe裝置側儲存介面呈現給主機。第一PCIe端點141可以是1x4 PCIe端點；1x4 NVMe裝置側儲存介面的四個通路中的兩者（例如，前兩個通路，通路0及通路1）可經由第一多工器通道121連接至第一PCIe端點141，且1x4 NVMe裝置側儲存介面的四個通路中的另外兩者（例如，第三通路及第四通路，通路2及通路3）可經由第二多工器通道122連接至第一PCIe端點141。
參考圖2B，在一些實施例中，當適應性介面儲存裝置在第二狀態中運作時，選擇第一多工器通道的第一可選擇埠且選擇第二多工器通道的第二可選擇埠。在圖2B中，為易於理解起見，圖式中省略了終接於第一多工器通道的第二可選擇埠處的線及終接於第二多工器通道的第一可選擇埠處的線來對此配置加以說明，但可存在在其他情況中（例如，當適應性介面儲存裝置在第一狀態中運作時）形成所述連接的導體。
在第二狀態中，在前儲存介面連接器115處呈現的裝置側儲存介面可以是一個或多個乙太網路連接125上的網路結構上NVMe。適應性介面儲存裝置可經由乙太網路連接125接收網路結構上NVMe命令，並可將命令經由可調式電路110及後儲存介面連接器105轉送至固定介面儲存裝置107。可調式電路110可包括乙太網路NVMe橋接器210，以用於進行前儲存介面連接器115處所採用的網路結構上NVMe儲存協定與後儲存介面連接器105處所採用的NVMe儲存協定之間的轉換。
如當適應性介面儲存裝置在第一狀態中運作時的情形一樣，當適應性介面儲存裝置在第二狀態中運作時，固定介面儲存裝置107可處理其接收到的每一命令，並針對所接收到的每一命令經由後儲存介面連接器105發送命令回應，適應性介面儲存裝置可將所述命令回應經由可調式電路110及前儲存介面連接器115轉送回至主機。適應性介面儲存裝置可將網路結構上NVMe裝置側儲存介面呈現給主機。
當適應性介面儲存裝置在第二狀態中運作時，第一PCIe端點141可以是1x4 PCIe端點且第二PCIe端點142亦可以是1x4 PCIe端點；第一PCIe端點141與第二PCIe端點142可經由第一多工器通道121及第二多工器通道122在前儲存介面連接器115處共同呈現兩個x2（2x2）PCIe鏈路以用於控制平面操作。該些控制平面操作可包括例如更新固定介面儲存裝置107中的抹除碼，或對適應性介面儲存裝置中的韌體進行升級。
如可自圖2A及圖2B看到，在適應性介面儲存裝置的第一狀態中及在適應性介面儲存裝置的第二狀態中，第一多工器通道121的狀態可以是相同的（且第一多工器通道121的第二可選擇埠可「不連接」，亦即，不連接至任何其他元件）；第二多工器通道122可包括於系統中以在PCIe通路經由第二多工器通道122進行連接的情況下提供延遲等化。當適應性介面儲存裝置在第一狀態中運作時及當適應性介面儲存裝置在第二狀態中運作時，適應性介面儲存裝置可將主機側1x4 NVMe儲存介面呈現給固定介面儲存裝置107，固定介面儲存裝置107繼而可將裝置側1x4 NVMe儲存介面呈現給適應性介面儲存裝置。
參考圖3A及圖3B，在一些實施例中，適應性介面儲存裝置安置於底架中，如上文所述。適應性介面儲存裝置可具有接腳（例如，若前儲存介面連接器115是U.2連接器，則具有U.2連接器的E6接腳），適應性介面儲存裝置經由所述接腳來接收訊號以在第一狀態與第二狀態之間做出選擇。底架可具有配線，針對去往將在第一狀態中運作的適應性介面儲存裝置的訊號，所述配線將此接腳連接至接地（如圖3A中所示），或針對去往將在第二狀態中運作的適應性介面儲存裝置的訊號，所述配線將此接腳連接至Vdd（如圖3B中所示）。適應性介面儲存裝置中的電路系統可藉由對前多工器120進行相應的設定且對可調式電路110進行相應的程式化，來使適應性介面儲存裝置在訊號（例如，在E6接腳處接收到的訊號）所識別的狀態中運作，如下文更詳細地論述。
參考圖4，在一些實施例中，基於適應性介面儲存裝置的運作狀態來選擇由可調式電路110在起動時（經由可調式電路110的配置埠（例如，串列周邊介面（serial peripheral interface，SPI）配置埠））載入的位元檔案。舉例而言，當適應性介面儲存裝置在第一狀態中運作時，位元檔案多工器410可將可調式電路110的配置埠連接至第一記憶體421（例如，SPI快閃記憶體），第一記憶體421儲存將可調式電路110配置成在第一狀態中運作的位元檔案；且在第二狀態中，位元檔案多工器410可將可調式電路110的配置埠連接至第二記憶體422（例如，SPI快閃記憶體），第二記憶體422儲存將可調式電路110配置成在第二狀態中運作的位元檔案。如此，記憶體421可僅儲存針對第一狀態的位元檔案，且記憶體422可僅儲存針對第二狀態的位元檔案。第一記憶體421及第二記憶體422中的每一者中的位元檔案中的一者可包括PCIe部分，所述PCIe部分可被讀取至可調式電路110中並首先予以實施，使得及時對PCIe端點141、PCIe端點142及根點150進行配置以參與PCIe鏈路訓練。然後，可在PCIe鏈路訓練進行的同時對可調式電路110的其餘部分進行配置，或可在PCIe鏈路訓練成功完成之後對可調式電路110的其餘部分進行配置，或可在PCIe鏈路訓練期間及在PCIe鏈路訓練之後皆對可調式電路110的其餘部分進行配置。
使用外部硬體前多工器120（而非將由前多工器120形成的連接程式化至可調式電路110中）可避免在對可調式電路110進行配置所花費的時間較PCIe標準分配給PCIe鏈路訓練的時間長的情況下本可能會出現的問題。
應理解，儘管本文中可使用用語「第一」、「第二」、「第三」等來闡述各種元件、組件、區、層及/或區段，但該些元件、組件、區、層及/或區段不應受該些用語限制。該些用語用於對一個元件、組件、區、層或區段與另一元件、組件、區、層或區段做出區分。因此，本文中所論述的第一元件、組件、區、層或區段可被稱為第二元件、組件、區、層或區段，而此並不背離本發明概念的精神及範疇。
為易於說明起見，本文中可使用諸如「在…下方」、「在…之下」、「下部」、「在…下」、「在…上方」、「上部」等空間相對用語來闡述一個元件或特徵與另外的元件或特徵的關係，如圖中所說明。應理解，除了圖中所繪示的定向之外，該些空間相對用語亦旨在囊括裝置在使用或操作中的不同定向。舉例而言，若圖中的裝置被翻轉，則被闡述為「位於其他元件或特徵之下」或「位於其他元件或特徵下方」或「位於其他元件或特徵下」的元件將被定向成「位於其他元件或特徵上方」。因此，示例性用語「在…之下」及「在…下」可囊括上方及下方兩個定向。可以其他方式對裝置進行定向（例如，旋轉90度或處於其他定向）且應對本文中所使用的空間相對描述符加以相應的解釋。另外，亦應理解當層被稱為「位於兩個層之間時」，所述層可以是兩個層之間的唯一層，或者亦可存在一個或多個中介層。
本文中所使用的術語僅是出於闡述特定實施例的目的，並不旨在對本發明概念作出限制。如本文中所使用，用語「實質上」、「約」及類似用語用作近似用語，並不用作程度用語，且旨在解釋熟習此項技術者將瞭解的所量測值或所計算值的固有偏差。
如本文中所使用，單數形式「一（a/an）」亦旨在包括複數形式，除非上下文另有明確指示。更應理解，本說明書中所使用的用語「包括（comprises/comprising）」規定存在所述的特徵、整數、步驟、操作、元件及/或組件，但並不排除存在且並不排除附加有一個或多個其他的特徵、整數、步驟、操作、元件、組件及/或其群組。如本文中所使用，用語「及/或」包括相關聯的所列舉物項中的一者或多者的任何及所有組合。諸如「…中的至少一者」等冠於一系列元件之前的表達修飾一系列所有元件，並不修飾一系列元件中的個別元件。此外，在闡述本發明概念的實施例時所使用的「可」指代「本發明的一個或多個實施例」。此外，用語「示例性」旨在指代實例或說明。如本文中所使用，用語「使用（use/using/used）」可被視為分別與用語「利用（utilize/utilizing/utilized）」同義。
應理解，當元件或層被稱為「位於另一元件或層上」、「連接至另一元件或層」、「耦合至另一元件或層」、或「鄰近於另一元件或層」時，所述元件或層可直接位於另一元件或層上、直接連接至另一元件或層，直接耦合至另一元件或層、或者直接鄰近於另一元件或層，或者可存在一個或多個中介元件或層。相比而言，當元件或層被稱為「直接位於另一元件或層上」、「直接連接至另一元件或層」、「直接耦合至另一元件或層」或「緊鄰近於另一元件或層」時，則不存在中介元件或層。
本文中所引用的任何數值範圍旨在包含涵蓋於所引用的範圍中具有相同的數值精確度的所有子範圍。舉例而言，範圍「1.0至10.0」旨在包含介於（且包含）所引用的最小值1.0與所引用的最大值10.0之間（亦即，具有等於或大於1.0的最小值及等於或小於10.0的最大值）的所有子範圍，諸如2.4至7.6。本文中所引用的任何最大數值限制旨在包含所述最大數值限制中所涵蓋的所有較低的數值限制，且本說明書中所引用的任何最小數值限制旨在包含所述最小數值限制中所涵蓋的所有較高的數值限制。
儘管本文中闡述並說明瞭適應性介面儲存裝置的示例性實施例，但熟習此項技術者將明瞭諸多潤飾及變化。因此，應理解，根據本發明的原理所建構的適應性介面儲存裝置可體現為除了本文中所具體闡述之外的形式。本發明亦界定於以下申請專利範圍及其等效形式中。
105‧‧‧後儲存介面連接器
107‧‧‧固定介面儲存裝置
110‧‧‧可調式電路
115‧‧‧前儲存介面連接器
120‧‧‧前多工器
121‧‧‧第一多工器通道
122‧‧‧第二多工器通道
125‧‧‧連接/乙太網路連接
141‧‧‧第一高速周邊組件互連端點/高速周邊組件互連端點
142‧‧‧第二高速周邊組件互連端點/高速周邊組件互連端點
150‧‧‧高速周邊組件互連根埠/根點
210‧‧‧乙太網路高速非揮發性記憶體橋接器
410‧‧‧位元檔案多工器
421‧‧‧第一記憶體/記憶體
422‧‧‧第二記憶體/記憶體
Vdd‧‧‧電壓
參考說明書、申請專利範圍及附圖將瞭解並理解本發明的該些及其他的特徵及優勢，其中：
圖1是根據本發明實施例的適應性介面儲存裝置的方塊圖。
圖2A是根據本發明實施例的適應性介面儲存裝置的方塊圖。
圖2B是根據本發明實施例的適應性介面儲存裝置的方塊圖。
圖3A是根據本發明實施例的具有適應性介面儲存裝置的底架的方塊圖。
圖3B是根據本發明實施例的具有適應性介面儲存裝置的底架的方塊圖。
圖4是根據本發明實施例的適應性介面儲存裝置的方塊圖。

Claims (20)

  1. 一種適應性介面儲存裝置，包括： 後儲存介面連接器； 可調式電路，連接至所述後儲存介面連接器； 第一路由電路，連接至所述可調式電路；以及 前儲存介面連接器，連接至第一多工器； 所述適應性介面儲存裝置被配置成在第一狀態中或在第二狀態中運作， 所述適應性介面儲存裝置被配置成： 在所述第一狀態中，在所述前儲存介面連接器處根據第一儲存協定呈現第一裝置側儲存介面，且 在所述第二狀態中，在所述前儲存介面連接器處根據與所述第一儲存協定不同的第二儲存協定呈現第二裝置側儲存介面。
  2. 如申請專利範圍第1項所述的適應性介面儲存裝置，其中： 所述可調式電路包括第一高速周邊組件互連端點及第二高速周邊組件互連端點，且 所述第一路由電路是第一多工器，所述第一多工器包括： 第一多工器通道，具有連接至所述前儲存介面連接器的第一多工器通道共用埠，以及 第二多工器通道，具有： 第二多工器通道共用埠，連接至所述前儲存介面連接器， 第一可選擇埠，連接至所述第一高速周邊組件互連端點，及 第二可選擇埠，連接至所述第二高速周邊組件互連端點。
  3. 如申請專利範圍第2項所述的適應性介面儲存裝置，其中所述第一多工器通道具有連接至所述第一高速周邊組件互連端點的第三可選擇埠。
  4. 如申請專利範圍第3項所述的適應性介面儲存裝置，其中： 所述第一多工器通道具有第四可選擇埠，所述第四可選擇埠是不連接的， 在所述第一狀態中，選擇所述第三可選擇埠，且 在所述第二狀態中，選擇所述第三可選擇埠。
  5. 如申請專利範圍第2項所述的適應性介面儲存裝置，其中所述第一儲存協定是高速非揮發性記憶體。
  6. 如申請專利範圍第2項所述的適應性介面儲存裝置，其中所述可調式電路連接至所述前儲存介面連接器的第一多個導體，且所述可調式電路被配置成在所述第二狀態中在所述第一多個導體處呈現乙太網路介面。
  7. 如申請專利範圍第6項所述的適應性介面儲存裝置，其中所述第二儲存協定是所述乙太網路介面上的網路結構上高速非揮發性記憶體。
  8. 如申請專利範圍第2項所述的適應性介面儲存裝置，其中在所述第一狀態中，選擇所述第一可選擇埠。
  9. 如申請專利範圍第8項所述的適應性介面儲存裝置，其中在所述第二狀態中，選擇所述第二可選擇埠。
  10. 如申請專利範圍第9項所述的適應性介面儲存裝置，其中所述適應性介面儲存裝置更配置成，在所述第二狀態中，在所述前儲存介面連接器處呈現高速周邊組件互連控制平面介面。
  11. 如申請專利範圍第2項所述的適應性介面儲存裝置，其中： 所述第一高速周邊組件互連端點是四通路高速周邊組件互連端點， 所述第二高速周邊組件互連端點是四通路高速周邊組件互連端點，且 所述第二多工器通道共用埠具有兩個輸入通路及兩個輸出通路。
  12. 如申請專利範圍第1項所述的適應性介面儲存裝置，其中所述可調式電路是具有配置埠的可程式化可調式電路，且被配置成在系統起動時經由所述配置埠載入位元檔案。
  13. 如申請專利範圍第12項所述的適應性介面儲存裝置，其中所述第一路由電路是第一多工器，所述適應性介面儲存裝置更包括： 第一位元檔案記憶體； 第二位元檔案記憶體；以及 第二多工器， 所述第二多工器具有： 第二多工器共用埠，連接至所述配置埠； 第一可選擇埠，連接至所述第一位元檔案記憶體；及 第二可選擇埠，連接至所述第二位元檔案記憶體。
  14. 如申請專利範圍第13項所述的適應性介面儲存裝置，其中， 在所述第一狀態中，選擇所述第一可選擇埠，且 在所述第二狀態中，選擇所述第二可選擇埠。
  15. 如申請專利範圍第1項所述的適應性介面儲存裝置，其中所述前儲存介面連接器是U.2連接器。
  16. 如申請專利範圍第1項所述的適應性介面儲存裝置，更包括狀態控制輸入，所述狀態控制輸入被配置成接收訊號以在所述第一狀態與所述第二狀態之間做出選擇。
  17. 如申請專利範圍第16項所述的適應性介面儲存裝置，其中所述前儲存介面連接器是具有E6接腳的U.2連接器，且所述狀態控制輸入是所述E6接腳。
  18. 一種適應性介面儲存裝置，包括： 前儲存介面連接器；及 持久性儲存器， 所述適應性介面儲存裝置被配置成在第一狀態中或在第二狀態中運作，所述適應性介面儲存裝置被配置成： 在所述第一狀態中，在所述前儲存介面連接器處呈現第一裝置側高速非揮發性記憶體儲存介面，且 在所述第二狀態中，在所述前儲存介面連接器處呈現第二裝置側網路結構上高速非揮發性記憶體儲存介面。
  19. 一種儲存系統，包括： 底架；以及 適應性介面儲存裝置， 所述適應性介面儲存裝置包括： 後儲存介面連接器； 可調式電路，連接至所述後儲存介面連接器； 第一路由電路，連接至所述可調式電路；及 前儲存介面連接器，連接至所述第一路由電路，且 其中所述適應性介面儲存裝置被配置成在第一狀態中或在第二狀態中運作，在所述第一狀態中，在所述前儲存介面連接器處根據第一儲存協定呈現第一裝置側儲存介面，且在所述第二狀態中，在所述前儲存介面連接器處根據與所述第一儲存協定不同的第二儲存協定呈現第二裝置側儲存介面。
  20. 如申請專利範圍第19項所述的儲存系統，其中： 所述適應性介面儲存裝置更包括狀態控制輸入，所述狀態控制輸入被配置成接收訊號以在所述第一狀態與所述第二狀態之間做出選擇，且 所述底架被硬佈線成將選擇所述第一狀態的訊號供應至所述狀態控制輸入。
TW107144421A 2018-03-09 2018-12-11 適應性介面儲存裝置以及儲存系統 TWI796398B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862641246P 2018-03-09 2018-03-09
US62/641,246 2018-03-09
US16/020,923 2018-06-27
US16/020,923 US10521378B2 (en) 2018-03-09 2018-06-27 Adaptive interface storage device with multiple storage protocols including NVME and NVME over fabrics storage devices

Publications (2)

Publication Number Publication Date
TW201945955A true TW201945955A (zh) 2019-12-01
TWI796398B TWI796398B (zh) 2023-03-21

Family

ID=67842668

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107144421A TWI796398B (zh) 2018-03-09 2018-12-11 適應性介面儲存裝置以及儲存系統

Country Status (5)

Country Link
US (4) US10521378B2 (zh)
JP (1) JP7206130B2 (zh)
KR (1) KR102457658B1 (zh)
CN (2) CN114398305B (zh)
TW (1) TWI796398B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI759772B (zh) * 2020-06-19 2022-04-01 英業達股份有限公司 快速周邊組件互連資料傳輸控制系統

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11983138B2 (en) 2015-07-26 2024-05-14 Samsung Electronics Co., Ltd. Self-configuring SSD multi-protocol support in host-less environment
US10346041B2 (en) 2016-09-14 2019-07-09 Samsung Electronics Co., Ltd. Method for using BMC as proxy NVMeoF discovery controller to provide NVM subsystems to host
US10210123B2 (en) 2016-07-26 2019-02-19 Samsung Electronics Co., Ltd. System and method for supporting multi-path and/or multi-mode NMVe over fabrics devices
US11461258B2 (en) 2016-09-14 2022-10-04 Samsung Electronics Co., Ltd. Self-configuring baseboard management controller (BMC)
US10372659B2 (en) 2016-07-26 2019-08-06 Samsung Electronics Co., Ltd. Multi-mode NMVE over fabrics devices
US11144496B2 (en) 2016-07-26 2021-10-12 Samsung Electronics Co., Ltd. Self-configuring SSD multi-protocol support in host-less environment
US10521378B2 (en) * 2018-03-09 2019-12-31 Samsung Electronics Co., Ltd. Adaptive interface storage device with multiple storage protocols including NVME and NVME over fabrics storage devices
CN111383154A (zh) * 2020-04-02 2020-07-07 广东金宇恒软件科技有限公司 一种数据接口及便于管理的公共财政预算管理一体化平台系统
US11770271B2 (en) 2020-08-21 2023-09-26 Samsung Electronics Co., Ltd. Data center

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050251609A1 (en) * 2004-05-04 2005-11-10 Horng-Yee Chou Removable peripheral device
CN100479368C (zh) * 2007-06-15 2009-04-15 中兴通讯股份有限公司 交换机防火墙插板
US9736012B2 (en) * 2008-11-14 2017-08-15 Dell Products, Lp System and method for sharing storage resources
US9471484B2 (en) * 2012-09-19 2016-10-18 Novachips Canada Inc. Flash memory controller having dual mode pin-out
US20140089609A1 (en) 2012-09-26 2014-03-27 Advanced Micro Devices, Inc. Interposer having embedded memory controller circuitry
KR101744465B1 (ko) * 2013-11-26 2017-06-07 인텔 코포레이션 데이터를 저장하기 위한 방법 및 장치
EP3117583A4 (en) * 2014-03-08 2017-11-01 Diamanti, Inc. Methods and systems for converged networking and storage
US9304690B2 (en) * 2014-05-07 2016-04-05 HGST Netherlands B.V. System and method for peer-to-peer PCIe storage transfers
US9684575B2 (en) 2014-06-23 2017-06-20 Liqid Inc. Failover handling in modular switched fabric for data storage systems
US9842075B1 (en) * 2014-09-12 2017-12-12 Amazon Technologies, Inc. Presenting multiple endpoints from an enhanced PCI express endpoint device
CN104572555B (zh) * 2014-12-15 2017-08-11 浙江大学 可重构自适应接口电路
US9767856B2 (en) 2015-02-10 2017-09-19 Netapp, Inc. High density storage device system
US10114778B2 (en) * 2015-05-08 2018-10-30 Samsung Electronics Co., Ltd. Multi-protocol IO infrastructure for a flexible storage platform
US10572426B2 (en) * 2015-06-02 2020-02-25 Nxp Usa, Inc. System-level redundancy in PCI express equipment
CN106339343B (zh) 2015-07-10 2021-03-26 爱思开海力士有限公司 快速外设组件互联卡
US20170068628A1 (en) * 2015-09-08 2017-03-09 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Reducing ethernet latency in a multi-server chassis
WO2017100941A1 (en) * 2015-12-18 2017-06-22 Nanoport Technology Inc. Protocol selection
US10235314B2 (en) 2015-12-28 2019-03-19 EMC IP Holding Company LLC Fabric for modular solid-state storage systems
US10210121B2 (en) 2016-01-27 2019-02-19 Quanta Computer Inc. System for switching between a single node PCIe mode and a multi-node PCIe mode
US10289560B2 (en) * 2016-03-10 2019-05-14 Toshiba Memory Corporation Switch module and storage system
US10210123B2 (en) * 2016-07-26 2019-02-19 Samsung Electronics Co., Ltd. System and method for supporting multi-path and/or multi-mode NMVe over fabrics devices
KR102155659B1 (ko) * 2016-07-26 2020-09-14 삼성전자주식회사 멀티-모드 장치 및 그것의 동작 방법
US10346041B2 (en) * 2016-09-14 2019-07-09 Samsung Electronics Co., Ltd. Method for using BMC as proxy NVMeoF discovery controller to provide NVM subsystems to host
US20180188974A1 (en) * 2016-12-30 2018-07-05 Intel Corporation Computer program product, system, and method to allow a host and a storage device to communicate using different fabric, transport, and direct memory access protocols
US10141050B1 (en) * 2017-04-27 2018-11-27 Pure Storage, Inc. Page writes for triple level cell flash memory
CN107220195A (zh) 2017-05-26 2017-09-29 郑州云海信息技术有限公司 一种支持高密度NVMe存储的多路计算机系统架构
US11016924B2 (en) * 2018-03-01 2021-05-25 Samsung Electronics Co., Ltd. System and method for supporting multi-mode and/or multi-speed non-volatile memory (NVM) express (NVMe) over fabrics (NVMe-oF) devices
US10649940B2 (en) * 2018-03-05 2020-05-12 Samsung Electronics Co., Ltd. Modular system architecture for supporting multiple solid-state drives
US10521378B2 (en) * 2018-03-09 2019-12-31 Samsung Electronics Co., Ltd. Adaptive interface storage device with multiple storage protocols including NVME and NVME over fabrics storage devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI759772B (zh) * 2020-06-19 2022-04-01 英業達股份有限公司 快速周邊組件互連資料傳輸控制系統

Also Published As

Publication number Publication date
TWI796398B (zh) 2023-03-21
US20200097425A1 (en) 2020-03-26
CN110245104A (zh) 2019-09-17
KR102457658B1 (ko) 2022-10-24
JP2019160307A (ja) 2019-09-19
JP7206130B2 (ja) 2023-01-17
US10521378B2 (en) 2019-12-31
US20210141752A1 (en) 2021-05-13
US10901927B2 (en) 2021-01-26
KR20190106660A (ko) 2019-09-18
US20190278725A1 (en) 2019-09-12
CN114398305B (zh) 2023-05-23
CN110245104B (zh) 2022-02-01
CN114398305A (zh) 2022-04-26
US11775462B2 (en) 2023-10-03
US20230401165A1 (en) 2023-12-14

Similar Documents

Publication Publication Date Title
TW201945955A (zh) 適應性介面儲存裝置以及儲存系統
CN110245098B (zh) 自适应接口高可用性存储设备
KR102392204B1 (ko) 멀티-모드 및/또는 멀티-속도 NVMe-oF 장치들을 지원하는 시스템 및 방법
TWI744238B (zh) 快速週邊組件互連卡
US11157200B2 (en) Communicating over portions of a communication medium
JP5681704B2 (ja) 設定可能モジュールおよびメモリサブシステム
KR20190106680A (ko) 멀티-모드 및/또는 멀티-속도 NVMe-oF 장치
JP5533963B2 (ja) 構成可能な入出力ポートを伴うメモリモジュール
US20170109297A1 (en) I/o bus shared memory system
US20210281488A1 (en) Configuring computing nodes in a three-dimensional mesh topology
KR102527832B1 (ko) 호스트의 개입 없이 외부 장치와 피어-투-피어 통신을 수행하는 스토리지 장치
TW201531928A (zh) 具有多個接合墊及／或發射器的單一輸入／輸出單元
TWI579762B (zh) 固態硬碟控制電路及相關的固態硬碟裝置與固態硬碟存取系統