JPH06311064A - 電子チューナ - Google Patents
電子チューナInfo
- Publication number
- JPH06311064A JPH06311064A JP9770693A JP9770693A JPH06311064A JP H06311064 A JPH06311064 A JP H06311064A JP 9770693 A JP9770693 A JP 9770693A JP 9770693 A JP9770693 A JP 9770693A JP H06311064 A JPH06311064 A JP H06311064A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- lock
- tuning
- terminal
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
Abstract
(57)【要約】
【目的】アンテナに強電界が印加されてもＰＬＬが誤動
作することなく正常に選局動作ができるようにする。 【構成】ＰＬＬ２６のロック端子２６ｂと高周波増幅回
路６，２０のＡＧＣ信号入力部との間にスイッチングト
ランジスタＴＲを設け、アンロックモード時にはロック
端子２６ｂからのアンロック信号に応答してスイッチン
グトランジスタＴＲをオンにして高周波増幅回路６，２
０にはＡＧＣ信号が印加されないようにし、ロックモー
ド時にはロック端子２６ｂからのロック信号に応答して
スイッチングトランジスタＴＲをオフにして高周波増幅
回路６，２０にはＡＧＣ信号が印加されるように構成し
た。
作することなく正常に選局動作ができるようにする。 【構成】ＰＬＬ２６のロック端子２６ｂと高周波増幅回
路６，２０のＡＧＣ信号入力部との間にスイッチングト
ランジスタＴＲを設け、アンロックモード時にはロック
端子２６ｂからのアンロック信号に応答してスイッチン
グトランジスタＴＲをオンにして高周波増幅回路６，２
０にはＡＧＣ信号が印加されないようにし、ロックモー
ド時にはロック端子２６ｂからのロック信号に応答して
スイッチングトランジスタＴＲをオフにして高周波増幅
回路６，２０にはＡＧＣ信号が印加されるように構成し
た。
Description
【０００１】
【産業上の利用分野】本発明は、テレビジョン受像機と
かビデオテープレコーダなどに使用される電子チューナ
に関する。
かビデオテープレコーダなどに使用される電子チューナ
に関する。
【０００２】
【従来の技術】図２は従来例の電子チューナのブロック
図であり、この電子チューナは、ＵＨＦとＶＨＦ両用の
ものであって、ＵＨＦを受信する場合は、アンテナで受
信されたＵＨＦ受信信号を、アンテナ受信信号のＵＨＦ
／ＶＨＦ共通入力部２、入力同調回路４、高周波増幅回
路６、段間複同調回路８、混合回路１０、ＩＦ同調回路
１２、混合回路１４、同調回路１６を経て端子１７から
ＵＨＦの中間周波出力として出力し、ＶＨＦを受信する
場合は、アンテナで受信されたＶＨＦ受信信号を、同様
に、ＵＨＦ／ＶＨＦ共通入力部２、入力同調回路１８、
高周波増幅回路２０、段間複同調回路２２、混合回路１
４、同調回路１６を経て端子１７からＶＨＦの中間周波
出力として出力するようになっている。また、この電子
チューナは、このＵＨＦ，ＶＨＦそれぞれの中間周波出
力を中間周波（ＶｉＦ）回路２４（ＳＡＷフィルタ２４
ａとＶｉＦ回路２４ｂからなる）で処理したうえでＡＧ
Ｃ信号として高周波増幅回路６，２０のＡＧＣ信号入力
部に出力して該高周波増幅回路６，２０のそれぞれにＡ
ＧＣをかけられるようになっている。
図であり、この電子チューナは、ＵＨＦとＶＨＦ両用の
ものであって、ＵＨＦを受信する場合は、アンテナで受
信されたＵＨＦ受信信号を、アンテナ受信信号のＵＨＦ
／ＶＨＦ共通入力部２、入力同調回路４、高周波増幅回
路６、段間複同調回路８、混合回路１０、ＩＦ同調回路
１２、混合回路１４、同調回路１６を経て端子１７から
ＵＨＦの中間周波出力として出力し、ＶＨＦを受信する
場合は、アンテナで受信されたＶＨＦ受信信号を、同様
に、ＵＨＦ／ＶＨＦ共通入力部２、入力同調回路１８、
高周波増幅回路２０、段間複同調回路２２、混合回路１
４、同調回路１６を経て端子１７からＶＨＦの中間周波
出力として出力するようになっている。また、この電子
チューナは、このＵＨＦ，ＶＨＦそれぞれの中間周波出
力を中間周波（ＶｉＦ）回路２４（ＳＡＷフィルタ２４
ａとＶｉＦ回路２４ｂからなる）で処理したうえでＡＧ
Ｃ信号として高周波増幅回路６，２０のＡＧＣ信号入力
部に出力して該高周波増幅回路６，２０のそれぞれにＡ
ＧＣをかけられるようになっている。
【０００３】このような電子チューナは、ＰＬＬ２６を
有している。このＰＬＬ２６は同調電圧出力端子２６
ａ、ロック端子２６ｂ、およびデータ端子２６ｃを備え
ており、そのデータ端子２６ｃに入力された受信周波数
データを所定の発振周波数データ（ＵＨＦ側、ＶＨＦ側
それぞれの発振回路２８，３２とＬＣ同調回路３０，３
４とからなる発振周波数出力回路から誘導結合３６，３
８（容量結合でもよい）で与えられるデータ）に基づい
て選局のための同調電圧信号として同調電圧出力端子２
６ａから各同調回路４，８，１２，３０；１８，２２，
３４に出力し、かつ、その発振周波数データを端子２６
ｄからの水晶基準信号と位相比較し、位相が合っていな
いときは所定の周波数に選局されていないアンロックモ
ードとして例えば５Ｖのアンロック信号を、また選局さ
れたときにはロックモードとして例えばＯＶのロック信
号をそれぞれロック端子２６ｂから図示していないテレ
ビジョン受像機とかビデオテープレコーダなどのセット
側に出力するようになっている。
有している。このＰＬＬ２６は同調電圧出力端子２６
ａ、ロック端子２６ｂ、およびデータ端子２６ｃを備え
ており、そのデータ端子２６ｃに入力された受信周波数
データを所定の発振周波数データ（ＵＨＦ側、ＶＨＦ側
それぞれの発振回路２８，３２とＬＣ同調回路３０，３
４とからなる発振周波数出力回路から誘導結合３６，３
８（容量結合でもよい）で与えられるデータ）に基づい
て選局のための同調電圧信号として同調電圧出力端子２
６ａから各同調回路４，８，１２，３０；１８，２２，
３４に出力し、かつ、その発振周波数データを端子２６
ｄからの水晶基準信号と位相比較し、位相が合っていな
いときは所定の周波数に選局されていないアンロックモ
ードとして例えば５Ｖのアンロック信号を、また選局さ
れたときにはロックモードとして例えばＯＶのロック信
号をそれぞれロック端子２６ｂから図示していないテレ
ビジョン受像機とかビデオテープレコーダなどのセット
側に出力するようになっている。
【０００４】
【発明が解決しようとする課題】ところで、アンテナに
強電界が印加された場合には、ＰＬＬ２６が誤動作して
正常な選局動作ができなくなってしまう。
強電界が印加された場合には、ＰＬＬ２６が誤動作して
正常な選局動作ができなくなってしまう。
【０００５】また、アンテナに強電界が印加された場合
には、混合回路１０，１４の出力に多くのスプリアス成
分を含むことになり、そのスプリアス成分によってもＰ
ＬＬが誤動作する。
には、混合回路１０，１４の出力に多くのスプリアス成
分を含むことになり、そのスプリアス成分によってもＰ
ＬＬが誤動作する。
【０００６】本発明では、アンテナに弱電界は勿論のこ
と強電界が印加されたような場合でも、要するにいかな
る電界状況の下でもＰＬＬが何等誤動作することなく正
常に選局動作が確実にできるようにすることを目的とし
ている。
と強電界が印加されたような場合でも、要するにいかな
る電界状況の下でもＰＬＬが何等誤動作することなく正
常に選局動作が確実にできるようにすることを目的とし
ている。
【０００７】
【課題を解決するための手段】このような目的を達成す
るために、本発明の電子チューナにおいては、同調電圧
信号に応答してアンテナの受信信号に同調動作する入力
同調段と、この入力同調段に接続されて入力同調段で同
調した受信信号を、中間周波段からＡＧＣ信号入力部に
入力されたＡＧＣ信号に応答して高周波増幅する高周波
増幅段と、同調電圧出力端子、ロック端子およびデータ
端子を備え、かつ、データ端子に入力された受信周波数
データを所定の発振周波数データに基づいて選局のため
の所定の同調電圧信号として同調電圧出力端子から前記
入力同調回路を含む他の同調段に出力し、かつ、所定の
周波数に選局されていないときにはアンロックモードで
あるとしてアンロック信号を、また選局されたときには
ロックモードとしてロック信号をそれぞれロック端子か
ら出力するＰＬＬとを備えたものであって、前記ＰＬＬ
のロック端子と高周波増幅段のＡＧＣ信号入力部との間
にスイッチング素子を設け、アンロックモード時には該
ロック端子からのアンロック信号に応答して該スイッチ
ング素子をオンにして高周波増幅段にはＡＧＣ信号が印
加されないようにし、ロックモード時には該ロック端子
からのロック信号に応答して該スイッチング素子をオフ
にして高周波増幅段にはＡＧＣ信号が印加されるように
構成したことを特徴としている。
るために、本発明の電子チューナにおいては、同調電圧
信号に応答してアンテナの受信信号に同調動作する入力
同調段と、この入力同調段に接続されて入力同調段で同
調した受信信号を、中間周波段からＡＧＣ信号入力部に
入力されたＡＧＣ信号に応答して高周波増幅する高周波
増幅段と、同調電圧出力端子、ロック端子およびデータ
端子を備え、かつ、データ端子に入力された受信周波数
データを所定の発振周波数データに基づいて選局のため
の所定の同調電圧信号として同調電圧出力端子から前記
入力同調回路を含む他の同調段に出力し、かつ、所定の
周波数に選局されていないときにはアンロックモードで
あるとしてアンロック信号を、また選局されたときには
ロックモードとしてロック信号をそれぞれロック端子か
ら出力するＰＬＬとを備えたものであって、前記ＰＬＬ
のロック端子と高周波増幅段のＡＧＣ信号入力部との間
にスイッチング素子を設け、アンロックモード時には該
ロック端子からのアンロック信号に応答して該スイッチ
ング素子をオンにして高周波増幅段にはＡＧＣ信号が印
加されないようにし、ロックモード時には該ロック端子
からのロック信号に応答して該スイッチング素子をオフ
にして高周波増幅段にはＡＧＣ信号が印加されるように
構成したことを特徴としている。
【０００８】
【作用】所定の周波数に選局されていないときは、該Ｐ
ＬＬはアンロックモードにあるから、ＰＬＬのロック端
子からのアンロック信号に応答してスイッチング素子は
オンになるから、高周波増幅段にはＡＧＣ信号がかから
ない。そして、このアンロックモードではアンテナに強
電界が印加されても高周波増幅段での増幅度は小さいか
ら、ＰＬＬおよび混合回路には何等の影響を及ぼさず、
したがって、ＰＬＬはコントロール端子から与えられる
受信周波数データに基づいて所定の選局のための正常な
同調電圧信号を出力することができる。また、その選局
の終了後はＰＬＬはロックモードとなりそのロック端子
からはロック信号が出力されるからスイッチング素子は
オフとなり、したがって、高周波増幅段にはＡＧＣがか
かるようになり、所定の高周波増幅をすることができ
る。この時点では選局が終了しているからアンテナへの
強電界の入力があってもその選局動作には何等の影響も
ない。
ＬＬはアンロックモードにあるから、ＰＬＬのロック端
子からのアンロック信号に応答してスイッチング素子は
オンになるから、高周波増幅段にはＡＧＣ信号がかから
ない。そして、このアンロックモードではアンテナに強
電界が印加されても高周波増幅段での増幅度は小さいか
ら、ＰＬＬおよび混合回路には何等の影響を及ぼさず、
したがって、ＰＬＬはコントロール端子から与えられる
受信周波数データに基づいて所定の選局のための正常な
同調電圧信号を出力することができる。また、その選局
の終了後はＰＬＬはロックモードとなりそのロック端子
からはロック信号が出力されるからスイッチング素子は
オフとなり、したがって、高周波増幅段にはＡＧＣがか
かるようになり、所定の高周波増幅をすることができ
る。この時点では選局が終了しているからアンテナへの
強電界の入力があってもその選局動作には何等の影響も
ない。
【０００９】
【実施例】以下、本発明の一実施例を図面を参照して詳
細に説明する。
細に説明する。
【００１０】図１は、本発明の実施例に係る電子チュー
ナのブロック図であり、図２の従来例に対応する部分に
は同一の符号を付している。この実施例においては、Ｐ
ＬＬ２６のロック端子２６ｂと高周波増幅回路６，２０
それぞれのＡＧＣ信号入力部との間にスイッチングトラ
ンジスタＴＲが接続されている。具体的には、このスイ
ッチングトランジスタＴＲはそのベースがバイアス／電
流制限抵抗Ｒ１を介してＰＬＬ２６のロック端子２６ｂ
に、またコレクタが高周波増幅回路６，２０のＡＧＣ信
号入力部それぞれ接続されているとともに、そのベース
はバイアス抵抗Ｒ２を介して接地されており、かつロッ
ク端子２６ｂからの５Ｖのアンロック信号がそのベース
に印加されることによってオンし、０Ｖのロック信号が
そのベースに印加されることによってオフするようにな
っている。
ナのブロック図であり、図２の従来例に対応する部分に
は同一の符号を付している。この実施例においては、Ｐ
ＬＬ２６のロック端子２６ｂと高周波増幅回路６，２０
それぞれのＡＧＣ信号入力部との間にスイッチングトラ
ンジスタＴＲが接続されている。具体的には、このスイ
ッチングトランジスタＴＲはそのベースがバイアス／電
流制限抵抗Ｒ１を介してＰＬＬ２６のロック端子２６ｂ
に、またコレクタが高周波増幅回路６，２０のＡＧＣ信
号入力部それぞれ接続されているとともに、そのベース
はバイアス抵抗Ｒ２を介して接地されており、かつロッ
ク端子２６ｂからの５Ｖのアンロック信号がそのベース
に印加されることによってオンし、０Ｖのロック信号が
そのベースに印加されることによってオフするようにな
っている。
【００１１】したがって、このＰＬＬ２６がアンロック
モードにあるときにはそれのロック端子２６ｂからのア
ンロック信号に応答してスイッチングトランジスタＴＲ
はオンになり、これによって高周波増幅回路６，２０に
はＡＧＣ信号が印加されなくなる。この状態でアンテナ
に強電界が印加されても、その強電界の高周波増幅回路
６，２０での増幅度は小さいから、ＰＬＬ２６および混
合回路１０，１４に影響を与えることがなくなり、ＰＬ
Ｌ２６からの選局のための同調電圧信号によってＵＨＦ
またはＶＨＦの選局動作が正常に行われる。
モードにあるときにはそれのロック端子２６ｂからのア
ンロック信号に応答してスイッチングトランジスタＴＲ
はオンになり、これによって高周波増幅回路６，２０に
はＡＧＣ信号が印加されなくなる。この状態でアンテナ
に強電界が印加されても、その強電界の高周波増幅回路
６，２０での増幅度は小さいから、ＰＬＬ２６および混
合回路１０，１４に影響を与えることがなくなり、ＰＬ
Ｌ２６からの選局のための同調電圧信号によってＵＨＦ
またはＶＨＦの選局動作が正常に行われる。
【００１２】また、ＰＬＬ２６からの同調電圧信号によ
って所定の選局が終了し、そして、ＰＬＬ２６からロッ
ク信号が出力されるとスイッチングトランジスタＴＲは
オフするから、高周波増幅回路６，２０にはＡＧＣがか
かるようになるが、そのときには選局が終了しているか
ら、ＰＬＬ２６による選局動作には何等の影響もない。
って所定の選局が終了し、そして、ＰＬＬ２６からロッ
ク信号が出力されるとスイッチングトランジスタＴＲは
オフするから、高周波増幅回路６，２０にはＡＧＣがか
かるようになるが、そのときには選局が終了しているか
ら、ＰＬＬ２６による選局動作には何等の影響もない。
【００１３】なお、ロック端子２６ｂには、保護ダイオ
ードＤ１のアノードが接続され、また、この保護ダイオ
ードＤ１のカソードと接地との間には保護抵抗Ｒ３が接
続されている。そして、この保護ダイオードＤ１のカソ
ード側はロック端子２６ｂ′として図示していないこの
電子チューナの金属ケースの外部に導出され、この電子
チューナを搭載したセット側の回路に接続されている。
この保護ダイオードＤ１はセット側の回路から電圧が印
加されたときに、その電圧がスイッチングトランジスタ
ＴＲのベースに印加されないようにして該スイッチング
トランジスタＴＲの誤動作を防止するようになってい
る。
ードＤ１のアノードが接続され、また、この保護ダイオ
ードＤ１のカソードと接地との間には保護抵抗Ｒ３が接
続されている。そして、この保護ダイオードＤ１のカソ
ード側はロック端子２６ｂ′として図示していないこの
電子チューナの金属ケースの外部に導出され、この電子
チューナを搭載したセット側の回路に接続されている。
この保護ダイオードＤ１はセット側の回路から電圧が印
加されたときに、その電圧がスイッチングトランジスタ
ＴＲのベースに印加されないようにして該スイッチング
トランジスタＴＲの誤動作を防止するようになってい
る。
【００１４】
【発明の効果】以上のように本発明によれば、ＰＬＬの
ロック端子と高周波増幅段のＡＧＣ信号入力部との間に
スイッチング素子を設け、アンロックモード時には該ロ
ック端子からのアンロック信号に応答して該スイッチン
グ素子をオンにして高周波増幅段にはＡＧＣ信号が印加
されないようにし、ロックモード時には該ロック端子か
らのロック信号に応答して該スイッチング素子をオフに
して高周波増幅段にはＡＧＣ信号が印加されるように構
成したから、ＰＬＬが選局動作中にアンテナに強電界が
印加されてもその強電界の高周波増幅段での増幅度は小
さいことになるから、ＰＬＬおよび混合回路には何等の
影響を及ぼさず、したがって、ＰＬＬは所定の選局のた
めの正常な動作を行うことができるとともに、選局の終
了後はＰＬＬのロック端子からはロック信号が出力され
るからスイッチング素子はオフとなり、したがって、高
周波増幅段にはＡＧＣがかかるようになり、所定の高周
波増幅をすることができ、結果、アンテナに強電界が印
加されるような場合でもＰＬＬが誤動作することなく正
常にかつ確実に選局動作ができる。
ロック端子と高周波増幅段のＡＧＣ信号入力部との間に
スイッチング素子を設け、アンロックモード時には該ロ
ック端子からのアンロック信号に応答して該スイッチン
グ素子をオンにして高周波増幅段にはＡＧＣ信号が印加
されないようにし、ロックモード時には該ロック端子か
らのロック信号に応答して該スイッチング素子をオフに
して高周波増幅段にはＡＧＣ信号が印加されるように構
成したから、ＰＬＬが選局動作中にアンテナに強電界が
印加されてもその強電界の高周波増幅段での増幅度は小
さいことになるから、ＰＬＬおよび混合回路には何等の
影響を及ぼさず、したがって、ＰＬＬは所定の選局のた
めの正常な動作を行うことができるとともに、選局の終
了後はＰＬＬのロック端子からはロック信号が出力され
るからスイッチング素子はオフとなり、したがって、高
周波増幅段にはＡＧＣがかかるようになり、所定の高周
波増幅をすることができ、結果、アンテナに強電界が印
加されるような場合でもＰＬＬが誤動作することなく正
常にかつ確実に選局動作ができる。
【図１】本発明の一実施例に係る電子チューナのブロッ
ク図である。
ク図である。
【図２】従来例の電子チューナのブロック図である。
２ ＵＨＦ／ＶＨＦ共通入力部 ４ 入力同調回路 ６ 高周波増幅回路 ８ 段間複同調回路 １０ 混合回路 １２ ＩＦ同調回路 １４ 混合回路 １６ 同調回路 １８ 入力同調回路 ２０ 高周波増幅回路 ２２ 段間複同調回路 ２４ 中間周波回路 ２６ ＰＬＬ ２６ａ 同調電圧出力端子 ２６ｂ ロック端子 ２６ｃ コンロール端子 ＴＲ スイッチングトランジスタ
Claims (2)
- 【請求項１】 同調電圧信号に応答してアンテナの受信
信号に同調動作する入力同調段と、 この入力同調段に接続されて入力同調段で同調した受信
信号を、中間周波段からＡＧＣ信号入力部に入力される
ＡＧＣ信号に応答して高周波増幅する高周波増幅段と、 同調電圧出力端子と、ロック端子と、データ端子を備
え、かつ、データ端子に入力された受信周波数データを
所定の発振周波数データに基づいて選局のための所定の
同調電圧信号として同調電圧出力端子から前記入力同調
回路を含む他の同調段に出力し、かつ、所定の周波数に
選局されていないときにはアンロックモードとしてアン
ロック信号を、また選局されたときにはロックモードと
してロック信号をそれぞれロック端子から出力するＰＬ
Ｌとを備えた電子チューナであって、 前記ＰＬＬのロック端子と高周波増幅段のＡＧＣ信号入
力部との間にスイッチング素子を設け、アンロックモー
ド時には該ロック端子からのアンロック信号に応答して
該スイッチング素子をオンにして高周波増幅段にはＡＧ
Ｃ信号が印加されないようにし、ロックモード時には該
ロック端子からのロック信号に応答して該スイッチング
素子をオフにして高周波増幅段にはＡＧＣ信号が印加さ
れるように構成したことを特徴とする電子チューナ。 - 【請求項２】 前記スイッチング素子は、スイッチング
トランジスタで構成されており、該スイッチングトラン
ジスタはベースが前記ＰＬＬのロック端子に、またコレ
クタが高周波増幅段にそれぞれ接続されており、かつロ
ック端子からのアンロック信号によってオンし、ロック
信号によってオフするものであることを特徴とする請求
項１に記載の電子チューナ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9770693A JPH06311064A (ja) | 1993-04-23 | 1993-04-23 | 電子チューナ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9770693A JPH06311064A (ja) | 1993-04-23 | 1993-04-23 | 電子チューナ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06311064A true JPH06311064A (ja) | 1994-11-04 |
Family
ID=14199367
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9770693A Pending JPH06311064A (ja) | 1993-04-23 | 1993-04-23 | 電子チューナ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06311064A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005167860A (ja) * | 2003-12-04 | 2005-06-23 | Murata Mfg Co Ltd | デジタルテレビ放送受信モジュール |
-
1993
- 1993-04-23 JP JP9770693A patent/JPH06311064A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005167860A (ja) * | 2003-12-04 | 2005-06-23 | Murata Mfg Co Ltd | デジタルテレビ放送受信モジュール |
| JP4539089B2 (ja) * | 2003-12-04 | 2010-09-08 | 株式会社村田製作所 | デジタルテレビ放送受信モジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6108050A (en) | Television tuner | |
| US7123309B2 (en) | Television tuner suitable for demodulation of both analog signals and digital signals | |
| JPH06311064A (ja) | 電子チューナ | |
| US4596044A (en) | UHF-VHF combination tuner | |
| JPH0132432Y2 (ja) | ||
| JPH0730456A (ja) | テレビジョンチューナ | |
| JP2002359788A (ja) | テレビジョン受信機 | |
| JP3765974B2 (ja) | テレビジョンチューナ | |
| JP2911136B2 (ja) | 入力同調フィルタ | |
| JP2525443Y2 (ja) | チューナ回路 | |
| US7209726B2 (en) | Switch in UHF bandpass | |
| JPH0445314Y2 (ja) | ||
| JPH066633Y2 (ja) | 電子同調チューナ | |
| KR100423406B1 (ko) | 텔레비전 튜너의 고주파 증폭 스위칭회로 | |
| EP1569337B1 (en) | Intermediate frequency circuit of television tuner | |
| JPH0230938Y2 (ja) | ||
| JPH0418490B2 (ja) | ||
| JP2798254B2 (ja) | 高周波増幅装置 | |
| JPH046274Y2 (ja) | ||
| JP2002043970A (ja) | テレビジョンチューナ | |
| JPS58993Y2 (ja) | アンテナ装置 | |
| JPH11239070A (ja) | ラジオ受信機 | |
| JPH0451722A (ja) | チューナ回路 | |
| JPS6121885Y2 (ja) | ||
| JPH11239302A (ja) | テレビジョンチューナー |