JPH06302967A - 多層回路基板 - Google Patents
多層回路基板Info
- Publication number
- JPH06302967A JPH06302967A JP5116339A JP11633993A JPH06302967A JP H06302967 A JPH06302967 A JP H06302967A JP 5116339 A JP5116339 A JP 5116339A JP 11633993 A JP11633993 A JP 11633993A JP H06302967 A JPH06302967 A JP H06302967A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- electrode
- circuit board
- electrodes
- multilayer circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】
【目的】 内部に形成されたコンデンサの静電容量を確
定させることができる多層回路基板を得る。 【構成】 多層回路基板１０は、セラミックなどで形成
される板状のベース１２を含む。ベース１２内に、第１
のコンデンサ用電極１４と第２のコンデンサ用電極１６
とを、交互に対向するように形成する。そして、第１の
コンデンサ用電極１４と第２のコンデンサ用電極１６と
の間に、静電容量を形成する。コンデンサ用電極１４，
１６を挟むようにして、形成されたコンデンサをシール
ドするためのシールド電極１８を形成する。さらに、第
１のコンデンサ用電極１４に対向してグランド電極２０
を形成し、これらの間に静電容量を形成する。グランド
電極２０とシールド電極１８とを接続する。
定させることができる多層回路基板を得る。 【構成】 多層回路基板１０は、セラミックなどで形成
される板状のベース１２を含む。ベース１２内に、第１
のコンデンサ用電極１４と第２のコンデンサ用電極１６
とを、交互に対向するように形成する。そして、第１の
コンデンサ用電極１４と第２のコンデンサ用電極１６と
の間に、静電容量を形成する。コンデンサ用電極１４，
１６を挟むようにして、形成されたコンデンサをシール
ドするためのシールド電極１８を形成する。さらに、第
１のコンデンサ用電極１４に対向してグランド電極２０
を形成し、これらの間に静電容量を形成する。グランド
電極２０とシールド電極１８とを接続する。
Description
【０００１】
【産業上の利用分野】この発明は多層回路基板に関し、
特にたとえば、基板内にコンデンサ，インダクタおよび
抵抗などの回路素子が形成され、さらに回路素子をシー
ルドするためのシールド電極が形成された多層回路基板
に関する。
特にたとえば、基板内にコンデンサ，インダクタおよび
抵抗などの回路素子が形成され、さらに回路素子をシー
ルドするためのシールド電極が形成された多層回路基板
に関する。
【０００２】
【従来の技術】図７は多層回路基板の概念を示す図解図
である。多層回路基板１は、たとえばセラミックなどで
形成されるベース２を含む。ベース２内には、複数の素
子３が形成される。これらの素子を接続することによっ
て、回路が形成される。素子３の両側あるいは片側に
は、素子３をシールドするためのシールド電極４が形成
される。
である。多層回路基板１は、たとえばセラミックなどで
形成されるベース２を含む。ベース２内には、複数の素
子３が形成される。これらの素子を接続することによっ
て、回路が形成される。素子３の両側あるいは片側に
は、素子３をシールドするためのシールド電極４が形成
される。
【０００３】多層回路基板１内にコンデンサが形成され
る場合、図８に示すように、複数のコンデンサ用電極
５，６が、交互に対向して形成される。したがって、図
９に示すように、コンデンサ用電極５およびコンデンサ
用電極６の間に静電容量が形成される。そして、コンデ
ンサ用電極５，６を挟むようにして、シールド電極４が
形成される。
る場合、図８に示すように、複数のコンデンサ用電極
５，６が、交互に対向して形成される。したがって、図
９に示すように、コンデンサ用電極５およびコンデンサ
用電極６の間に静電容量が形成される。そして、コンデ
ンサ用電極５，６を挟むようにして、シールド電極４が
形成される。
【０００４】
【発明が解決しようとする課題】しかしながら、多層回
路基板１内にコンデンサを形成した場合、図８および図
９に点線で示すように、コンデンサ用電極５，６とシー
ルド電極４との間に、浮遊容量が発生する。特に、大容
量のコンデンサを形成するほど、電極面積が大きくなる
ため、浮遊容量は大きくなる。このような浮遊容量は計
算することができず、設計通りの静電容量を得ることが
困難であった。そのため、多層回路基板１内のコンデン
サを用いた回路を設計通りに動作させることが困難であ
った。
路基板１内にコンデンサを形成した場合、図８および図
９に点線で示すように、コンデンサ用電極５，６とシー
ルド電極４との間に、浮遊容量が発生する。特に、大容
量のコンデンサを形成するほど、電極面積が大きくなる
ため、浮遊容量は大きくなる。このような浮遊容量は計
算することができず、設計通りの静電容量を得ることが
困難であった。そのため、多層回路基板１内のコンデン
サを用いた回路を設計通りに動作させることが困難であ
った。
【０００５】それゆえに、この発明の主たる目的は、内
部に形成されたコンデンサの静電容量を確定させること
ができる多層回路基板を提供することである。
部に形成されたコンデンサの静電容量を確定させること
ができる多層回路基板を提供することである。
【０００６】
【課題を解決するための手段】この発明は、内部におい
て対向する複数のコンデンサ用電極によって形成される
コンデンサと、コンデンサの少なくとも片方に形成され
るシールド電極とを含む多層回路基板において、コンデ
ンサ用電極に対向して形成されかつシールド電極に接続
されるグランド電極によって、コンデンサ用電極とグラ
ンド電極との間に静電容量を形成したことを特徴とす
る、多層回路基板である。
て対向する複数のコンデンサ用電極によって形成される
コンデンサと、コンデンサの少なくとも片方に形成され
るシールド電極とを含む多層回路基板において、コンデ
ンサ用電極に対向して形成されかつシールド電極に接続
されるグランド電極によって、コンデンサ用電極とグラ
ンド電極との間に静電容量を形成したことを特徴とす
る、多層回路基板である。
【０００７】
【作用】コンデンサ用電極とそれに対向して形成された
グランド電極との間に静電容量が形成されるため、その
静電容量は計算できるものとなる。しかも、グランド電
極はシールド電極に接続されているため、グランド電極
とシールド電極との間には浮遊容量が発生しない。
グランド電極との間に静電容量が形成されるため、その
静電容量は計算できるものとなる。しかも、グランド電
極はシールド電極に接続されているため、グランド電極
とシールド電極との間には浮遊容量が発生しない。
【０００８】
【発明の効果】この発明によれば、コンデンサ用電極と
グランド電極との間、すなわちコンデンサ用電極とシー
ルド電極との間に静電容量が形成されるため、この静電
容量がコンデンサとアースとの間のシャントコンデンサ
として働く。このシャントコンデンサの静電容量は計算
できるため、多層回路基板内に形成されるコンデンサの
静電容量を確定した値とすることができる。したがっ
て、多層回路基板内の他の素子と組み合わせた回路を設
計通りに動作させることができる。
グランド電極との間、すなわちコンデンサ用電極とシー
ルド電極との間に静電容量が形成されるため、この静電
容量がコンデンサとアースとの間のシャントコンデンサ
として働く。このシャントコンデンサの静電容量は計算
できるため、多層回路基板内に形成されるコンデンサの
静電容量を確定した値とすることができる。したがっ
て、多層回路基板内の他の素子と組み合わせた回路を設
計通りに動作させることができる。
【０００９】この発明の上述の目的，その他の目的，特
徴および利点は、図面を参照して行う以下の実施例の詳
細な説明から一層明らかとなろう。
徴および利点は、図面を参照して行う以下の実施例の詳
細な説明から一層明らかとなろう。
【００１０】
【実施例】図１はこの発明の多層回路基板の一部分の断
面を示す図解図である。多層回路基板１０は、たとえば
セラミック材料を用いて板状に形成されたベース１２を
含む。ベース１２内には、コンデンサ，インダクタおよ
び抵抗などの素子が形成され、ベース１２の表面にはト
ランジスタやＩＣなどの部品が取り付けられる。そし
て、これらの素子がベース１２表面や内部に形成された
パターン電極などで接続され、所望の回路が形成され
る。
面を示す図解図である。多層回路基板１０は、たとえば
セラミック材料を用いて板状に形成されたベース１２を
含む。ベース１２内には、コンデンサ，インダクタおよ
び抵抗などの素子が形成され、ベース１２の表面にはト
ランジスタやＩＣなどの部品が取り付けられる。そし
て、これらの素子がベース１２表面や内部に形成された
パターン電極などで接続され、所望の回路が形成され
る。
【００１１】ベース１２内にコンデンサを形成する場
合、複数のコンデンサ用電極１４，１６が形成される。
この実施例では、２つの第１のコンデンサ用電極１４の
間に第２のコンデンサ用電極１６が挟まれている。これ
らのコンデンサ用電極１４，１６の面は、ベース１２の
主面に対向するように形成される。したがって、第１の
コンデンサ用電極１４と第２のコンデンサ用電極１６と
の間に、静電容量が形成される。そして、コンデンサ用
電極１４，１６を挟むようにして、シールド電極１８が
形成されている。このシールド電極１８は、コンデンサ
用電極１４，１６をシールドするために用いられる。
合、複数のコンデンサ用電極１４，１６が形成される。
この実施例では、２つの第１のコンデンサ用電極１４の
間に第２のコンデンサ用電極１６が挟まれている。これ
らのコンデンサ用電極１４，１６の面は、ベース１２の
主面に対向するように形成される。したがって、第１の
コンデンサ用電極１４と第２のコンデンサ用電極１６と
の間に、静電容量が形成される。そして、コンデンサ用
電極１４，１６を挟むようにして、シールド電極１８が
形成されている。このシールド電極１８は、コンデンサ
用電極１４，１６をシールドするために用いられる。
【００１２】第１のコンデンサ用電極１４とシールド電
極１８との間には、グランド電極２０が形成される。こ
のグランド電極２０は、コンデンサ用電極１４に近接し
て形成され、かつシールド電極１８に接続される。グラ
ンド電極２０は、第１のコンデンサ用電極１４に対向す
るように形成される。したがって、第１のコンデンサ用
電極１４とグランド電極２０との間に、静電容量が形成
される。この静電容量は、コンデンサ用電極１４，１６
で形成されるコンデンサとアースとを接続するシャント
コンデンサとして働く。
極１８との間には、グランド電極２０が形成される。こ
のグランド電極２０は、コンデンサ用電極１４に近接し
て形成され、かつシールド電極１８に接続される。グラ
ンド電極２０は、第１のコンデンサ用電極１４に対向す
るように形成される。したがって、第１のコンデンサ用
電極１４とグランド電極２０との間に、静電容量が形成
される。この静電容量は、コンデンサ用電極１４，１６
で形成されるコンデンサとアースとを接続するシャント
コンデンサとして働く。
【００１３】この多層回路基板１０を製造するには、ベ
ース１２の材料となるセラミックグリーンシートが準備
される。このセラミックグリーンシート上に、コンデン
サ用電極，グランド電極，シールド電極，インダクタ用
電極，パターン電極などの形状に電極ペーストが印刷さ
れ、また抵抗材料が印刷される。そして、これらの電極
ペーストおよび抵抗材料が印刷されたセラミックグリー
ンシートが積層され、さらに焼成されることによって、
各電極および抵抗などが形成された多層回路基板が形成
される。層間の電極の接続は、たとえばスルーホールを
介して行われ、さらにベース１２の表面に形成されたパ
ターン電極に接続される。そして、このパターン電極に
は、たとえばトランジスタやＩＣなどの部品が取り付け
られ、所望の回路が形成される。
ース１２の材料となるセラミックグリーンシートが準備
される。このセラミックグリーンシート上に、コンデン
サ用電極，グランド電極，シールド電極，インダクタ用
電極，パターン電極などの形状に電極ペーストが印刷さ
れ、また抵抗材料が印刷される。そして、これらの電極
ペーストおよび抵抗材料が印刷されたセラミックグリー
ンシートが積層され、さらに焼成されることによって、
各電極および抵抗などが形成された多層回路基板が形成
される。層間の電極の接続は、たとえばスルーホールを
介して行われ、さらにベース１２の表面に形成されたパ
ターン電極に接続される。そして、このパターン電極に
は、たとえばトランジスタやＩＣなどの部品が取り付け
られ、所望の回路が形成される。
【００１４】この多層回路基板１０では、図２に示すよ
うに、第１のコンデンサ用電極１４と第２のコンデンサ
用電極１６との間に、静電容量Ｃが形成される。さら
に、第１のコンデンサ用電極１４とグランド電極２０と
の間に、静電容量Ｃｓが形成される。さらに、グランド
電極２０とシールド電極１８とは接続されるため、これ
らの電極の間に浮遊容量が発生しない。したがって、静
電容量Ｃおよび静電容量Ｃｓは、確定した値とすること
ができる。そのため、浮遊容量の影響のない設計通りの
静電容量を得ることができる。
うに、第１のコンデンサ用電極１４と第２のコンデンサ
用電極１６との間に、静電容量Ｃが形成される。さら
に、第１のコンデンサ用電極１４とグランド電極２０と
の間に、静電容量Ｃｓが形成される。さらに、グランド
電極２０とシールド電極１８とは接続されるため、これ
らの電極の間に浮遊容量が発生しない。したがって、静
電容量Ｃおよび静電容量Ｃｓは、確定した値とすること
ができる。そのため、浮遊容量の影響のない設計通りの
静電容量を得ることができる。
【００１５】図３は、この発明の他の多層回路基板の一
部分の断面を示す図解図である。この多層回路基板１０
では、第１のコンデンサ用電極１４，第２のコンデンサ
用電極１６および第３のコンデンサ用電極２２が形成さ
れる。第３のコンデンサ用電極２２は、第１のコンデン
サ用電極１４および第２のコンデンサ用電極１６の間お
よび両側に配置される。したがって、図４に示すよう
に、第１のコンデンサ用電極１４と第３のコンデンサ用
電極２２との間に静電容量Ｃ１が形成され、第２のコン
デンサ用電極１６と第３のコンデンサ用電極２２との間
に静電容量Ｃ２が形成される。これらの静電容量Ｃ１お
よびＣ２は、直列に接続されている。
部分の断面を示す図解図である。この多層回路基板１０
では、第１のコンデンサ用電極１４，第２のコンデンサ
用電極１６および第３のコンデンサ用電極２２が形成さ
れる。第３のコンデンサ用電極２２は、第１のコンデン
サ用電極１４および第２のコンデンサ用電極１６の間お
よび両側に配置される。したがって、図４に示すよう
に、第１のコンデンサ用電極１４と第３のコンデンサ用
電極２２との間に静電容量Ｃ１が形成され、第２のコン
デンサ用電極１６と第３のコンデンサ用電極２２との間
に静電容量Ｃ２が形成される。これらの静電容量Ｃ１お
よびＣ２は、直列に接続されている。
【００１６】さらに、最外層の第３のコンデンサ用電極
２２に近接して、グランド電極２０が形成され、このグ
ランド電極２０はシールド電極１８に接続される。この
グランド電極２０と第３のコンデンサ用電極２２との間
に、静電容量Ｃｓが形成される。この静電容量Ｃｓは、
２つの静電容量Ｃ１，Ｃ２の中間点とアースとの間に接
続される。この多層回路基板１０では、２つのコンデン
サとそれに接続されるシャントコンデンサとで、Ｔ型回
路が形成されている。これらの静電容量Ｃ１，Ｃ２，Ｃ
ｓも確定した値とすることができ、しかも浮遊容量が発
生しないため、設計通りの静電容量を得ることができ
る。
２２に近接して、グランド電極２０が形成され、このグ
ランド電極２０はシールド電極１８に接続される。この
グランド電極２０と第３のコンデンサ用電極２２との間
に、静電容量Ｃｓが形成される。この静電容量Ｃｓは、
２つの静電容量Ｃ１，Ｃ２の中間点とアースとの間に接
続される。この多層回路基板１０では、２つのコンデン
サとそれに接続されるシャントコンデンサとで、Ｔ型回
路が形成されている。これらの静電容量Ｃ１，Ｃ２，Ｃ
ｓも確定した値とすることができ、しかも浮遊容量が発
生しないため、設計通りの静電容量を得ることができ
る。
【００１７】図５は、この発明のさらに他の多層回路基
板の一部分の断面を示す図解図である。この多層回路基
板１０では、第１のコンデンサ用電極１４および第２の
コンデンサ用電極１６が対向して形成されている。そし
て、これらのコンデンサ用電極１４，１６を挟むように
して、グランド電極２０が形成されている。したがっ
て、図６に示すように、第１のコンデンサ用電極１４と
第２のコンデンサ用電極１６との間に静電容量Ｃが形成
され、これらのコンデンサ用電極１４，１６とグランド
電極２０との間に静電容量Ｃｓが形成される。つまり、
この多層回路基板１０では、１つのコンデンサとそれに
接続される２つのシャントコンデンサとで、π型回路が
形成されている。この多層回路基板１０においても、上
述の各実施例と同様に、３つの静電容量の値を確定した
ものとすることができ、設計通りの静電容量を得ること
ができる。
板の一部分の断面を示す図解図である。この多層回路基
板１０では、第１のコンデンサ用電極１４および第２の
コンデンサ用電極１６が対向して形成されている。そし
て、これらのコンデンサ用電極１４，１６を挟むように
して、グランド電極２０が形成されている。したがっ
て、図６に示すように、第１のコンデンサ用電極１４と
第２のコンデンサ用電極１６との間に静電容量Ｃが形成
され、これらのコンデンサ用電極１４，１６とグランド
電極２０との間に静電容量Ｃｓが形成される。つまり、
この多層回路基板１０では、１つのコンデンサとそれに
接続される２つのシャントコンデンサとで、π型回路が
形成されている。この多層回路基板１０においても、上
述の各実施例と同様に、３つの静電容量の値を確定した
ものとすることができ、設計通りの静電容量を得ること
ができる。
【００１８】このように、この発明によれば、グランド
電極２０をコンデンサ用電極に対向して形成することに
より、浮遊容量の影響を小さくし、確定した静電容量を
得ることができる。したがって、この多層回路基板１０
では、内部に形成されたコンデンサの静電容量を設計通
りに形成することができ、それを用いた回路も設計通り
に動作させることができる。
電極２０をコンデンサ用電極に対向して形成することに
より、浮遊容量の影響を小さくし、確定した静電容量を
得ることができる。したがって、この多層回路基板１０
では、内部に形成されたコンデンサの静電容量を設計通
りに形成することができ、それを用いた回路も設計通り
に動作させることができる。
【図１】この発明の多層回路基板の一部分の断面を示す
図解図である。
図解図である。
【図２】図１に示す多層回路基板に形成されたコンデン
サ部分の等価回路図である。
サ部分の等価回路図である。
【図３】この発明の他の多層回路基板の他の一部分の断
面を示す図解図である。
面を示す図解図である。
【図４】図３に示す多層回路基板に形成されたコンデン
サ部分の等価回路図である。
サ部分の等価回路図である。
【図５】この発明のさらに他の多層回路基板の一部分の
断面を示す図解図である。
断面を示す図解図である。
【図６】図５に示す多層回路基板に形成されたコンデン
サ部分の等価回路図である。
サ部分の等価回路図である。
【図７】多層回路基板の概念を示すための図解図であ
る。
る。
【図８】従来の多層回路基板の一部分の断面を示す図解
図である。
図である。
【図９】図８に示す従来の多層回路基板に形成されたコ
ンデンサ部分の等価回路図である。
ンデンサ部分の等価回路図である。
１０ 多層回路基板 １２ ベース １４ 第１のコンデンサ用電極 １６ 第２のコンデンサ用電極 １８ シールド電極 ２０ グランド電極 ２２ 第３のコンデンサ用電極
Claims (1)
- 【請求項１】 内部において対向する複数のコンデンサ
用電極によって形成されるコンデンサと、前記コンデン
サの少なくとも片方に形成されるシールド電極とを含む
多層回路基板において、 前記コンデンサ用電極に対向して形成されかつ前記シー
ルド電極に接続されるグランド電極によって、前記コン
デンサ用電極と前記グランド電極との間に静電容量を形
成したことを特徴とする、多層回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5116339A JP2833411B2 (ja) | 1993-04-19 | 1993-04-19 | 多層回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5116339A JP2833411B2 (ja) | 1993-04-19 | 1993-04-19 | 多層回路基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06302967A true JPH06302967A (ja) | 1994-10-28 |
| JP2833411B2 JP2833411B2 (ja) | 1998-12-09 |
Family
ID=14684505
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5116339A Expired - Lifetime JP2833411B2 (ja) | 1993-04-19 | 1993-04-19 | 多層回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2833411B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007515794A (ja) * | 2003-12-22 | 2007-06-14 | エックストゥーワイ アテニュエイターズ，エルエルシー | 内部で遮蔽されたエネルギー調節器 |
-
1993
- 1993-04-19 JP JP5116339A patent/JP2833411B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007515794A (ja) * | 2003-12-22 | 2007-06-14 | エックストゥーワイ アテニュエイターズ，エルエルシー | 内部で遮蔽されたエネルギー調節器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2833411B2 (ja) | 1998-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2598940B2 (ja) | Ｌｃ複合部品 | |
| US5034709A (en) | Composite electronic component | |
| JPH0635462Y2 (ja) | 積層型コンデンサ | |
| JPH0722243A (ja) | インダクタアレイ | |
| JPH08162368A (ja) | 複合型積層コンデンサ | |
| JP2004214005A (ja) | サージアブソーバ及びサージアブソーバアレイ | |
| JPS60117705A (ja) | 集積回路用バイパスコンデンサ | |
| JP2833411B2 (ja) | 多層回路基板 | |
| JP4837275B2 (ja) | 積層型コンデンサの実装構造 | |
| JPH08124800A (ja) | コンデンサアレイ | |
| JP3722158B2 (ja) | 複合電子部品 | |
| JPS6341205B2 (ja) | ||
| JPH11307392A (ja) | 積層型差動伝送線路 | |
| JP3404799B2 (ja) | 多層基板 | |
| JPH05152111A (ja) | チツプ型複合部品 | |
| JPH06333781A (ja) | Ｃｒ複合部品 | |
| JP2000269078A (ja) | 積層電子部品 | |
| JPH0491415A (ja) | 積層コンデンサ | |
| JPH0252497A (ja) | 多層セラミック基板 | |
| JPH03155609A (ja) | Ｌｃ複合部品 | |
| JPH08139547A (ja) | 積層ｅｍｉフィルタ | |
| JPH06275464A (ja) | Ｃｒフィルタアレー | |
| JPH0465107A (ja) | 積層型複合部品 | |
| JP2616106B2 (ja) | 共振器 | |
| JPH05235680A (ja) | 積層型ノイズフィルタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071002 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081002 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091002 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101002 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101002 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111002 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131002 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term |