JP3722158B2 - 複合電子部品 - Google Patents
複合電子部品 Download PDFInfo
- Publication number
- JP3722158B2 JP3722158B2 JP00923895A JP923895A JP3722158B2 JP 3722158 B2 JP3722158 B2 JP 3722158B2 JP 00923895 A JP00923895 A JP 00923895A JP 923895 A JP923895 A JP 923895A JP 3722158 B2 JP3722158 B2 JP 3722158B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- inductor
- electrode
- section
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Filters And Equalizers (AREA)
- Coils Or Transformers For Communication (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、積層体内部に形成されたインダクタ部及びキャパシタ部を含む複合の電子部品から構成される面実装用の複合電子部品に関するものである。
【０００２】
【従来の技術】
従来の複合電子部品について、Ｔ型フィルタの回路を構成する素子を例にして、図１２乃至図１４に基づいて説明する。
【０００３】
図１２において、Ｔ型フィルタ素子である複合電子部品１は、インダクタ部２ａ，２ｂ及びそれらの間に位置するキャパシタ部３から構成されている。そして、複合電子部品１の外部には、上面に二つのインダクタ部２ａ，２ｂのインダクタ用電極の一端とキャパシタ部３のキャパシタ用電極の一端を電気的に接続するための接続用電極４、下面にキャパシタ部３のキャパシタ用電極の他端と電気的に接続されたアースライン用電極５、及び、複合電子部品１の両端面にインダクタ部２ａ，２ｂのインダクタ用電極の他端とそれぞれ電気的に接続された信号ライン用電極６ａ，６ｂが形成されている。
【０００４】
この複合電子部品１の焼成前の分解斜視図を図１３に示す。複合電子部品１はインダクタ用シート７（７ａ〜７ｆ及び７ｇ〜７ｌ）からなるインダクタ部２ａ，２ｂ及びキャパシタ用シート８（８ａ〜８ｆ）からなるキャパシタ部３を一体に構成した構造である。
【０００５】
インダクタ用シート７は、フェライト等からなる、所望の組成原料及び添加剤を調合、混合、仮焼した後、ボールミル等で湿式粉砕し、バインダなどを混合してスラリー調整した後、ドクターブレード法又はシート引上げ法等により得たシートをカットして得られる。
【０００６】
インダクタ用シート７ｂ，７ｊ及び７ｄ，７ｈには、インダクタ用電極１０及び外部接続用のインダクタ用電極１１ａ，１１ｂが形成されている。インダクタ用電極１０の一端にはスルーホール（図示せず）が形成され、インダクタ用電極１０の他端はそれぞれ外部接続用のインダクタ用電極１１ａ，１１ｂの一端に接続されている。また、インダクタ用シート７ｃ及び７ｉには、インダクタ用電極１０が形成され，その一端にはスルーホール（図示せず）が形成されている。これらのスルーホールを介して、各々のインダクタ用電極１０は、電気的に接続され、インダクタ用シート７ａ〜７ｆ及び７ｇ〜７ｌがそれぞれ一体となってインダクタ部２ａ，２ｂを構成する。
【０００７】
キャパシタ用シート８は、高誘電率のセラミックからなる、所望の組成原料及び添加剤を調合、混合、仮焼した後、ボールミル等で湿式粉砕し、バインダなどを混合してスラリー調整した後、ドクターブレード法又はシート引上げ法等により得たシートをカットして得られる。
【０００８】
キャパシタ用シート８ｂ〜８ｄには、キャパシタ用電極１２ａ，１２ｂ，１２ｃが形成されている。このキャパシタ用電極１２ａ，１２ｂ，１２ｃはキャパシタ用シート８ｃ，８ｄを介して対向して設けられ、そして、キャパシタ用シート８ｂ〜８ｄの両端面に交互に導出されている。したがって、キャパシタ用シート８ａ〜８ｆが一体となってキャパシタ部３を構成する。
【０００９】
インダクタ用シート７ｆとキャパシタ用シート８ａの間、及び、インダクタ用シート７ｇとキャパシタ用シート８ｆの間には、それぞれ焼成後の密着状態を良くするために、インダクタ用並びにキャパシタ用材料を混合して成形する混合シートからなる中間層９，９を設けている。
【００１０】
上述の各積層用シート７，８，９を図１３の順に積層（積層方向Ｘ）して圧着した後、焼成することにより焼結体（図示せず）を得、その焼結体の外部に以下に説明するそれぞれの電極を形成することにより、複合電子部品１が得られる。
【００１１】
焼結体の上面に接続用電極４が形成され、この接続用電極４を介してインダクタ用電極１１ｂ，１１ｂ及びキャパシタ用電極１２ａ，１２ｃとが電気的に一体に接続される。また、焼結体の下面に、積層方向Ｘに対して平行にアースライン用電極５が形成され、アースライン用電極５はキャパシタ用電極１２ｂと電気的に接続される。そして、信号ライン用電極６ａ，６ｂは、アースライン用電極５に対して平行な焼結体の端面、すなわち、インダクタ部２ａ，２ｂ及びキャパシタ部３に跨がる端面に形成され、インダクタ用電極１１ａ，１１ａとそれぞれ電気的に接続される。したがって、積層方向Ｘに対して平行なアースライン用電極５は、インダクタ部２の表面に跨がって形成されることになる。
【００１２】
上述の複合電子部品１の等価回路は、図１４に示すように、二つのインダクタ部を直列に接続し、その接続部にキャパシタ部の一端を接続したＴ型のフィルタになる。
【００１３】
【発明が解決しようとする課題】
しかしながら、かかる構成の複合電子部品１において、キャパシタ部３の外部接続用のキャパシタ用電極１２ｂに接続されたアースライン用電極５は、積層方向Ｘに対して平行に形成されているため、内部にインダクタ用電極１０が形成されたインダクタ用シート７ｂ〜７ｄ，７ｈ〜７ｊの外表面に形成される。このため、アースライン用電極５とインダクタ用電極１０との間に、浮遊容量が発生して高周波特性を劣化させたり、また、電圧がかかり絶縁抵抗が劣化するという問題点を有していた。
【００１４】
本発明の目的は、上述の問題点を解消すべくなされたもので、アースライン用電極とインダクタ用電極との間で浮遊容量を持たず、性能に優れ且つ信頼性が高い、すなわち、高周波特性がよく、絶縁抵抗が大きい面実装用の複合電子部品を提供することにある。
【００１８】
【課題を解決するための手段】
そこで、本発明は、フェライトを含む材料からなり、インダクタ用電極が形成されたインダクタ用シートと、高誘電率の材料からなり、キャパシタ用電極が形成されたキャパシタ用シートとが積層され、焼成されてなる六面体の積層体の内部に、前記インダクタ用シートからなり、二つのインダクタを有するインダクタ部と、前記キャパシタ用シートからなり、二つのキャパシタを有するキャパシタ部とが構成された複合電子部品において、前記インダクタ部と前記キャパシタ部とが前記積層体内で個々に区画されて形成され、前記積層体の積層方向に対して平行な側面に三つの信号ライン用電極が形成され、該信号ライン用電極はインダクタ部を構成する区画の側面およびキャパシタ部を構成する区画の側面の両側面にまたがるように形成され、前記インダクタ部の二つのインダクタの一端が直列に接続され、この接続点および前記二つのインダクタの各他端は前記信号ライン用電極にそれぞれ電気的に接続され、前記キャパシタ部の二つのキャパシタのうち、一方のキャパシタの一端は前記二つのインダクタの他端のいずれか一方に電気的に接続され、他方のキャパシタの一端は前記二つインダクタの接続点に電気的に接続され、前記二つのキャパシタの他端にそれぞれ電気的に接続されたアースライン用電極が、前記積層体の積層方向に対して平行な面上であって、前記インダクタ部を構成する区画の側面を除き、かつ前記キャパシタ部を構成する区画の側面を含む面上に形成され、前記インダクタ部および前記キャパシタ部が所望のＬＣ回路を構成したことを特徴とする。
【００２０】
また、フェライトを含む材料からなり、インダクタ用電極が形成されたインダクタ用シートと、高誘電率の材料からなり、キャパシタ用電極が形成されたキャパシタ用シートとが積層され、焼成されてなる六面体の積層体の内部に、前記インダクタ用シートからなるインダクタ部と、前記キャパシタ用シートからなるキャパシタ部とが構成された複合電子部品において、前記インダクタ部と前記キャパシタ部とが前記積層体内で個々に区画されて形成され、前記積層体の積層方向に対して平行な１組の対向する面にそれぞれ信号ライン用電極が形成され、該信号ライン用電極はインダクタ部を構成する区画の端面および前記キャパシタ部を構成する区画の端面の両端面にまたがるように形成され、前記インダクタ部のインダクタ用電極の両端部はそれぞれ前記信号ライン用電極に電気的に接続され、前記キャパシタ部のキャパシタ用電極の一端が前記信号ライン用電極のいずれか一方に電気的に接続され、前記キャパシタ部のキャパシタ用電極の他端に電気的に接続されたアースライン用電極が、前記積層体の積層方向に対して平行な、前記信号ライン用電極が形成された面と異なる１組の対向する面上であって、前記インダクタ部を構成する区画の端面を除き、かつ前記キャパシタ部を構成する区画の端面を含む面上に形成され、前記インダクタ部及び前記キャパシタ部がＬＣ回路を構成したことを特徴とする。
【００２１】
そして、前記アースライン用電極は、前記六面体のキャパシタ部が形成された区画の外部表面全体に形成されていないことを特徴とする。
【００２２】
そして、前記信号ライン用電極はスパッタリング膜からなることを特徴とする。
【００２３】
また、前記信号ライン用電極はＡｇ，Ａｇ（第一層）−モネル（第二層），Ａｇ（第一層）−モネル（第二層）−ＮｉＣｒ合金（第三層）のいずれか一つからなることを特徴とする。
【００２４】
【作用】
本発明では、上述のように構成したことにより、アースライン用電極は、キャパシタ部の表面に形成されるが、インダクタ部の表面には形成されない。したがって、インダクタ部内部のインダクタ用電極とアースライン用電極との間に浮遊容量が発生しなくなる。また、インダクタ用電極とアースライン用電極との間の絶縁抵抗を大きくすることができるものである。
【００２５】
【実施例】
以下に、本発明の第１実施例を従来例と同様にＴ型フィルタ回路を構成する素子を例にして、図１及び図２を参照して説明する。
【００２６】
図１において、Ｔ型フィルタ素子を構成する複合電子部品２１は、インダクタ部２ａ，２ｂ及びそれらの間に位置するキャパシタ部３から構成されている。そして、複合電子部品２１の外部には、上面に、二つのインダクタ部２ａ，２ｂのインダクタ用電極の一端とキャパシタ部３のキャパシタ用電極の一端を電気的に接続するための接続用電極２４、下面に、キャパシタ部３のキャパシタ用電極の他端と電気的に接続されるアースライン用電極２５、及び、複合電子部品２１の両端面に、インダクタ部２ａ，２ｂのインダクタ用電極の他端とそれぞれ電気的に接続される信号ライン用電極２６ａ，２６ｂが形成されている。
【００２７】
この複合電子部品２１の焼成前の分解斜視図を図２に示す。図２は図１３のキャパシタ用シート８ｃに代わってキャパシタ用シート８ｇが用いられることを除いて従来例と同様であり、同様部分についての詳細な説明を省略する。
【００２８】
キャパシタ用シート８ｇは、キャパシタ用シート８ｃと同様に形成され、キャパシタ用電極２２ｂは、図２に示すように、アースライン用電極２５に沿う形の逆Ｔ字状に形成されている。
【００２９】
従来例と同様に、積層用シート７，８，９を積層（積層方向Ｘ）して圧着した後、焼成することにより焼結体（図示せず）を得て、その焼結体に以下に説明する電極を形成することにより、複合電子部品２１が得られる。
【００３０】
焼結体の上面に接続用電極２４が形成され、この接続用電極２４を介してインダクタ用電極１１ｂ，１１ｂ及びキャパシタ用電極１２ａ，１２ｃとが電気的に一体に接続される。また、焼結体の下面に、積層方向Ｘに対して直角方向にアースライン用電極２５が形成され、アースライン用電極２５はキャパシタ用電極２２ｂと電気的に接続される。そして、信号ライン用電極２６ａ，２６ｂは、アースライン用電極２５に対して平行な焼結体の端面、すなわち、インダクタ部２ａ，２ｂの端面に形成され、インダクタ用電極１１ａ，１１ａとそれぞれ電気的に接続される。したがって、積層方向Ｘに対して直角方向に形成されたアースライン用電極２５は、インダクタ部２の表面に形成されない。
【００３１】
本発明の第１実施例による複合電子部品２１の等価回路は、従来例で示した図１４と同様に、二つのインダクタ部を直列に接続し、その接続部にキャパシタ部の一端を接続したＴ型のフィルタになる。
【００３２】
尚、キャパシタ用シート８ｇに代わって従来例のキャパシタ用シート８ｃを用いることも可能である。
【００３３】
次に、本発明の第２実施例をＬＣ回路を例にして、図３乃至図５を参照して説明する。
図３において、複合電子部品３１は、二つのインダクタを有するインダクタ部３２及び二つのキャパシタを有するキャパシタ部３３から構成される。そして、複合電子部品３１の外部には、一側面上に形成された第１の信号ライン用電極３４と、一組の対向する側面上に第２，第３の信号ライン用電極３５，３６及びダミー電極３７，３７と、他の側面上に第１，第２のアースライン用電極３８，３９が形成されている。
【００３４】
この複合電子部品３１の焼成前の分解斜視図を図４に示す。複合電子部品３１は、キャパシタ用シート４０（４０ａ〜４０ｇ）からなるキャパシタ部３２及びインダクタ用シート４１（４１ａ〜４１ｆ）からなるインダクタ部３３を一体に構成した構造である。そして、キャパシタ用シート４０及びインダクタ用シート４１は、各シート上の電極形状を除いて前述の従来例と同様にして形成される。
【００３５】
キャパシタ部３２を構成するキャパシタ用シート４０ａ〜４０ｇの内、キャパシタ用シート４０ｅにはキャパシタ用電極４２ａ，４２ｂが形成され、キャパシタ用シート４０ｆにはキャパシタ用電極４２ｃ，４２ｄが形成される。このキャパシタ用電極４２ａと４２ｃ、及び、４２ｂと４２ｄはキャパシタ用シート４０ｆを介してそれぞれ対向して設けられており、それぞれのキャパシタ用電極４２ａ〜４２ｄには外部接続用電極４２ｅ〜４２ｆが形成され、キャパシタ用シート４０ｅ，４０ｆの３方の端面に導出されている。したがって、キャパシタ部３３はキャパシタ用シート４０ａ〜４０ｇが一体となって独立した二つのキャパシタを有する。
【００３６】
インダクタ部を構成するインダクタ用シート４１ａ〜４１ｆの内、インダクタ用シート４１ａ〜４１ｃには、インダクタ用電極４３ａ〜４３ｆ及び外部接続用電極４３ｇ〜４３ｉが形成され、インダクタ用シート４１ａ，４１ｃの３方の端面に導出される。インダクタ用電極４３ａ，４３ｂの一端同志は電気的に接続されて外部接続用のインダクタ用電極４３ｇの一端に接続される。インダクタ用シート４１ｂには、インダクタ用電極４３ｃ，４３ｄの一端に位置してスルーホール（図示せず）が形成され、インダクタ用電極４３ａ，４３ｂの他端とそれぞれスルーホールを介して電気的に接続される。インダクタ用シート４１ｃにはインダクタ用電極４３ｅ，４３ｆの一端に位置してスルーホール（図示せず）が形成され、インダクタ用電極４３ｃ，４３ｄの他端とそれぞれスルーホールを介して電気的に接続される。そして、インダクタ用電極４３ｅ，４３ｆの他端はそれぞれ外部接続用電極４３ｈ，４３ｉの一端に接続される。このような、インダクタ用シート４３ａ〜４３ｆを一体にすることにより構成されるインダクタ部３２は、各々のインダクタ用電極４３ａ，４３ｃ，４３ｅ、及び、インダクタ用電極４３ｂ，４３ｄ，４３ｆが、各々のスルーホールを介して電気的に接続されて構成される二つのインダクタを有し、この二つのインダクタは直列に接続されている。
【００３７】
キャパシタ用シート４０ｇとインダクタ用シート４１ａの間には、焼成後の密着状態を良くするために、インダクタ用並びにキャパシタ用材料を混合して成形する混合シートからなる中間層９，９を設けている。
【００３８】
上述の各積層用シート４０，４１，９を図４の順に積層して圧着した後、焼成することにより焼結体（図示せず）が得られる。その焼結体の外部に以下に説明するそれぞれの電極を形成することにより、複合電子部品３１が得られる。
【００３９】
焼結体の一側面に少なくとも下面まで第１の信号ライン用電極３４が形成され、二つのインダクタの一端の外部接続用電極４３ｇと一方のキャパシタの外部接続用電極４２ｇとに電気的に接続される。焼結体の相対する側面に少なくとも下面まで第２，第３の信号ライン用電極３５，３６が形成され、第２の信号ライン用電極３５は、一方のインダクタの他端の外部接続用電極４３ｈと電気的に接続され、第３の信号ライン用電極３６は、他方のインダクタの他端の外部接続用電極４３ｉと他方のキャパシタの外部接続用電極４２ｈとに電気的に接続される。
【００４０】
また、焼結体の他の側面のキャパシタ部３３の端面にアースライン用電極３８，３９が形成され、アースライン用電極３８，３９はキャパシタを形成するキャパシタ用電極４２ａ〜４２ｄの一端になる外部接続用電極４２ｅ，４２ｆにそれぞれ電気的に接続される。
【００４１】
尚、ダミー電極３７は、焼結体の相対する側面に少なくとも下面まで形成され、焼結体内部に形成されている外部接続用電極４２ｅ〜４２ｈ，４３ｇ〜４３ｉの全ての電極と電気的に接続されることなく、複合電子部品３１を回路基板に半田付けする際、第１〜３の信号ライン用電極３４〜３５、及び、アースライン用電極３８，３９に対応して、半田付け強度等のバランスをとるために必要に応じて設けられるものである。
【００４２】
かかる構成の複合電子部品３１は、積層面に対して直交する対向２面に信号ライン用電極３４〜３６、及び、アースライン用電極３８，３９が形成され、アースライン用電極３８，３９は、インダクタ部３２の表面に跨がって形成されない。
【００４３】
上述の複合電子部品３１の等価回路は、図５に示すように、二つのインダクタの一端同志を接続して直列に接続し、その接続部に一方のキャパシタの一端を接続し、一方のインダクタの他端に他方のキャパシタの一端を接続したＬＣ複合回路になる
尚、本発明は上述した第２の実施例の回路構成に限定されるものでなく、キャパシタ部に形成されるキャパシタ及びインダクタ部に形成されるインダクタの回路構成は種々の組み合わせが可能である。また、信号ライン用電極及びアースライン用電極は、前述の回路構成に応じて焼成体の側面に形成されるものであるが、その配置については、実施例に限定されるものでなく、アースライン用電極がキャパシタ部の端面部に止まっていればよい。
【００４４】
次に、本発明の第３実施例について、図６を参照して説明する。
図６において、複合電子部品５１は、積層体上部の区画にインダクタ部５２が形成され、積層体下部の区画にキャパシタ部５３が形成されて構成されている。そして、複合電子部品５１の外部の一方の両端面に、インダクタ部５２及びキャパシタ部５３の区画を跨がって信号ライン用電極５４ａ，５４ｂが形成され、キャパシタ部５３を構成する区画の、信号ライン用電極５４ａ，５４ｂが形成された面と異なる対向する他方の両端面に、アースライン用電極５５ａ，５５ｂが形成されている。このアースライン用電極５５ａ，５５ｂは、その一部がキャパシタ部５３の区画の下面に跨がることがあるが、下面全体に及ぶものでない。
【００４５】
この複合電子部品５１の焼成前の分解斜視図を図７に示す。複合電子部品５１はインダクタ用シート７（７ｇ〜７ｌ）からなるインダクタ部５２及びキャパシタ用シート５６（５６ａ〜５６ｆ）からなるキャパシタ部５３を一体に構成した構造である。
【００４６】
インダクタ部５２は、前述の従来例と同様のインダクタ用シート７ｇ〜７ｌから構成されている。
【００４７】
キャパシタ部５３は、前述の従来例のキャパシタ用シート８と同様に、高誘電率のセラミックからなるシートをカットしたキャパシタ用シート５６の表面に、キャパシタ用電極を形成し、積層することにより得られる。
【００４８】
キャパシタ用シート５６ｂ〜５６ｄには、キャパシタ用電極５７ａ，５７ｂ，５７ｃがキャパシタ用シート５６ｃ，５６ｄを介して対向して設けられる。そして、キャパシタ用電極５７ａ，５７ｃは、インダクタ用電極１０の外部接続用電極パターン１１ｂ，１１ａの位置に対応するキャパシタ用シート５６ｂ，５６ｄの一方の両端面に交互に導出され、キャパシタ用電極５７ｂは、キャパシタ用シート５６ｃの他方の両端面に導出される。したがって、キャパシタ用シート５７ａ〜５７ｆは、キャパシタ用シート５６ｃ，５６ｄを介してキャパシタ用電極５７ａ，５７ｂ、及び、キャパシタ用電極５７ｃ，５７ｂが二つのキャパシタを形成し、キャパシタ部５３を構成する。
【００４９】
インダクタ用シート７ｇとキャパシタ用シート５６ｆの間には、それぞれ焼成後の密着状態を良くするために、インダクタ用並びにキャパシタ用材料を混合して成形する混合シートからなる中間層９，９を設けている。
【００５０】
上述の各積層用シート７，９，５６を図７の順に積層して圧着した後、焼成することによりインダクタ部５２を構成する区画とキャパシタ部５３を構成する区画とからなる焼結体（図示せず）を得る。その焼結体の外部に以下に説明するそれぞれの電極を形成することにより、複合電子部品５１が得られる。
【００５１】
焼結体の、インダクタ部５２の外部接続用電極パターン１１ａ，１１ｂが導出されている両端面に、信号ライン用電極５４ａ，５４ｂを形成する。この信号ライン用電極５４ａ，５４ｂは、例えば、焼結体の両端面全体に形成され、インダクタ部５２のインダクタ用電極の両端（外部接続用電極パターン１１ａ，１１ｂ）及びキャパシタ部５３の二つのキャパシタ用電極のそれぞれの一端（キャパシタ用電極５７ｃ，５７ａ）とそれぞれ電気的に接続される。また、アースライン用電極５５ａ，５５ｂは、信号ライン用電極５４ａ，５４ｂが形成された面とは異なる、キャパシタ部５３を形成する区画の対向する一対の端面又は端面からキャパシタ部５３の区画の下面の一部に跨がって形成される。但し、アースライン用電極５５ａ，５５ｂは、キャパシタ部５３の区画の下面全体に跨がって形成しないため、外見上分離している。このアースライン用電極５５ａ，５５ｂは、キャパシタ部５３のキャパシタ用電極の他端（キャパシタ用電極５７ｂ）と電気的に接続されている。
【００５２】
したがって、信号ライン用電極５４ａ，５４ｂは、インダクタ用シート７及びキャパシタ用シート５６の積層面に対して直角な面に形成され、アースライン用電極５５ａ，５５ｂは、インダクタ部５２の表面に跨がらない。
【００５３】
上述の複合電子部品５１の等価回路は、図８に示すように、インダクタ部５２の両端面に形成された信号ライン用電極５４ａ，５４ｂと、インダクタ用電極（外部接続用電極１１ａ，１１ｂ）及びキャパシタ部５３を構成している二つのキャパシタのそれぞれの一端（キャパシタ用電極５７ｃ，５７ａ）とが電気的に接続され、二つのキャパシタのそれぞれの他端（キャパシタ用電極５７ｂ）がアースライン用電極５５ａ，５５ｂに電気的に接続されたものである。
【００５４】
次に、本発明の第４実施例をＬＣ回路を例にして、図９を参照して説明する。
図９において、複合電子部品６１は、積層体上部の区画にインダクタ部６２が形成され、積層体下部の区画にキャパシタ部６３がが形成されて構成されている。そして、複合電子部品６１の外部の一方の両端面に、インダクタ部６２及びキャパシタ部６３の区画を跨がって信号ライン用電極６４ａ，６４ｂが形成され、キャパシタ部６３を構成する区画の、信号ライン用電極６４ａ，６４ｂが形成された面と異なる、対向する他方の両端面に、アースライン用電極６５ａ，６５ｂが形成されている。このアースライン用電極６５ａ，６５ｂは、その一部がキャパシタ部６３の区画の下面に跨がることがあるが、下面全体に及ぶものでない。
【００５５】
この複合電子部品６１の焼成前の分解斜視図を図１０に示す。複合電子部品６１はインダクタ用シート７（７ｇ〜７ｌ）からなるインダクタ部６２及びキャパシタ用シート６６（６６ａ〜６６ｆ）からなるキャパシタ部６３を一体に構成した構造である。
【００５６】
インダクタ部６２は、前述の従来例と同様のインダクタ用シート７ｇ〜７ｌから構成されている。
【００５７】
キャパシタ部６３は、前述の第３実施例におけるキャパシタ用電極５７ａ又は５７ｃのいずれか一方のキャパシタ用電極を除いて（図１０では図７のキャパシタ用電極５７ｃが存在しない）、キャパシタ部５３と同様である。したがって、キャパシタ用シート６６ａ〜６６ｆは、キャパシタ用シート６６ｃを介して対向して設けらたキャパシタ用電極６７ａ，６７ｂが一つのキャパシタを形成して、キャパシタ部６３を構成している。
【００５８】
上述の各積層用シート７，９，６６を図１０の順に積層して圧着した後、焼成することにより、インダクタ部６２を構成する区画と、キャパシタ部６３を構成する区画とからなる焼結体（図示せず）を得る。その焼結体の外部に前述の第３実施例と同様に信号ライン用電極６４ａ，６４ｂ及びアースライン用電極６５ａ，６５ｂを形成することにより、複合電子部品６１が得られる。
【００５９】
信号ライン用電極６４ａ，６４ｂは、例えば、焼結体の両端面前体に形成され、インダクタ部６２のインダクタ用電極の両端（外部接続用電極パターン１１ａ，１１ｂ）及びキャパシタ部６３のキャパシタ用電極の一端（キャパシタ用電極６７ａ）と電気的に接続される。また、アースライン用電極６５ａ，６５ｂは、信号ライン用電極６４ａ，６４ｂが形成された面とは異なる、キャパシタ部６３を構成する区画の対向する一対の端面又は端面からキャパシタ部６３の区画の下面の一部に跨がって形成されている。但し、アースライン用電極６５ａ，６５ｂは、キャパシタ部６３の区画の下面全体に跨がって形成しないため、外見上分離している。このアースライン用電極６５ａ，６５ｂは、キャパシタ部６３のキャパシタ用電極の他端（キャパシタ用電極６７ｂ）と電気的に接続されている。
【００６０】
したがって、信号ライン用電極６４ａ，６４ｂは、インダクタ用シート７及びキャパシタ用シート６６の積層面に対して直角な面に形成され、アースライン用電極６５ａ，６５ｂは、インダクタ部６２の表面に跨がらない。
【００６１】
上述の複合電子部品６１の等価回路は、図１１に示すように、インダクタ部６２の両端面に形成された信号ライン用電極６４ａ，６４ｂと、インダクタ用電極の両端（外部接続用電極１１ａ，１１ｂ）をそれぞれ電気的に接続し、信号ライン用電極６４ａ，６４ｂのいずれか一方の信号ライン用電極とキャパシタ部６３を構成しているキャパシタの一端（キャパシタ用電極６７ａ）とが電気的に接続され、キャパシタの他端（キャパシタ用電極６７ｂ）がアースライン用電極６５ａ，６５ｂに電気的に接続されたものである。
【００６２】
尚、本発明による複合電子部品の構成要素であるインダクタ用シート７はフェライト系に限定するものでなく誘電体からなるものでも可能である。そして、この場合、中間層としてのシート９，９はなくてもよい。
【００６３】
また、インダクタ用シート７の枚数、及び、キャパシタ用シート８，５６，６６の枚数は、本実施例の枚数に限定するものではなく、所望の特性定数値に合わせて増減することができる。
【００６４】
そして、中間層のシート９はインダクタ用材料並びにキャパシタ用材料を混合した混合シートに限定するものでなく、インダクタ部２ａ，２ｂ，５２，６２及びキャパシタ部３，５３，６３をそれぞれ個別に焼成しておき、それらを、例えばエポキシ系からなる接着剤で接合してもよい。また、接着剤の代わりに、ガラス等を用いて融着して接合してもよい。
【００６５】
【発明の効果】
以上述べたように、本発明による複合電子部品では、アースライン用電極をキャパシタ部の表面に形成して、インダクタ部の表面に形成されないようにしたため、インダクタ部内部のインダクタ用電極とアースライン用電極との間に浮遊容量が発生しなくなり、また、インダクタ用電極とアースライン用電極との間の絶縁抵抗を大きくすることができた。したがって、高周波特性がよく、絶縁抵抗が大きくなり、性能及び信頼性が増した。
【図面の簡単な説明】
【図１】本発明に係る複合電子部品の第１実施例の斜視図である。
【図２】図１の焼成前の好ましい分解斜視図である。
【図３】本発明に係る複合電子部品の第２実施例の斜視図である。
【図４】図３の焼成前の分解斜視図である。
【図５】図３の等価回路図である。
【図６】本発明に係る複合電子部品の第３実施例の斜視図である。
【図７】図６の焼成前の分解斜視図である。
【図８】図６の等価回路図である。
【図９】本発明に係る複合電子部品の第４実施例の斜視図である。
【図１０】図９の焼成前の分解斜視図である。
【図１１】図９の等価回路図である。
【図１２】従来のＴ型フィルタ素子の斜視図である。
【図１３】図１及び図１２の焼成前の分解斜視図である。
【図１４】図１及び図１２の等価回路図である。
【符号の説明】
２ａ，２ｂ インダクタ部
３ キャパシタ部
１０，１１ａ，１１ｂ インダクタ用電極
１２ａ，１２ｃ，２２ｂ キャパシタ用電極
２１ 複合電子部品
２５ アースライン用電極
２６ａ，２６ｂ 信号ライン用電極
Ｘ 積層方向
【産業上の利用分野】
本発明は、積層体内部に形成されたインダクタ部及びキャパシタ部を含む複合の電子部品から構成される面実装用の複合電子部品に関するものである。
【０００２】
【従来の技術】
従来の複合電子部品について、Ｔ型フィルタの回路を構成する素子を例にして、図１２乃至図１４に基づいて説明する。
【０００３】
図１２において、Ｔ型フィルタ素子である複合電子部品１は、インダクタ部２ａ，２ｂ及びそれらの間に位置するキャパシタ部３から構成されている。そして、複合電子部品１の外部には、上面に二つのインダクタ部２ａ，２ｂのインダクタ用電極の一端とキャパシタ部３のキャパシタ用電極の一端を電気的に接続するための接続用電極４、下面にキャパシタ部３のキャパシタ用電極の他端と電気的に接続されたアースライン用電極５、及び、複合電子部品１の両端面にインダクタ部２ａ，２ｂのインダクタ用電極の他端とそれぞれ電気的に接続された信号ライン用電極６ａ，６ｂが形成されている。
【０００４】
この複合電子部品１の焼成前の分解斜視図を図１３に示す。複合電子部品１はインダクタ用シート７（７ａ〜７ｆ及び７ｇ〜７ｌ）からなるインダクタ部２ａ，２ｂ及びキャパシタ用シート８（８ａ〜８ｆ）からなるキャパシタ部３を一体に構成した構造である。
【０００５】
インダクタ用シート７は、フェライト等からなる、所望の組成原料及び添加剤を調合、混合、仮焼した後、ボールミル等で湿式粉砕し、バインダなどを混合してスラリー調整した後、ドクターブレード法又はシート引上げ法等により得たシートをカットして得られる。
【０００６】
インダクタ用シート７ｂ，７ｊ及び７ｄ，７ｈには、インダクタ用電極１０及び外部接続用のインダクタ用電極１１ａ，１１ｂが形成されている。インダクタ用電極１０の一端にはスルーホール（図示せず）が形成され、インダクタ用電極１０の他端はそれぞれ外部接続用のインダクタ用電極１１ａ，１１ｂの一端に接続されている。また、インダクタ用シート７ｃ及び７ｉには、インダクタ用電極１０が形成され，その一端にはスルーホール（図示せず）が形成されている。これらのスルーホールを介して、各々のインダクタ用電極１０は、電気的に接続され、インダクタ用シート７ａ〜７ｆ及び７ｇ〜７ｌがそれぞれ一体となってインダクタ部２ａ，２ｂを構成する。
【０００７】
キャパシタ用シート８は、高誘電率のセラミックからなる、所望の組成原料及び添加剤を調合、混合、仮焼した後、ボールミル等で湿式粉砕し、バインダなどを混合してスラリー調整した後、ドクターブレード法又はシート引上げ法等により得たシートをカットして得られる。
【０００８】
キャパシタ用シート８ｂ〜８ｄには、キャパシタ用電極１２ａ，１２ｂ，１２ｃが形成されている。このキャパシタ用電極１２ａ，１２ｂ，１２ｃはキャパシタ用シート８ｃ，８ｄを介して対向して設けられ、そして、キャパシタ用シート８ｂ〜８ｄの両端面に交互に導出されている。したがって、キャパシタ用シート８ａ〜８ｆが一体となってキャパシタ部３を構成する。
【０００９】
インダクタ用シート７ｆとキャパシタ用シート８ａの間、及び、インダクタ用シート７ｇとキャパシタ用シート８ｆの間には、それぞれ焼成後の密着状態を良くするために、インダクタ用並びにキャパシタ用材料を混合して成形する混合シートからなる中間層９，９を設けている。
【００１０】
上述の各積層用シート７，８，９を図１３の順に積層（積層方向Ｘ）して圧着した後、焼成することにより焼結体（図示せず）を得、その焼結体の外部に以下に説明するそれぞれの電極を形成することにより、複合電子部品１が得られる。
【００１１】
焼結体の上面に接続用電極４が形成され、この接続用電極４を介してインダクタ用電極１１ｂ，１１ｂ及びキャパシタ用電極１２ａ，１２ｃとが電気的に一体に接続される。また、焼結体の下面に、積層方向Ｘに対して平行にアースライン用電極５が形成され、アースライン用電極５はキャパシタ用電極１２ｂと電気的に接続される。そして、信号ライン用電極６ａ，６ｂは、アースライン用電極５に対して平行な焼結体の端面、すなわち、インダクタ部２ａ，２ｂ及びキャパシタ部３に跨がる端面に形成され、インダクタ用電極１１ａ，１１ａとそれぞれ電気的に接続される。したがって、積層方向Ｘに対して平行なアースライン用電極５は、インダクタ部２の表面に跨がって形成されることになる。
【００１２】
上述の複合電子部品１の等価回路は、図１４に示すように、二つのインダクタ部を直列に接続し、その接続部にキャパシタ部の一端を接続したＴ型のフィルタになる。
【００１３】
【発明が解決しようとする課題】
しかしながら、かかる構成の複合電子部品１において、キャパシタ部３の外部接続用のキャパシタ用電極１２ｂに接続されたアースライン用電極５は、積層方向Ｘに対して平行に形成されているため、内部にインダクタ用電極１０が形成されたインダクタ用シート７ｂ〜７ｄ，７ｈ〜７ｊの外表面に形成される。このため、アースライン用電極５とインダクタ用電極１０との間に、浮遊容量が発生して高周波特性を劣化させたり、また、電圧がかかり絶縁抵抗が劣化するという問題点を有していた。
【００１４】
本発明の目的は、上述の問題点を解消すべくなされたもので、アースライン用電極とインダクタ用電極との間で浮遊容量を持たず、性能に優れ且つ信頼性が高い、すなわち、高周波特性がよく、絶縁抵抗が大きい面実装用の複合電子部品を提供することにある。
【００１８】
【課題を解決するための手段】
そこで、本発明は、フェライトを含む材料からなり、インダクタ用電極が形成されたインダクタ用シートと、高誘電率の材料からなり、キャパシタ用電極が形成されたキャパシタ用シートとが積層され、焼成されてなる六面体の積層体の内部に、前記インダクタ用シートからなり、二つのインダクタを有するインダクタ部と、前記キャパシタ用シートからなり、二つのキャパシタを有するキャパシタ部とが構成された複合電子部品において、前記インダクタ部と前記キャパシタ部とが前記積層体内で個々に区画されて形成され、前記積層体の積層方向に対して平行な側面に三つの信号ライン用電極が形成され、該信号ライン用電極はインダクタ部を構成する区画の側面およびキャパシタ部を構成する区画の側面の両側面にまたがるように形成され、前記インダクタ部の二つのインダクタの一端が直列に接続され、この接続点および前記二つのインダクタの各他端は前記信号ライン用電極にそれぞれ電気的に接続され、前記キャパシタ部の二つのキャパシタのうち、一方のキャパシタの一端は前記二つのインダクタの他端のいずれか一方に電気的に接続され、他方のキャパシタの一端は前記二つインダクタの接続点に電気的に接続され、前記二つのキャパシタの他端にそれぞれ電気的に接続されたアースライン用電極が、前記積層体の積層方向に対して平行な面上であって、前記インダクタ部を構成する区画の側面を除き、かつ前記キャパシタ部を構成する区画の側面を含む面上に形成され、前記インダクタ部および前記キャパシタ部が所望のＬＣ回路を構成したことを特徴とする。
【００２０】
また、フェライトを含む材料からなり、インダクタ用電極が形成されたインダクタ用シートと、高誘電率の材料からなり、キャパシタ用電極が形成されたキャパシタ用シートとが積層され、焼成されてなる六面体の積層体の内部に、前記インダクタ用シートからなるインダクタ部と、前記キャパシタ用シートからなるキャパシタ部とが構成された複合電子部品において、前記インダクタ部と前記キャパシタ部とが前記積層体内で個々に区画されて形成され、前記積層体の積層方向に対して平行な１組の対向する面にそれぞれ信号ライン用電極が形成され、該信号ライン用電極はインダクタ部を構成する区画の端面および前記キャパシタ部を構成する区画の端面の両端面にまたがるように形成され、前記インダクタ部のインダクタ用電極の両端部はそれぞれ前記信号ライン用電極に電気的に接続され、前記キャパシタ部のキャパシタ用電極の一端が前記信号ライン用電極のいずれか一方に電気的に接続され、前記キャパシタ部のキャパシタ用電極の他端に電気的に接続されたアースライン用電極が、前記積層体の積層方向に対して平行な、前記信号ライン用電極が形成された面と異なる１組の対向する面上であって、前記インダクタ部を構成する区画の端面を除き、かつ前記キャパシタ部を構成する区画の端面を含む面上に形成され、前記インダクタ部及び前記キャパシタ部がＬＣ回路を構成したことを特徴とする。
【００２１】
そして、前記アースライン用電極は、前記六面体のキャパシタ部が形成された区画の外部表面全体に形成されていないことを特徴とする。
【００２２】
そして、前記信号ライン用電極はスパッタリング膜からなることを特徴とする。
【００２３】
また、前記信号ライン用電極はＡｇ，Ａｇ（第一層）−モネル（第二層），Ａｇ（第一層）−モネル（第二層）−ＮｉＣｒ合金（第三層）のいずれか一つからなることを特徴とする。
【００２４】
【作用】
本発明では、上述のように構成したことにより、アースライン用電極は、キャパシタ部の表面に形成されるが、インダクタ部の表面には形成されない。したがって、インダクタ部内部のインダクタ用電極とアースライン用電極との間に浮遊容量が発生しなくなる。また、インダクタ用電極とアースライン用電極との間の絶縁抵抗を大きくすることができるものである。
【００２５】
【実施例】
以下に、本発明の第１実施例を従来例と同様にＴ型フィルタ回路を構成する素子を例にして、図１及び図２を参照して説明する。
【００２６】
図１において、Ｔ型フィルタ素子を構成する複合電子部品２１は、インダクタ部２ａ，２ｂ及びそれらの間に位置するキャパシタ部３から構成されている。そして、複合電子部品２１の外部には、上面に、二つのインダクタ部２ａ，２ｂのインダクタ用電極の一端とキャパシタ部３のキャパシタ用電極の一端を電気的に接続するための接続用電極２４、下面に、キャパシタ部３のキャパシタ用電極の他端と電気的に接続されるアースライン用電極２５、及び、複合電子部品２１の両端面に、インダクタ部２ａ，２ｂのインダクタ用電極の他端とそれぞれ電気的に接続される信号ライン用電極２６ａ，２６ｂが形成されている。
【００２７】
この複合電子部品２１の焼成前の分解斜視図を図２に示す。図２は図１３のキャパシタ用シート８ｃに代わってキャパシタ用シート８ｇが用いられることを除いて従来例と同様であり、同様部分についての詳細な説明を省略する。
【００２８】
キャパシタ用シート８ｇは、キャパシタ用シート８ｃと同様に形成され、キャパシタ用電極２２ｂは、図２に示すように、アースライン用電極２５に沿う形の逆Ｔ字状に形成されている。
【００２９】
従来例と同様に、積層用シート７，８，９を積層（積層方向Ｘ）して圧着した後、焼成することにより焼結体（図示せず）を得て、その焼結体に以下に説明する電極を形成することにより、複合電子部品２１が得られる。
【００３０】
焼結体の上面に接続用電極２４が形成され、この接続用電極２４を介してインダクタ用電極１１ｂ，１１ｂ及びキャパシタ用電極１２ａ，１２ｃとが電気的に一体に接続される。また、焼結体の下面に、積層方向Ｘに対して直角方向にアースライン用電極２５が形成され、アースライン用電極２５はキャパシタ用電極２２ｂと電気的に接続される。そして、信号ライン用電極２６ａ，２６ｂは、アースライン用電極２５に対して平行な焼結体の端面、すなわち、インダクタ部２ａ，２ｂの端面に形成され、インダクタ用電極１１ａ，１１ａとそれぞれ電気的に接続される。したがって、積層方向Ｘに対して直角方向に形成されたアースライン用電極２５は、インダクタ部２の表面に形成されない。
【００３１】
本発明の第１実施例による複合電子部品２１の等価回路は、従来例で示した図１４と同様に、二つのインダクタ部を直列に接続し、その接続部にキャパシタ部の一端を接続したＴ型のフィルタになる。
【００３２】
尚、キャパシタ用シート８ｇに代わって従来例のキャパシタ用シート８ｃを用いることも可能である。
【００３３】
次に、本発明の第２実施例をＬＣ回路を例にして、図３乃至図５を参照して説明する。
図３において、複合電子部品３１は、二つのインダクタを有するインダクタ部３２及び二つのキャパシタを有するキャパシタ部３３から構成される。そして、複合電子部品３１の外部には、一側面上に形成された第１の信号ライン用電極３４と、一組の対向する側面上に第２，第３の信号ライン用電極３５，３６及びダミー電極３７，３７と、他の側面上に第１，第２のアースライン用電極３８，３９が形成されている。
【００３４】
この複合電子部品３１の焼成前の分解斜視図を図４に示す。複合電子部品３１は、キャパシタ用シート４０（４０ａ〜４０ｇ）からなるキャパシタ部３２及びインダクタ用シート４１（４１ａ〜４１ｆ）からなるインダクタ部３３を一体に構成した構造である。そして、キャパシタ用シート４０及びインダクタ用シート４１は、各シート上の電極形状を除いて前述の従来例と同様にして形成される。
【００３５】
キャパシタ部３２を構成するキャパシタ用シート４０ａ〜４０ｇの内、キャパシタ用シート４０ｅにはキャパシタ用電極４２ａ，４２ｂが形成され、キャパシタ用シート４０ｆにはキャパシタ用電極４２ｃ，４２ｄが形成される。このキャパシタ用電極４２ａと４２ｃ、及び、４２ｂと４２ｄはキャパシタ用シート４０ｆを介してそれぞれ対向して設けられており、それぞれのキャパシタ用電極４２ａ〜４２ｄには外部接続用電極４２ｅ〜４２ｆが形成され、キャパシタ用シート４０ｅ，４０ｆの３方の端面に導出されている。したがって、キャパシタ部３３はキャパシタ用シート４０ａ〜４０ｇが一体となって独立した二つのキャパシタを有する。
【００３６】
インダクタ部を構成するインダクタ用シート４１ａ〜４１ｆの内、インダクタ用シート４１ａ〜４１ｃには、インダクタ用電極４３ａ〜４３ｆ及び外部接続用電極４３ｇ〜４３ｉが形成され、インダクタ用シート４１ａ，４１ｃの３方の端面に導出される。インダクタ用電極４３ａ，４３ｂの一端同志は電気的に接続されて外部接続用のインダクタ用電極４３ｇの一端に接続される。インダクタ用シート４１ｂには、インダクタ用電極４３ｃ，４３ｄの一端に位置してスルーホール（図示せず）が形成され、インダクタ用電極４３ａ，４３ｂの他端とそれぞれスルーホールを介して電気的に接続される。インダクタ用シート４１ｃにはインダクタ用電極４３ｅ，４３ｆの一端に位置してスルーホール（図示せず）が形成され、インダクタ用電極４３ｃ，４３ｄの他端とそれぞれスルーホールを介して電気的に接続される。そして、インダクタ用電極４３ｅ，４３ｆの他端はそれぞれ外部接続用電極４３ｈ，４３ｉの一端に接続される。このような、インダクタ用シート４３ａ〜４３ｆを一体にすることにより構成されるインダクタ部３２は、各々のインダクタ用電極４３ａ，４３ｃ，４３ｅ、及び、インダクタ用電極４３ｂ，４３ｄ，４３ｆが、各々のスルーホールを介して電気的に接続されて構成される二つのインダクタを有し、この二つのインダクタは直列に接続されている。
【００３７】
キャパシタ用シート４０ｇとインダクタ用シート４１ａの間には、焼成後の密着状態を良くするために、インダクタ用並びにキャパシタ用材料を混合して成形する混合シートからなる中間層９，９を設けている。
【００３８】
上述の各積層用シート４０，４１，９を図４の順に積層して圧着した後、焼成することにより焼結体（図示せず）が得られる。その焼結体の外部に以下に説明するそれぞれの電極を形成することにより、複合電子部品３１が得られる。
【００３９】
焼結体の一側面に少なくとも下面まで第１の信号ライン用電極３４が形成され、二つのインダクタの一端の外部接続用電極４３ｇと一方のキャパシタの外部接続用電極４２ｇとに電気的に接続される。焼結体の相対する側面に少なくとも下面まで第２，第３の信号ライン用電極３５，３６が形成され、第２の信号ライン用電極３５は、一方のインダクタの他端の外部接続用電極４３ｈと電気的に接続され、第３の信号ライン用電極３６は、他方のインダクタの他端の外部接続用電極４３ｉと他方のキャパシタの外部接続用電極４２ｈとに電気的に接続される。
【００４０】
また、焼結体の他の側面のキャパシタ部３３の端面にアースライン用電極３８，３９が形成され、アースライン用電極３８，３９はキャパシタを形成するキャパシタ用電極４２ａ〜４２ｄの一端になる外部接続用電極４２ｅ，４２ｆにそれぞれ電気的に接続される。
【００４１】
尚、ダミー電極３７は、焼結体の相対する側面に少なくとも下面まで形成され、焼結体内部に形成されている外部接続用電極４２ｅ〜４２ｈ，４３ｇ〜４３ｉの全ての電極と電気的に接続されることなく、複合電子部品３１を回路基板に半田付けする際、第１〜３の信号ライン用電極３４〜３５、及び、アースライン用電極３８，３９に対応して、半田付け強度等のバランスをとるために必要に応じて設けられるものである。
【００４２】
かかる構成の複合電子部品３１は、積層面に対して直交する対向２面に信号ライン用電極３４〜３６、及び、アースライン用電極３８，３９が形成され、アースライン用電極３８，３９は、インダクタ部３２の表面に跨がって形成されない。
【００４３】
上述の複合電子部品３１の等価回路は、図５に示すように、二つのインダクタの一端同志を接続して直列に接続し、その接続部に一方のキャパシタの一端を接続し、一方のインダクタの他端に他方のキャパシタの一端を接続したＬＣ複合回路になる
尚、本発明は上述した第２の実施例の回路構成に限定されるものでなく、キャパシタ部に形成されるキャパシタ及びインダクタ部に形成されるインダクタの回路構成は種々の組み合わせが可能である。また、信号ライン用電極及びアースライン用電極は、前述の回路構成に応じて焼成体の側面に形成されるものであるが、その配置については、実施例に限定されるものでなく、アースライン用電極がキャパシタ部の端面部に止まっていればよい。
【００４４】
次に、本発明の第３実施例について、図６を参照して説明する。
図６において、複合電子部品５１は、積層体上部の区画にインダクタ部５２が形成され、積層体下部の区画にキャパシタ部５３が形成されて構成されている。そして、複合電子部品５１の外部の一方の両端面に、インダクタ部５２及びキャパシタ部５３の区画を跨がって信号ライン用電極５４ａ，５４ｂが形成され、キャパシタ部５３を構成する区画の、信号ライン用電極５４ａ，５４ｂが形成された面と異なる対向する他方の両端面に、アースライン用電極５５ａ，５５ｂが形成されている。このアースライン用電極５５ａ，５５ｂは、その一部がキャパシタ部５３の区画の下面に跨がることがあるが、下面全体に及ぶものでない。
【００４５】
この複合電子部品５１の焼成前の分解斜視図を図７に示す。複合電子部品５１はインダクタ用シート７（７ｇ〜７ｌ）からなるインダクタ部５２及びキャパシタ用シート５６（５６ａ〜５６ｆ）からなるキャパシタ部５３を一体に構成した構造である。
【００４６】
インダクタ部５２は、前述の従来例と同様のインダクタ用シート７ｇ〜７ｌから構成されている。
【００４７】
キャパシタ部５３は、前述の従来例のキャパシタ用シート８と同様に、高誘電率のセラミックからなるシートをカットしたキャパシタ用シート５６の表面に、キャパシタ用電極を形成し、積層することにより得られる。
【００４８】
キャパシタ用シート５６ｂ〜５６ｄには、キャパシタ用電極５７ａ，５７ｂ，５７ｃがキャパシタ用シート５６ｃ，５６ｄを介して対向して設けられる。そして、キャパシタ用電極５７ａ，５７ｃは、インダクタ用電極１０の外部接続用電極パターン１１ｂ，１１ａの位置に対応するキャパシタ用シート５６ｂ，５６ｄの一方の両端面に交互に導出され、キャパシタ用電極５７ｂは、キャパシタ用シート５６ｃの他方の両端面に導出される。したがって、キャパシタ用シート５７ａ〜５７ｆは、キャパシタ用シート５６ｃ，５６ｄを介してキャパシタ用電極５７ａ，５７ｂ、及び、キャパシタ用電極５７ｃ，５７ｂが二つのキャパシタを形成し、キャパシタ部５３を構成する。
【００４９】
インダクタ用シート７ｇとキャパシタ用シート５６ｆの間には、それぞれ焼成後の密着状態を良くするために、インダクタ用並びにキャパシタ用材料を混合して成形する混合シートからなる中間層９，９を設けている。
【００５０】
上述の各積層用シート７，９，５６を図７の順に積層して圧着した後、焼成することによりインダクタ部５２を構成する区画とキャパシタ部５３を構成する区画とからなる焼結体（図示せず）を得る。その焼結体の外部に以下に説明するそれぞれの電極を形成することにより、複合電子部品５１が得られる。
【００５１】
焼結体の、インダクタ部５２の外部接続用電極パターン１１ａ，１１ｂが導出されている両端面に、信号ライン用電極５４ａ，５４ｂを形成する。この信号ライン用電極５４ａ，５４ｂは、例えば、焼結体の両端面全体に形成され、インダクタ部５２のインダクタ用電極の両端（外部接続用電極パターン１１ａ，１１ｂ）及びキャパシタ部５３の二つのキャパシタ用電極のそれぞれの一端（キャパシタ用電極５７ｃ，５７ａ）とそれぞれ電気的に接続される。また、アースライン用電極５５ａ，５５ｂは、信号ライン用電極５４ａ，５４ｂが形成された面とは異なる、キャパシタ部５３を形成する区画の対向する一対の端面又は端面からキャパシタ部５３の区画の下面の一部に跨がって形成される。但し、アースライン用電極５５ａ，５５ｂは、キャパシタ部５３の区画の下面全体に跨がって形成しないため、外見上分離している。このアースライン用電極５５ａ，５５ｂは、キャパシタ部５３のキャパシタ用電極の他端（キャパシタ用電極５７ｂ）と電気的に接続されている。
【００５２】
したがって、信号ライン用電極５４ａ，５４ｂは、インダクタ用シート７及びキャパシタ用シート５６の積層面に対して直角な面に形成され、アースライン用電極５５ａ，５５ｂは、インダクタ部５２の表面に跨がらない。
【００５３】
上述の複合電子部品５１の等価回路は、図８に示すように、インダクタ部５２の両端面に形成された信号ライン用電極５４ａ，５４ｂと、インダクタ用電極（外部接続用電極１１ａ，１１ｂ）及びキャパシタ部５３を構成している二つのキャパシタのそれぞれの一端（キャパシタ用電極５７ｃ，５７ａ）とが電気的に接続され、二つのキャパシタのそれぞれの他端（キャパシタ用電極５７ｂ）がアースライン用電極５５ａ，５５ｂに電気的に接続されたものである。
【００５４】
次に、本発明の第４実施例をＬＣ回路を例にして、図９を参照して説明する。
図９において、複合電子部品６１は、積層体上部の区画にインダクタ部６２が形成され、積層体下部の区画にキャパシタ部６３がが形成されて構成されている。そして、複合電子部品６１の外部の一方の両端面に、インダクタ部６２及びキャパシタ部６３の区画を跨がって信号ライン用電極６４ａ，６４ｂが形成され、キャパシタ部６３を構成する区画の、信号ライン用電極６４ａ，６４ｂが形成された面と異なる、対向する他方の両端面に、アースライン用電極６５ａ，６５ｂが形成されている。このアースライン用電極６５ａ，６５ｂは、その一部がキャパシタ部６３の区画の下面に跨がることがあるが、下面全体に及ぶものでない。
【００５５】
この複合電子部品６１の焼成前の分解斜視図を図１０に示す。複合電子部品６１はインダクタ用シート７（７ｇ〜７ｌ）からなるインダクタ部６２及びキャパシタ用シート６６（６６ａ〜６６ｆ）からなるキャパシタ部６３を一体に構成した構造である。
【００５６】
インダクタ部６２は、前述の従来例と同様のインダクタ用シート７ｇ〜７ｌから構成されている。
【００５７】
キャパシタ部６３は、前述の第３実施例におけるキャパシタ用電極５７ａ又は５７ｃのいずれか一方のキャパシタ用電極を除いて（図１０では図７のキャパシタ用電極５７ｃが存在しない）、キャパシタ部５３と同様である。したがって、キャパシタ用シート６６ａ〜６６ｆは、キャパシタ用シート６６ｃを介して対向して設けらたキャパシタ用電極６７ａ，６７ｂが一つのキャパシタを形成して、キャパシタ部６３を構成している。
【００５８】
上述の各積層用シート７，９，６６を図１０の順に積層して圧着した後、焼成することにより、インダクタ部６２を構成する区画と、キャパシタ部６３を構成する区画とからなる焼結体（図示せず）を得る。その焼結体の外部に前述の第３実施例と同様に信号ライン用電極６４ａ，６４ｂ及びアースライン用電極６５ａ，６５ｂを形成することにより、複合電子部品６１が得られる。
【００５９】
信号ライン用電極６４ａ，６４ｂは、例えば、焼結体の両端面前体に形成され、インダクタ部６２のインダクタ用電極の両端（外部接続用電極パターン１１ａ，１１ｂ）及びキャパシタ部６３のキャパシタ用電極の一端（キャパシタ用電極６７ａ）と電気的に接続される。また、アースライン用電極６５ａ，６５ｂは、信号ライン用電極６４ａ，６４ｂが形成された面とは異なる、キャパシタ部６３を構成する区画の対向する一対の端面又は端面からキャパシタ部６３の区画の下面の一部に跨がって形成されている。但し、アースライン用電極６５ａ，６５ｂは、キャパシタ部６３の区画の下面全体に跨がって形成しないため、外見上分離している。このアースライン用電極６５ａ，６５ｂは、キャパシタ部６３のキャパシタ用電極の他端（キャパシタ用電極６７ｂ）と電気的に接続されている。
【００６０】
したがって、信号ライン用電極６４ａ，６４ｂは、インダクタ用シート７及びキャパシタ用シート６６の積層面に対して直角な面に形成され、アースライン用電極６５ａ，６５ｂは、インダクタ部６２の表面に跨がらない。
【００６１】
上述の複合電子部品６１の等価回路は、図１１に示すように、インダクタ部６２の両端面に形成された信号ライン用電極６４ａ，６４ｂと、インダクタ用電極の両端（外部接続用電極１１ａ，１１ｂ）をそれぞれ電気的に接続し、信号ライン用電極６４ａ，６４ｂのいずれか一方の信号ライン用電極とキャパシタ部６３を構成しているキャパシタの一端（キャパシタ用電極６７ａ）とが電気的に接続され、キャパシタの他端（キャパシタ用電極６７ｂ）がアースライン用電極６５ａ，６５ｂに電気的に接続されたものである。
【００６２】
尚、本発明による複合電子部品の構成要素であるインダクタ用シート７はフェライト系に限定するものでなく誘電体からなるものでも可能である。そして、この場合、中間層としてのシート９，９はなくてもよい。
【００６３】
また、インダクタ用シート７の枚数、及び、キャパシタ用シート８，５６，６６の枚数は、本実施例の枚数に限定するものではなく、所望の特性定数値に合わせて増減することができる。
【００６４】
そして、中間層のシート９はインダクタ用材料並びにキャパシタ用材料を混合した混合シートに限定するものでなく、インダクタ部２ａ，２ｂ，５２，６２及びキャパシタ部３，５３，６３をそれぞれ個別に焼成しておき、それらを、例えばエポキシ系からなる接着剤で接合してもよい。また、接着剤の代わりに、ガラス等を用いて融着して接合してもよい。
【００６５】
【発明の効果】
以上述べたように、本発明による複合電子部品では、アースライン用電極をキャパシタ部の表面に形成して、インダクタ部の表面に形成されないようにしたため、インダクタ部内部のインダクタ用電極とアースライン用電極との間に浮遊容量が発生しなくなり、また、インダクタ用電極とアースライン用電極との間の絶縁抵抗を大きくすることができた。したがって、高周波特性がよく、絶縁抵抗が大きくなり、性能及び信頼性が増した。
【図面の簡単な説明】
【図１】本発明に係る複合電子部品の第１実施例の斜視図である。
【図２】図１の焼成前の好ましい分解斜視図である。
【図３】本発明に係る複合電子部品の第２実施例の斜視図である。
【図４】図３の焼成前の分解斜視図である。
【図５】図３の等価回路図である。
【図６】本発明に係る複合電子部品の第３実施例の斜視図である。
【図７】図６の焼成前の分解斜視図である。
【図８】図６の等価回路図である。
【図９】本発明に係る複合電子部品の第４実施例の斜視図である。
【図１０】図９の焼成前の分解斜視図である。
【図１１】図９の等価回路図である。
【図１２】従来のＴ型フィルタ素子の斜視図である。
【図１３】図１及び図１２の焼成前の分解斜視図である。
【図１４】図１及び図１２の等価回路図である。
【符号の説明】
２ａ，２ｂ インダクタ部
３ キャパシタ部
１０，１１ａ，１１ｂ インダクタ用電極
１２ａ，１２ｃ，２２ｂ キャパシタ用電極
２１ 複合電子部品
２５ アースライン用電極
２６ａ，２６ｂ 信号ライン用電極
Ｘ 積層方向
Claims (5)
- フェライトを含む材料からなり、インダクタ用電極が形成されたインダクタ用シートと、高誘電率の材料からなり、キャパシタ用電極が形成されたキャパシタ用シートとが積層され、焼成されてなる六面体の積層体の内部に、前記インダクタ用シートからなり、二つのインダクタを有するインダクタ部と、前記キャパシタ用シートからなり、二つのキャパシタを有するキャパシタ部とが構成された複合電子部品において、
前記インダクタ部と前記キャパシタ部とが前記積層体内で個々に区画されて形成され、
前記積層体の積層方向に対して平行な側面に三つの信号ライン用電極が形成され、該信号ライン用電極はインダクタ部を構成する区画の側面およびキャパシタ部を構成する区画の側面の両側面にまたがるように形成され、
前記インダクタ部の二つのインダクタの一端が直列に接続され、この接続点および前記二つのインダクタの各他端は前記信号ライン用電極にそれぞれ電気的に接続され、
前記キャパシタ部の二つのキャパシタのうち、一方のキャパシタの一端は前記二つのインダクタの他端のいずれか一方に電気的に接続され、他方のキャパシタの一端は前記二つインダクタの接続点に電気的に接続され、
前記二つのキャパシタの他端にそれぞれ電気的に接続されたアースライン用電極が、前記積層体の積層方向に対して平行な面上であって、前記インダクタ部を構成する区画の側面を除き、かつ前記キャパシタ部を構成する区画の側面を含む面上に形成され、前記インダクタ部および前記キャパシタ部が所望のＬＣ回路を構成したことを特徴とする複合電子部品。 - フェライトを含む材料からなり、インダクタ用電極が形成されたインダクタ用シートと、高誘電率の材料からなり、キャパシタ用電極が形成されたキャパシタ用シートとが積層され、焼成されてなる六面体の積層体の内部に、前記インダクタ用シートからなるインダクタ部と、前記キャパシタ用シートからなるキャパシタ部とが構成された複合電子部品において、
前記インダクタ部と前記キャパシタ部とが前記積層体内で個々に区画されて形成され、
前記積層体の積層方向に対して平行な１組の対向する面にそれぞれ信号ライン用電極が形成され、該信号ライン用電極はインダクタ部を構成する区画の端面および前記キャパシタ部を構成する区画の端面の両端面にまたがるように形成され、
前記インダクタ部のインダクタ用電極の両端部はそれぞれ前記信号ライン用電極に電気的に接続され、
前記キャパシタ部のキャパシタ用電極の一端が前記信号ライン用電極のいずれか一方に電気的に接続され、
前記キャパシタ部のキャパシタ用電極の他端に電気的に接続されたアースライン用電極が、前記積層体の積層方向に対して平行な、前記信号ライン用電極が形成された面と異なる１組の対向する面上であって、前記インダクタ部を構成する区画の端面を除き、かつ前記キャパシタ部を構成する区画の端面を含む面上に形成され、前記インダクタ部及び前記キャパシタ部がＬＣ回路を構成したことを特徴とする複合電子部品。 - 前記アースライン用電極は、前記六面体のキャパシタ部が形成された区画の外部表面全体に形成されていないことを特徴とする請求項１または２に記載の複合電子部品。
- 前記信号ライン用電極はスパッタリング膜からなることを特徴とする請求項１乃至３のいずれかに記載の複合電子部品。
- 前記信号ライン用電極はＡｇ，Ａｇ（第一層）−モネル（第二層），Ａｇ（第一層）−モネル（第二層）−ＮｉＣｒ合金（第三層）のいずれか一つからなることを特徴とする請求項１乃至４のいずれかに記載の複合電子部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00923895A JP3722158B2 (ja) | 1994-02-02 | 1995-01-24 | 複合電子部品 |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6-11141 | 1994-02-02 | ||
| JP1114194 | 1994-02-02 | ||
| JP6-98764 | 1994-05-12 | ||
| JP9876494 | 1994-05-12 | ||
| JP00923895A JP3722158B2 (ja) | 1994-02-02 | 1995-01-24 | 複合電子部品 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0831695A JPH0831695A (ja) | 1996-02-02 |
| JP3722158B2 true JP3722158B2 (ja) | 2005-11-30 |
Family
ID=27278397
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00923895A Expired - Lifetime JP3722158B2 (ja) | 1994-02-02 | 1995-01-24 | 複合電子部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3722158B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6133809A (en) * | 1996-04-22 | 2000-10-17 | Murata Manufacturing Co., Ltd. | LC filter with a parallel ground electrode |
| DE69737805T2 (de) * | 1996-10-14 | 2008-02-07 | Mitsubishi Materials Corp. | LC-Kompositbauteil |
| JPH11297532A (ja) | 1998-04-15 | 1999-10-29 | Murata Mfg Co Ltd | 電子部品及びその製造方法 |
| JP2002344274A (ja) * | 2001-05-18 | 2002-11-29 | Murata Mfg Co Ltd | バランス型ｌｃフィルタ |
| JP4784859B2 (ja) * | 2006-01-20 | 2011-10-05 | 日立金属株式会社 | マルチフェーズコンバータ |
| JP2011243829A (ja) * | 2010-05-20 | 2011-12-01 | Toko Inc | 積層型電子部品 |
-
1995
- 1995-01-24 JP JP00923895A patent/JP3722158B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0831695A (ja) | 1996-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5610565A (en) | Composite LC device with a ground electrode not formed on the inductor parts | |
| JPH0635462Y2 (ja) | 積層型コンデンサ | |
| JP2598940B2 (ja) | Ｌｃ複合部品 | |
| EP1083621B1 (en) | Monolithic LC resonator and monolithic LC filter | |
| JPH0722243A (ja) | インダクタアレイ | |
| JP3438689B2 (ja) | 圧電共振子及び圧電発振子 | |
| JP3722158B2 (ja) | 複合電子部品 | |
| JPH08162368A (ja) | 複合型積層コンデンサ | |
| JP2000082616A (ja) | 積層型フィルタ | |
| EP1083620A2 (en) | Monolithic LC resonator and monolithic LC filter | |
| WO2009096474A1 (ja) | Ｌｃ複合部品 | |
| JP3139270B2 (ja) | Ｌｃ複合部品 | |
| JP2000151324A (ja) | 積層型ノイズフィルタ | |
| JP2982558B2 (ja) | 積層型貫通コンデンサ | |
| JPH0437567B2 (ja) | ||
| JP2000269078A (ja) | 積層電子部品 | |
| JP3368817B2 (ja) | 積層型電子部品アレイ | |
| JPH03263311A (ja) | 積層複合部品 | |
| JPH11162740A (ja) | 積層型ｌｃ複合部品 | |
| JPS6144422Y2 (ja) | ||
| JPH0410674Y2 (ja) | ||
| JP3379285B2 (ja) | 高周波フィルタ | |
| JPH06152300A (ja) | 積層形ｅｍｉフィルタ | |
| JPH01259518A (ja) | Ｌｃ複合部品 | |
| JPH03155609A (ja) | Ｌｃ複合部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050715 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050906 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080922 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130922 Year of fee payment: 8 |
|
| EXPY | Cancellation because of completion of term |