JPH0831695A - 複合電子部品 - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】アースライン用電極とインダクタ用電極との間
で浮遊容量を持たず、性能に優れ且つ信頼性が高い、す
なわち、高周波特性がよく、絶縁抵抗が大きい面実装用
の複合電子部品を提供する。 【構成】積層体内部に形成され、少なくともインダクタ
部２ａ，２ｂとキャパシタ部３とから構成された複合電
子部品において、前記キャパシタ部と電気的に接続し、
前記積層体の外部に形成されるアースライン用電極２５
が、前記インダクタ部の外部に跨がらないことを特徴と
する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、積層体内部に形成され
たインダクタ部及びキャパシタ部を含む複合の電子部品
から構成される面実装用の複合電子部品に関するもので
ある。

【０００２】

【従来の技術】従来の複合電子部品について、Ｔ型フィ
ルタの回路を構成する素子を例にして、図１２乃至図１
４に基づいて説明する。

【０００３】図１２において、Ｔ型フィルタ素子である
複合電子部品１は、インダクタ部２ａ，２ｂ及びそれら
の間に位置するキャパシタ部３から構成されている。そ
して、複合電子部品１の外部には、上面に二つのインダ
クタ部２ａ，２ｂのインダクタ用電極の一端とキャパシ
タ部３のキャパシタ用電極の一端を電気的に接続するた
めの接続用電極４、下面にキャパシタ部３のキャパシタ
用電極の他端と電気的に接続されたアースライン用電極
５、及び、複合電子部品１の両端面にインダクタ部２
ａ，２ｂのインダクタ用電極の他端とそれぞれ電気的に
接続された信号ライン用電極６ａ，６ｂが形成されてい
る。

【０００４】この複合電子部品１の焼成前の分解斜視図
を図１３に示す。複合電子部品１はインダクタ用シート
７（７ａ〜７ｆ及び７ｇ〜７ｌ）からなるインダクタ部
２ａ，２ｂ及びキャパシタ用シート８（８ａ〜８ｆ）か
らなるキャパシタ部３を一体に構成した構造である。

【０００５】インダクタ用シート７は、フェライト等か
らなる、所望の組成原料及び添加剤を調合、混合、仮焼
した後、ボールミル等で湿式粉砕し、バインダなどを混
合してスラリー調整した後、ドクターブレード法又はシ
ート引上げ法等により得たシートをカットして得られ
る。

【０００６】インダクタ用シート７ｂ，７ｊ及び７ｄ，
７ｈには、インダクタ用電極１０及び外部接続用のイン
ダクタ用電極１１ａ，１１ｂが形成されている。インダ
クタ用電極１０の一端にはスルーホール（図示せず）が
形成され、インダクタ用電極１０の他端はそれぞれ外部
接続用のインダクタ用電極１１ａ，１１ｂの一端に接続
されている。また、インダクタ用シート７ｃ及び７ｉに
は、インダクタ用電極１０が形成され，その一端にはス
ルーホール（図示せず）が形成されている。これらのス
ルーホールを介して、各々のインダクタ用電極１０は、
電気的に接続され、インダクタ用シート７ａ〜７ｆ及び
７ｇ〜７ｌがそれぞれ一体となってインダクタ部２ａ，
２ｂを構成する。

【０００７】キャパシタ用シート８は、高誘電率のセラ
ミックからなる、所望の組成原料及び添加剤を調合、混
合、仮焼した後、ボールミル等で湿式粉砕し、バインダ
などを混合してスラリー調整した後、ドクターブレード
法又はシート引上げ法等により得たシートをカットして
得られる。

【０００８】キャパシタ用シート８ｂ〜８ｄには、キャ
パシタ用電極１２ａ，１２ｂ，１２ｃが形成されてい
る。このキャパシタ用電極１２ａ，１２ｂ，１２ｃはキ
ャパシタ用シート８ｃ，８ｄを介して対向して設けら
れ、そして、キャパシタ用シート８ｂ〜８ｄの両端面に
交互に導出されている。したがって、キャパシタ用シー
ト８ａ〜８ｆが一体となってキャパシタ部３を構成す
る。

【０００９】インダクタ用シート７ｆとキャパシタ用シ
ート８ａの間、及び、インダクタ用シート７ｇとキャパ
シタ用シート８ｆの間には、それぞれ焼成後の密着状態
を良くするために、インダクタ用並びにキャパシタ用材
料を混合して成形する混合シートからなる中間層９，９
を設けている。

【００１０】上述の各積層用シート７，８，９を図１３
の順に積層（積層方向Ｘ）して圧着した後、焼成するこ
とにより焼結体（図示せず）を得、その焼結体の外部に
以下に説明するそれぞれの電極を形成することにより、
複合電子部品１が得られる。

【００１１】焼結体の上面に接続用電極４が形成され、
この接続用電極４を介してインダクタ用電極１１ｂ，１
１ｂ及びキャパシタ用電極１２ａ，１２ｃとが電気的に
一体に接続される。また、焼結体の下面に、積層方向Ｘ
に対して平行にアースライン用電極５が形成され、アー
スライン用電極５はキャパシタ用電極１２ｂと電気的に
接続される。そして、信号ライン用電極６ａ，６ｂは、
アースライン用電極５に対して平行な焼結体の端面、す
なわち、インダクタ部２ａ，２ｂ及びキャパシタ部３に
跨がる端面に形成され、インダクタ用電極１１ａ，１１
ａとそれぞれ電気的に接続される。したがって、積層方
向Ｘに対して平行なアースライン用電極５は、インダク
タ部２の表面に跨がって形成されることになる。

【００１２】上述の複合電子部品１の等価回路は、図１
４に示すように、二つのインダクタ部を直列に接続し、
その接続部にキャパシタ部の一端を接続したＴ型のフィ
ルタになる。

【００１３】

【発明が解決しようとする課題】しかしながら、かかる
構成の複合電子部品１において、キャパシタ部３の外部
接続用のキャパシタ用電極１２ｂに接続されたアースラ
イン用電極５は、積層方向Ｘに対して平行に形成されて
いるため、内部にインダクタ用電極１０が形成されたイ
ンダクタ用シート７ｂ〜７ｄ，７ｈ〜７ｊの外表面に形
成される。このため、アースライン用電極５とインダク
タ用電極１０との間に、浮遊容量が発生して高周波特性
を劣化させたり、また、電圧がかかり絶縁抵抗が劣化す
るという問題点を有していた。

【００１４】本発明の目的は、上述の問題点を解消すべ
くなされたもので、アースライン用電極とインダクタ用
電極との間で浮遊容量を持たず、性能に優れ且つ信頼性
が高い、すなわち、高周波特性がよく、絶縁抵抗が大き
い面実装用の複合電子部品を提供することにある。

【００１５】

【課題を解決するための手段】そこで、本発明は、積層
体内部に形成され、少なくともインダクタ部とキャパシ
タ部とが構成された複合電子部品において、前記キャパ
シタ部のキャパシタ用電極の一端と電気的に接続され、
前記積層体の外部に形成されたアースライン用電極は、
前記インダクタ部の外部に跨がらないことを特徴とす
る。

【００１６】また、六面体からなる積層体の内部に、二
つのインダクタ部とキャパシタ部とが構成された複合電
子部品において、前記積層体の一組の対向する面にそれ
ぞれ信号ライン用電極が形成され、前記積層体は前記信
号ライン用電極を有する面に対して平行に積層され、二
つのインダクタ部が信号ライン用電極側に形成され、こ
の二つのインダクタ部に挟まれてキャパシタ部が形成さ
れ、前記二つのインダクタ部のインダクタ用電極の一端
はそれぞれの前記信号ライン用電極に電気的に接続さ
れ、前記二つのインダクタ部のインダクタ用電極の他端
は前記積層体の外部で直列に接続され、前記キャパシタ
部のキャパシタ用電極の一端は、前記二つのインダクタ
部のインダクタ用電極の他端に電気的に接続され、前記
キャパシタ部のキャパシタ用電極の他端に電気的に接続
されたアースライン用電極は前記積層体の外部に形成さ
れ、該アースライン用電極は前記インダクタ部の外部に
跨がらないことを特徴とする。

【００１７】そして、前記キャパシタ部のアースライン
用電極は、前記積層体の積層方向に対して略直角方向に
形成されていることを特徴とする。

【００１８】次に、六面体からなる積層体の内部に、複
数のインダクタ部と複数のキャパシタ部とが構成された
複合電子部品において、前記積層体の一組又は二組の対
向する面の少なくとも一面に複数の信号ライン用電極が
形成され、前記積層体は前記信号ライン用電極を有する
面に対して直角方向に積層され、前記複数のインダクタ
部と前記複数のキャパシタ部とが前記積層体内で個々に
区画されて形成され、前記積層体の外部に引き出される
前記インダクタ部のインダクタ用電極の一端はそれぞれ
の前記信号ライン用電極に電気的に接続され、前記積層
体の外部に引き出される前記キャパシタ部のキャパシタ
用電極のそれぞれの一端に電気的に接続されたアースラ
イン用電極が、前記積層体の外部に形成され、該アース
ライン用電極は前記インダクタ部の外部に跨がらないよ
うに構成され、前記複数のインダクタ部及び前記複数の
キャパシタ部が所望のＬＣ回路を構成したことを特徴と
する。

【００１９】また、六面体からなる積層体の内部に、一
つのインダクタ部と二つのキャパシタ部とが構成された
複合電子部品において、前記積層体の一組の対向する面
にそれぞれ信号ライン用電極が形成され、前記積層体は
前記信号ライン用電極を有する面に対して直角方向に積
層され、前記インダクタ部と前記キャパシタ部とが前記
積層体内で個々に区画されて形成され、前記インダクタ
部のインダクタ用電極の両端部はそれぞれの前記信号ラ
イン用電極に電気的に接続され、前記キャパシタ部の二
つのキャパシタ用電極のそれぞれの一端がそれぞれの前
記信号ライン用電極に電気的に接続され、前記キャパシ
タ部の二つのキャパシタ用電極のそれぞれの他端に電気
的に接続されたアースライン用電極が前記積層体の外部
に形成され、該アースライン用電極は、前記インダクタ
部の外部に跨がらないように構成され、前記インダクタ
部及び前記キャパシタ部がＬＣ回路を構成したことを特
徴とする。

【００２０】また、六面体からなる積層体の内部に、イ
ンダクタ部とキャパシタ部が構成された複合電子部品に
おいて、前記積層体の一組の対向する面にそれぞれ信号
ライン用電極が形成され、前記積層体は前記信号ライン
用電極を有する面に対して直角方向に積層され、前記イ
ンダクタ部と前記キャパシタ部とが前記積層体内で個々
に区画されて形成され、前記インダクタ部のインダクタ
用電極の両端部はそれぞれの前記信号ライン用電極に電
気的に接続され、前記キャパシタ部のキャパシタ用電極
の一端が前記信号ライン用電極のいずれか一方に電気的
に接続され、前記キャパシタ部のキャパシタ用電極の他
端に電気的に接続されたアースライン用電極が前記積層
体の外部に形成され、該アースライン用電極は、前記イ
ンダクタ部の外部に跨がらないように構成され、前記イ
ンダクタ部及び前記キャパシタ部がＬＣ回路を構成した
ことを特徴とする。

【００２１】そして、前記アースライン用電極は、前記
六面体のキャパシタ部が形成された区画の外部表面全体
に形成されていないことを特徴とする。

【００２２】そして、前記信号ライン用電極はスパッタ
リング膜からなることを特徴とする。

【００２３】また、前記信号ライン用電極はＡｇ，Ａｇ
（第一層）−モネル（第二層），Ａｇ（第一層）−モネ
ル（第二層）−ＮｉＣｒ合金（第三層）のいずれか一つ
からなることを特徴とする。

【００２４】

【作用】本発明では、上述のように構成したことによ
り、アースライン用電極は、キャパシタ部の表面に形成
されるが、インダクタ部の表面には形成されない。した
がって、インダクタ部内部のインダクタ用電極とアース
ライン用電極との間に浮遊容量が発生しなくなる。ま
た、インダクタ用電極とアースライン用電極との間の絶
縁抵抗を大きくすることができるものである。

【００２５】

【実施例】以下に、本発明の第１実施例を従来例と同様
にＴ型フィルタ回路を構成する素子を例にして、図１及
び図２を参照して説明する。

【００２６】図１において、Ｔ型フィルタ素子を構成す
る複合電子部品２１は、インダクタ部２ａ，２ｂ及びそ
れらの間に位置するキャパシタ部３から構成されてい
る。そして、複合電子部品２１の外部には、上面に、二
つのインダクタ部２ａ，２ｂのインダクタ用電極の一端
とキャパシタ部３のキャパシタ用電極の一端を電気的に
接続するための接続用電極２４、下面に、キャパシタ部
３のキャパシタ用電極の他端と電気的に接続されるアー
スライン用電極２５、及び、複合電子部品２１の両端面
に、インダクタ部２ａ，２ｂのインダクタ用電極の他端
とそれぞれ電気的に接続される信号ライン用電極２６
ａ，２６ｂが形成されている。

【００２７】この複合電子部品２１の焼成前の分解斜視
図を図２に示す。図２は図１３のキャパシタ用シート８
ｃに代わってキャパシタ用シート８ｇが用いられること
を除いて従来例と同様であり、同様部分についての詳細
な説明を省略する。

【００２８】キャパシタ用シート８ｇは、キャパシタ用
シート８ｃと同様に形成され、キャパシタ用電極２２ｂ
は、図２に示すように、アースライン用電極２５に沿う
形の逆Ｔ字状に形成されている。

【００２９】従来例と同様に、積層用シート７，８，９
を積層（積層方向Ｘ）して圧着した後、焼成することに
より焼結体（図示せず）を得て、その焼結体に以下に説
明する電極を形成することにより、複合電子部品２１が
得られる。

【００３０】焼結体の上面に接続用電極２４が形成さ
れ、この接続用電極２４を介してインダクタ用電極１１
ｂ，１１ｂ及びキャパシタ用電極１２ａ，１２ｃとが電
気的に一体に接続される。また、焼結体の下面に、積層
方向Ｘに対して直角方向にアースライン用電極２５が形
成され、アースライン用電極２５はキャパシタ用電極２
２ｂと電気的に接続される。そして、信号ライン用電極
２６ａ，２６ｂは、アースライン用電極２５に対して平
行な焼結体の端面、すなわち、インダクタ部２ａ，２ｂ
の端面に形成され、インダクタ用電極１１ａ，１１ａと
それぞれ電気的に接続される。したがって、積層方向Ｘ
に対して直角方向に形成されたアースライン用電極２５
は、インダクタ部２の表面に形成されない。

【００３１】本発明の第１実施例による複合電子部品２
１の等価回路は、従来例で示した図１４と同様に、二つ
のインダクタ部を直列に接続し、その接続部にキャパシ
タ部の一端を接続したＴ型のフィルタになる。

【００３２】尚、キャパシタ用シート８ｇに代わって従
来例のキャパシタ用シート８ｃを用いることも可能であ
る。

【００３３】次に、本発明の第２実施例をＬＣ回路を例
にして、図３乃至図５を参照して説明する。図３におい
て、複合電子部品３１は、二つのインダクタを有するイ
ンダクタ部３２及び二つのキャパシタを有するキャパシ
タ部３３から構成される。そして、複合電子部品３１の
外部には、一側面上に形成された第１の信号ライン用電
極３４と、一組の対向する側面上に第２，第３の信号ラ
イン用電極３５，３６及びダミー電極３７，３７と、他
の側面上に第１，第２のアースライン用電極３８，３９
が形成されている。

【００３４】この複合電子部品３１の焼成前の分解斜視
図を図４に示す。複合電子部品３１は、キャパシタ用シ
ート４０（４０ａ〜４０ｇ）からなるキャパシタ部３２
及びインダクタ用シート４１（４１ａ〜４１ｆ）からな
るインダクタ部３３を一体に構成した構造である。そし
て、キャパシタ用シート４０及びインダクタ用シート４
１は、各シート上の電極形状を除いて前述の従来例と同
様にして形成される。

【００３５】キャパシタ部３２を構成するキャパシタ用
シート４０ａ〜４０ｇの内、キャパシタ用シート４０ｅ
にはキャパシタ用電極４２ａ，４２ｂが形成され、キャ
パシタ用シート４０ｆにはキャパシタ用電極４２ｃ，４
２ｄが形成される。このキャパシタ用電極４２ａと４２
ｃ、及び、４２ｂと４２ｄはキャパシタ用シート４０ｆ
を介してそれぞれ対向して設けられており、それぞれの
キャパシタ用電極４２ａ〜４２ｄには外部接続用電極４
２ｅ〜４２ｆが形成され、キャパシタ用シート４０ｅ，
４０ｆの３方の端面に導出されている。したがって、キ
ャパシタ部３３はキャパシタ用シート４０ａ〜４０ｇが
一体となって独立した二つのキャパシタを有する。

【００３６】インダクタ部を構成するインダクタ用シー
ト４１ａ〜４１ｆの内、インダクタ用シート４１ａ〜４
１ｃには、インダクタ用電極４３ａ〜４３ｆ及び外部接
続用電極４３ｇ〜４３ｉが形成され、インダクタ用シー
ト４１ａ，４１ｃの３方の端面に導出される。インダク
タ用電極４３ａ，４３ｂの一端同志は電気的に接続され
て外部接続用のインダクタ用電極４３ｇの一端に接続さ
れる。インダクタ用シート４１ｂには、インダクタ用電
極４３ｃ，４３ｄの一端に位置してスルーホール（図示
せず）が形成され、インダクタ用電極４３ａ，４３ｂの
他端とそれぞれスルーホールを介して電気的に接続され
る。インダクタ用シート４１ｃにはインダクタ用電極４
３ｅ，４３ｆの一端に位置してスルーホール（図示せ
ず）が形成され、インダクタ用電極４３ｃ，４３ｄの他
端とそれぞれスルーホールを介して電気的に接続され
る。そして、インダクタ用電極４３ｅ，４３ｆの他端は
それぞれ外部接続用電極４３ｈ，４３ｉの一端に接続さ
れる。このような、インダクタ用シート４３ａ〜４３ｆ
を一体にすることにより構成されるインダクタ部３２
は、各々のインダクタ用電極４３ａ，４３ｃ，４３ｅ、
及び、インダクタ用電極４３ｂ，４３ｄ，４３ｆが、各
々のスルーホールを介して電気的に接続されて構成され
る二つのインダクタを有し、この二つのインダクタは直
列に接続されている。

【００３７】キャパシタ用シート４０ｇとインダクタ用
シート４１ａの間には、焼成後の密着状態を良くするた
めに、インダクタ用並びにキャパシタ用材料を混合して
成形する混合シートからなる中間層９，９を設けてい
る。

【００３８】上述の各積層用シート４０，４１，９を図
４の順に積層して圧着した後、焼成することにより焼結
体（図示せず）が得られる。その焼結体の外部に以下に
説明するそれぞれの電極を形成することにより、複合電
子部品３１が得られる。

【００３９】焼結体の一側面に少なくとも下面まで第１
の信号ライン用電極３４が形成され、二つのインダクタ
の一端の外部接続用電極４３ｇと一方のキャパシタの外
部接続用電極４２ｇとに電気的に接続される。焼結体の
相対する側面に少なくとも下面まで第２，第３の信号ラ
イン用電極３５，３６が形成され、第２の信号ライン用
電極３５は、一方のインダクタの他端の外部接続用電極
４３ｈと電気的に接続され、第３の信号ライン用電極３
６は、他方のインダクタの他端の外部接続用電極４３ｉ
と他方のキャパシタの外部接続用電極４２ｈとに電気的
に接続される。

【００４０】また、焼結体の他の側面のキャパシタ部３
３の端面にアースライン用電極３８，３９が形成され、
アースライン用電極３８，３９はキャパシタを形成する
キャパシタ用電極４２ａ〜４２ｄの一端になる外部接続
用電極４２ｅ，４２ｆにそれぞれ電気的に接続される。

【００４１】尚、ダミー電極３７は、焼結体の相対する
側面に少なくとも下面まで形成され、焼結体内部に形成
されている外部接続用電極４２ｅ〜４２ｈ，４３ｇ〜４
３ｉの全ての電極と電気的に接続されることなく、複合
電子部品３１を回路基板に半田付けする際、第１〜３の
信号ライン用電極３４〜３５、及び、アースライン用電
極３８，３９に対応して、半田付け強度等のバランスを
とるために必要に応じて設けられるものである。

【００４２】かかる構成の複合電子部品３１は、積層面
に対して直交する対向２面に信号ライン用電極３４〜３
６、及び、アースライン用電極３８，３９が形成され、
アースライン用電極３８，３９は、インダクタ部３２の
表面に跨がって形成されない。

【００４３】上述の複合電子部品３１の等価回路は、図
５に示すように、二つのインダクタの一端同志を接続し
て直列に接続し、その接続部に一方のキャパシタの一端
を接続し、一方のインダクタの他端に他方のキャパシタ
の一端を接続したＬＣ複合回路になる 尚、本発明は上述した第２の実施例の回路構成に限定さ
れるものでなく、キャパシタ部に形成されるキャパシタ
及びインダクタ部に形成されるインダクタの回路構成は
種々の組み合わせが可能である。また、信号ライン用電
極及びアースライン用電極は、前述の回路構成に応じて
焼成体の側面に形成されるものであるが、その配置につ
いては、実施例に限定されるものでなく、アースライン
用電極がキャパシタ部の端面部に止まっていればよい。

【００４４】次に、本発明の第３実施例について、図６
を参照して説明する。図６において、複合電子部品５１
は、積層体上部の区画にインダクタ部５２が形成され、
積層体下部の区画にキャパシタ部５３が形成されて構成
されている。そして、複合電子部品５１の外部の一方の
両端面に、インダクタ部５２及びキャパシタ部５３の区
画を跨がって信号ライン用電極５４ａ，５４ｂが形成さ
れ、キャパシタ部５３を構成する区画の、信号ライン用
電極５４ａ，５４ｂが形成された面と異なる対向する他
方の両端面に、アースライン用電極５５ａ，５５ｂが形
成されている。このアースライン用電極５５ａ，５５ｂ
は、その一部がキャパシタ部５３の区画の下面に跨がる
ことがあるが、下面全体に及ぶものでない。

【００４５】この複合電子部品５１の焼成前の分解斜視
図を図７に示す。複合電子部品５１はインダクタ用シー
ト７（７ｇ〜７ｌ）からなるインダクタ部５２及びキャ
パシタ用シート５６（５６ａ〜５６ｆ）からなるキャパ
シタ部５３を一体に構成した構造である。

【００４６】インダクタ部５２は、前述の従来例と同様
のインダクタ用シート７ｇ〜７ｌから構成されている。

【００４７】キャパシタ部５３は、前述の従来例のキャ
パシタ用シート８と同様に、高誘電率のセラミックから
なるシートをカットしたキャパシタ用シート５６の表面
に、キャパシタ用電極を形成し、積層することにより得
られる。

【００４８】キャパシタ用シート５６ｂ〜５６ｄには、
キャパシタ用電極５７ａ，５７ｂ，５７ｃがキャパシタ
用シート５６ｃ，５６ｄを介して対向して設けられる。
そして、キャパシタ用電極５７ａ，５７ｃは、インダク
タ用電極１０の外部接続用電極パターン１１ｂ，１１ａ
の位置に対応するキャパシタ用シート５６ｂ，５６ｄの
一方の両端面に交互に導出され、キャパシタ用電極５７
ｂは、キャパシタ用シート５６ｃの他方の両端面に導出
される。したがって、キャパシタ用シート５７ａ〜５７
ｆは、キャパシタ用シート５６ｃ，５６ｄを介してキャ
パシタ用電極５７ａ，５７ｂ、及び、キャパシタ用電極
５７ｃ，５７ｂが二つのキャパシタを形成し、キャパシ
タ部５３を構成する。

【００４９】インダクタ用シート７ｇとキャパシタ用シ
ート５６ｆの間には、それぞれ焼成後の密着状態を良く
するために、インダクタ用並びにキャパシタ用材料を混
合して成形する混合シートからなる中間層９，９を設け
ている。

【００５０】上述の各積層用シート７，９，５６を図７
の順に積層して圧着した後、焼成することによりインダ
クタ部５２を構成する区画とキャパシタ部５３を構成す
る区画とからなる焼結体（図示せず）を得る。その焼結
体の外部に以下に説明するそれぞれの電極を形成するこ
とにより、複合電子部品５１が得られる。

【００５１】焼結体の、インダクタ部５２の外部接続用
電極パターン１１ａ，１１ｂが導出されている両端面
に、信号ライン用電極５４ａ，５４ｂを形成する。この
信号ライン用電極５４ａ，５４ｂは、例えば、焼結体の
両端面全体に形成され、インダクタ部５２のインダクタ
用電極の両端（外部接続用電極パターン１１ａ，１１
ｂ）及びキャパシタ部５３の二つのキャパシタ用電極の
それぞれの一端（キャパシタ用電極５７ｃ，５７ａ）と
それぞれ電気的に接続される。また、アースライン用電
極５５ａ，５５ｂは、信号ライン用電極５４ａ，５４ｂ
が形成された面とは異なる、キャパシタ部５３を形成す
る区画の対向する一対の端面又は端面からキャパシタ部
５３の区画の下面の一部に跨がって形成される。但し、
アースライン用電極５５ａ，５５ｂは、キャパシタ部５
３の区画の下面全体に跨がって形成しないため、外見上
分離している。このアースライン用電極５５ａ，５５ｂ
は、キャパシタ部５３のキャパシタ用電極の他端（キャ
パシタ用電極５７ｂ）と電気的に接続されている。

【００５２】したがって、信号ライン用電極５４ａ，５
４ｂは、インダクタ用シート７及びキャパシタ用シート
５６の積層面に対して直角な面に形成され、アースライ
ン用電極５５ａ，５５ｂは、インダクタ部５２の表面に
跨がらない。

【００５３】上述の複合電子部品５１の等価回路は、図
８に示すように、インダクタ部５２の両端面に形成され
た信号ライン用電極５４ａ，５４ｂと、インダクタ用電
極（外部接続用電極１１ａ，１１ｂ）及びキャパシタ部
５３を構成している二つのキャパシタのそれぞれの一端
（キャパシタ用電極５７ｃ，５７ａ）とが電気的に接続
され、二つのキャパシタのそれぞれの他端（キャパシタ
用電極５７ｂ）がアースライン用電極５５ａ，５５ｂに
電気的に接続されたものである。

【００５４】次に、本発明の第４実施例をＬＣ回路を例
にして、図９を参照して説明する。図９において、複合
電子部品６１は、積層体上部の区画にインダクタ部６２
が形成され、積層体下部の区画にキャパシタ部６３がが
形成されて構成されている。そして、複合電子部品６１
の外部の一方の両端面に、インダクタ部６２及びキャパ
シタ部６３の区画を跨がって信号ライン用電極６４ａ，
６４ｂが形成され、キャパシタ部６３を構成する区画
の、信号ライン用電極６４ａ，６４ｂが形成された面と
異なる、対向する他方の両端面に、アースライン用電極
６５ａ，６５ｂが形成されている。このアースライン用
電極６５ａ，６５ｂは、その一部がキャパシタ部６３の
区画の下面に跨がることがあるが、下面全体に及ぶもの
でない。

【００５５】この複合電子部品６１の焼成前の分解斜視
図を図１０に示す。複合電子部品６１はインダクタ用シ
ート７（７ｇ〜７ｌ）からなるインダクタ部６２及びキ
ャパシタ用シート６６（６６ａ〜６６ｆ）からなるキャ
パシタ部６３を一体に構成した構造である。

【００５６】インダクタ部６２は、前述の従来例と同様
のインダクタ用シート７ｇ〜７ｌから構成されている。

【００５７】キャパシタ部６３は、前述の第３実施例に
おけるキャパシタ用電極５７ａ又は５７ｃのいずれか一
方のキャパシタ用電極を除いて（図１０では図７のキャ
パシタ用電極５７ｃが存在しない）、キャパシタ部５３
と同様である。したがって、キャパシタ用シート６６ａ
〜６６ｆは、キャパシタ用シート６６ｃを介して対向し
て設けらたキャパシタ用電極６７ａ，６７ｂが一つのキ
ャパシタを形成して、キャパシタ部６３を構成してい
る。

【００５８】上述の各積層用シート７，９，６６を図１
０の順に積層して圧着した後、焼成することにより、イ
ンダクタ部６２を構成する区画と、キャパシタ部６３を
構成する区画とからなる焼結体（図示せず）を得る。そ
の焼結体の外部に前述の第３実施例と同様に信号ライン
用電極６４ａ，６４ｂ及びアースライン用電極６５ａ，
６５ｂを形成することにより、複合電子部品６１が得ら
れる。

【００５９】信号ライン用電極６４ａ，６４ｂは、例え
ば、焼結体の両端面前体に形成され、インダクタ部６２
のインダクタ用電極の両端（外部接続用電極パターン１
１ａ，１１ｂ）及びキャパシタ部６３のキャパシタ用電
極の一端（キャパシタ用電極６７ａ）と電気的に接続さ
れる。また、アースライン用電極６５ａ，６５ｂは、信
号ライン用電極６４ａ，６４ｂが形成された面とは異な
る、キャパシタ部６３を構成する区画の対向する一対の
端面又は端面からキャパシタ部６３の区画の下面の一部
に跨がって形成されている。但し、アースライン用電極
６５ａ，６５ｂは、キャパシタ部６３の区画の下面全体
に跨がって形成しないため、外見上分離している。この
アースライン用電極６５ａ，６５ｂは、キャパシタ部６
３のキャパシタ用電極の他端（キャパシタ用電極６７
ｂ）と電気的に接続されている。

【００６０】したがって、信号ライン用電極６４ａ，６
４ｂは、インダクタ用シート７及びキャパシタ用シート
６６の積層面に対して直角な面に形成され、アースライ
ン用電極６５ａ，６５ｂは、インダクタ部６２の表面に
跨がらない。

【００６１】上述の複合電子部品６１の等価回路は、図
１１に示すように、インダクタ部６２の両端面に形成さ
れた信号ライン用電極６４ａ，６４ｂと、インダクタ用
電極の両端（外部接続用電極１１ａ，１１ｂ）をそれぞ
れ電気的に接続し、信号ライン用電極６４ａ，６４ｂの
いずれか一方の信号ライン用電極とキャパシタ部６３を
構成しているキャパシタの一端（キャパシタ用電極６７
ａ）とが電気的に接続され、キャパシタの他端（キャパ
シタ用電極６７ｂ）がアースライン用電極６５ａ，６５
ｂに電気的に接続されたものである。

【００６２】尚、本発明による複合電子部品の構成要素
であるインダクタ用シート７はフェライト系に限定する
ものでなく誘電体からなるものでも可能である。そし
て、この場合、中間層としてのシート９，９はなくても
よい。

【００６３】また、インダクタ用シート７の枚数、及
び、キャパシタ用シート８，５６，６６の枚数は、本実
施例の枚数に限定するものではなく、所望の特性定数値
に合わせて増減することができる。

【００６４】そして、中間層のシート９はインダクタ用
材料並びにキャパシタ用材料を混合した混合シートに限
定するものでなく、インダクタ部２ａ，２ｂ，５２，６
２及びキャパシタ部３，５３，６３をそれぞれ個別に焼
成しておき、それらを、例えばエポキシ系からなる接着
剤で接合してもよい。また、接着剤の代わりに、ガラス
等を用いて融着して接合してもよい。

【００６５】

【発明の効果】以上述べたように、本発明による複合電
子部品では、アースライン用電極をキャパシタ部の表面
に形成して、インダクタ部の表面に形成されないように
したため、インダクタ部内部のインダクタ用電極とアー
スライン用電極との間に浮遊容量が発生しなくなり、ま
た、インダクタ用電極とアースライン用電極との間の絶
縁抵抗を大きくすることができた。したがって、高周波
特性がよく、絶縁抵抗が大きくなり、性能及び信頼性が
増した。

【図面の簡単な説明】

【図１】本発明に係る複合電子部品の第１実施例の斜視
図である。

【図２】図１の焼成前の好ましい分解斜視図である。

【図３】本発明に係る複合電子部品の第２実施例の斜視
図である。

【図４】図３の焼成前の分解斜視図である。

【図５】図３の等価回路図である。

【図６】本発明に係る複合電子部品の第３実施例の斜視
図である。

【図７】図６の焼成前の分解斜視図である。

【図８】図６の等価回路図である。

【図９】本発明に係る複合電子部品の第４実施例の斜視
図である。

【図１０】図９の焼成前の分解斜視図である。

【図１１】図９の等価回路図である。

【図１２】従来のＴ型フィルタ素子の斜視図である。

【図１３】図１及び図１２の焼成前の分解斜視図であ
る。

【図１４】図１及び図１２の等価回路図である。

【符号の説明】

２ａ，２ｂ インダクタ部 ３ キャパシタ部 １０，１１ａ，１１ｂ インダクタ用電極 １２ａ，１２ｃ，２２ｂ キャパシタ用電極 ２１ 複合電子部品 ２５ アースライン用電極 ２６ａ，２６ｂ 信号ライン用電極 Ｘ 積層方向

───────────────────────────────────────────────────── フロントページの続き (72)発明者 西永 良博 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内

Claims (9)

【特許請求の範囲】
1. 【請求項１】積層体内部に形成され、少なくともインダ
   クタ部とキャパシタ部とが構成された複合電子部品にお
   いて、 前記キャパシタ部のキャパシタ用電極の一端と電気的に
   接続され、前記積層体の外部に形成されたアースライン
   用電極は、前記インダクタ部の外部に跨がらないことを
   特徴とする複合電子部品。
2. 【請求項２】六面体からなる積層体の内部に、二つのイ
   ンダクタ部とキャパシタ部とが構成された複合電子部品
   において、 前記積層体の一組の対向する面にそれぞれ信号ライン用
   電極が形成され、 前記積層体は前記信号ライン用電極を有する面に対して
   平行に積層され、二つのインダクタ部が信号ライン用電
   極側に形成され、この二つのインダクタ部に挟まれてキ
   ャパシタ部が形成され、 前記二つのインダクタ部のインダクタ用電極の一端はそ
   れぞれの前記信号ライン用電極に電気的に接続され、前
   記二つのインダクタ部のインダクタ用電極の他端は前記
   積層体の外部で直列に接続され、 前記キャパシタ部のキャパシタ用電極の一端は、前記二
   つのインダクタ部のインダクタ用電極の他端に電気的に
   接続され、 前記キャパシタ部のキャパシタ用電極の他端に電気的に
   接続されたアースライン用電極は前記積層体の外部に形
   成され、該アースライン用電極は前記インダクタ部の外
   部に跨がらないことを特徴とする複合電子部品。
3. 【請求項３】前記キャパシタ部のアースライン用電極
   は、前記積層体の積層方向に対して略直角方向に形成さ
   れていることを特徴とする請求項１又は２に記載の複合
   電子部品。
4. 【請求項４】六面体からなる積層体の内部に、複数のイ
   ンダクタ部と複数のキャパシタ部とが構成された複合電
   子部品において、 前記積層体の一組又は二組の対向する面の少なくとも一
   面に複数の信号ライン用電極が形成され、 前記積層体は前記信号ライン用電極を有する面に対して
   直角方向に積層され、前記複数のインダクタ部と前記複
   数のキャパシタ部とが前記積層体内で個々に区画されて
   形成され、 前記積層体の外部に引き出される前記インダクタ部のイ
   ンダクタ用電極の一端はそれぞれの前記信号ライン用電
   極に電気的に接続され、 前記積層体の外部に引き出される前記キャパシタ部のキ
   ャパシタ用電極のそれぞれの一端に電気的に接続された
   アースライン用電極が、前記積層体の外部に形成され、
   該アースライン用電極は前記インダクタ部の外部に跨が
   らないように構成され、前記複数のインダクタ部及び前
   記複数のキャパシタ部が所望のＬＣ回路を構成したこと
   を特徴とする複合電子部品。
5. 【請求項５】六面体からなる積層体の内部に、一つのイ
   ンダクタ部と二つのキャパシタ部とが構成された複合電
   子部品において、 前記積層体の一組の対向する面にそれぞれ信号ライン用
   電極が形成され、 前記積層体は前記信号ライン用電極を有する面に対して
   直角方向に積層され、前記インダクタ部と前記キャパシ
   タ部とが前記積層体内で個々に区画されて形成され、 前記インダクタ部のインダクタ用電極の両端部はそれぞ
   れの前記信号ライン用電極に電気的に接続され、 前記キャパシタ部の二つのキャパシタ用電極のそれぞれ
   の一端がそれぞれの前記信号ライン用電極に電気的に接
   続され、 前記キャパシタ部の二つのキャパシタ用電極のそれぞれ
   の他端に電気的に接続されたアースライン用電極が前記
   積層体の外部に形成され、該アースライン用電極は、前
   記インダクタ部の外部に跨がらないように構成され、前
   記インダクタ部及び前記キャパシタ部がＬＣ回路を構成
   したことを特徴とする複合電子部品。
6. 【請求項６】六面体からなる積層体の内部に、インダク
   タ部とキャパシタ部が構成された複合電子部品におい
   て、 前記積層体の一組の対向する面にそれぞれ信号ライン用
   電極が形成され、 前記積層体は前記信号ライン用電極を有する面に対して
   直角方向に積層され、前記インダクタ部と前記キャパシ
   タ部とが前記積層体内で個々に区画されて形成され、 前記インダクタ部のインダクタ用電極の両端部はそれぞ
   れの前記信号ライン用電極に電気的に接続され、 前記キャパシタ部のキャパシタ用電極の一端が前記信号
   ライン用電極のいずれか一方に電気的に接続され、 前記キャパシタ部のキャパシタ用電極の他端に電気的に
   接続されたアースライン用電極が前記積層体の外部に形
   成され、該アースライン用電極は、前記インダクタ部の
   外部に跨がらないように構成され、前記インダクタ部及
   び前記キャパシタ部がＬＣ回路を構成したことを特徴と
   する複合電子部品。
7. 【請求項７】前記アースライン用電極は、前記六面体の
   キャパシタ部が形成された区画の外部表面全体に形成さ
   れていないことを特徴とする請求項４乃至６のいずれか
   に記載の複合電子部品。
8. 【請求項８】前記信号ライン用電極はスパッタリング膜
   からなることを特徴とする請求項１乃至７のいずれかに
   記載の複合電子部品。
9. 【請求項９】前記信号ライン用電極はＡｇ，Ａｇ（第一
   層）−モネル（第二層），Ａｇ（第一層）−モネル（第
   二層）−ＮｉＣｒ合金（第三層）のいずれか一つからな
   ることを特徴とする請求項１乃至８のいずれかに記載の
   複合電子部品。