JPH0629958A - エラー監視対応機能付ディジタルシンクロスコープ - Google Patents
エラー監視対応機能付ディジタルシンクロスコープInfo
- Publication number
- JPH0629958A JPH0629958A JP4182019A JP18201992A JPH0629958A JP H0629958 A JPH0629958 A JP H0629958A JP 4182019 A JP4182019 A JP 4182019A JP 18201992 A JP18201992 A JP 18201992A JP H0629958 A JPH0629958 A JP H0629958A
- Authority
- JP
- Japan
- Prior art keywords
- digital
- error
- synchroscope
- time
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Maintenance And Management Of Digital Transmission (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
(57)【要約】
【目的】ディジタルシンクロスコープにおける測定対象
装置のエラー発生時での波形観測のタイミング設定を容
易にする。 【構成】ディジタルシンクロスコープ２に、試験用パル
スパターンを送出し測定対象の装置１３にて折り返した
後、パルスパターン照合を行い、エラーを検知するとト
リガー信号を送出するエラー監視手段１１，１２と、エ
ラー監視部におけるパルスパターン送出からエラー検知
までの時間を計測し、その計測結果に応じてディジタル
シンクロスコープ２に与える遅延時間を設定する遅延制
御手段８，９とを付加することにより、障害発生時の波
形観測タイミングの設定を容易にする。
装置のエラー発生時での波形観測のタイミング設定を容
易にする。 【構成】ディジタルシンクロスコープ２に、試験用パル
スパターンを送出し測定対象の装置１３にて折り返した
後、パルスパターン照合を行い、エラーを検知するとト
リガー信号を送出するエラー監視手段１１，１２と、エ
ラー監視部におけるパルスパターン送出からエラー検知
までの時間を計測し、その計測結果に応じてディジタル
シンクロスコープ２に与える遅延時間を設定する遅延制
御手段８，９とを付加することにより、障害発生時の波
形観測タイミングの設定を容易にする。
Description
【０００１】
【産業上の利用分野】本発明は、通信回線上の伝送装置
の故障探索に使用するためのエラー監視対応機能付ディ
ジタルシンクロスコープに関する。
の故障探索に使用するためのエラー監視対応機能付ディ
ジタルシンクロスコープに関する。
【０００２】
【従来の技術】従来のディジタルシンクロスコープは、
観測用の波形信号をディジタル信号に変換する符号化回
路と、そのディジタル信号を一定時間内記憶保持する記
憶回路と、そのディジタル信号を再び波形信号に変換す
る復号化回路と、その再生された波形信号を出力する出
力回路とを有している。波形信号の観測を行う場合、人
手でスイッチを操作するか又はトリガー信号を外部から
与えることにより、記憶回路を保持状態とし、出力回路
に波形信号を出力している。
観測用の波形信号をディジタル信号に変換する符号化回
路と、そのディジタル信号を一定時間内記憶保持する記
憶回路と、そのディジタル信号を再び波形信号に変換す
る復号化回路と、その再生された波形信号を出力する出
力回路とを有している。波形信号の観測を行う場合、人
手でスイッチを操作するか又はトリガー信号を外部から
与えることにより、記憶回路を保持状態とし、出力回路
に波形信号を出力している。
【０００３】
【発明が解決しようとする課題】この従来のディジタル
シンクロスコープを使用して伝送装置におけるビットエ
ラーの発生等の故障探索を行なう場合には、人手にるス
イッチ操作あるいは外部からのトリガー信号により動作
タイミングを指示しているため、装置内部のエラー発生
タイミングと指示タイミングとが合いにくいという問題
点がある。すなわち、ディジタルシンクロスコープ内部
での演算処理時間等が存在するため、タイミング指示し
た時には、既に観測したいタイミングの波形信号はディ
ジタルシンクロスコープ内を通過してしまっており、所
望のタイミングで波形を容易に観測することができな
い。
シンクロスコープを使用して伝送装置におけるビットエ
ラーの発生等の故障探索を行なう場合には、人手にるス
イッチ操作あるいは外部からのトリガー信号により動作
タイミングを指示しているため、装置内部のエラー発生
タイミングと指示タイミングとが合いにくいという問題
点がある。すなわち、ディジタルシンクロスコープ内部
での演算処理時間等が存在するため、タイミング指示し
た時には、既に観測したいタイミングの波形信号はディ
ジタルシンクロスコープ内を通過してしまっており、所
望のタイミングで波形を容易に観測することができな
い。
【０００４】
【課題を解決するための手段】本発明のディジタルシン
クロスコープは、観測用の波形信号をディジタル信号に
変換後、記憶回路に保持し、一定時間内の波形信号を出
力するディジタルシンクロスコープと、所望のパターン
信号を送出し外部の伝送装置にて折り返した前記パター
ン信号を受け照合チェックを行いエラーを検知したとき
に前記ディジタルシンクロスコープ部に対してトリガー
パルスを出力するエラー監視手段と、このエラー監視手
段における前記パターン信号の送出から前記トリガーパ
ルスの送出までの時間を計測しその計測結果に応じて前
記記憶回路に保持させる前記波形信号に与える遅延時間
を設定する遅延制御手段とを備えている。
クロスコープは、観測用の波形信号をディジタル信号に
変換後、記憶回路に保持し、一定時間内の波形信号を出
力するディジタルシンクロスコープと、所望のパターン
信号を送出し外部の伝送装置にて折り返した前記パター
ン信号を受け照合チェックを行いエラーを検知したとき
に前記ディジタルシンクロスコープ部に対してトリガー
パルスを出力するエラー監視手段と、このエラー監視手
段における前記パターン信号の送出から前記トリガーパ
ルスの送出までの時間を計測しその計測結果に応じて前
記記憶回路に保持させる前記波形信号に与える遅延時間
を設定する遅延制御手段とを備えている。
【０００５】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【０００６】図１は本発明の一実施例のブロック図であ
る。本実施例では、網同期装置１４に障害があり故障探
索を行った場合について説明する。１次群多重化装置１
３においてエラーが発生した場合、まず１次群多重化装
置１３の１次群側を折り返し（ａ）、０次群側およびエ
ラー原因と思われる網同期装置１４のクロック信号の出
力（ｃ）を、本実施例のディジタルシンクロスコープ１
に接続する。尚、網同期装置１４および１次群多重装置
１３は同一のクロック信号にて動作している。
る。本実施例では、網同期装置１４に障害があり故障探
索を行った場合について説明する。１次群多重化装置１
３においてエラーが発生した場合、まず１次群多重化装
置１３の１次群側を折り返し（ａ）、０次群側およびエ
ラー原因と思われる網同期装置１４のクロック信号の出
力（ｃ）を、本実施例のディジタルシンクロスコープ１
に接続する。尚、網同期装置１４および１次群多重装置
１３は同一のクロック信号にて動作している。
【０００７】図２は本実施例の動作を説明するためのタ
イミング図である。
イミング図である。
【０００８】クロック信号（ｃ）の乱れた期間Ａが時刻
Ｔから始まった場合、符号化回路３の出力信号では、そ
のクロック信号の乱れ（期間Ａ′）は、処理時間により
時刻Ｔに対して時間ｔ３だけ遅延している。
Ｔから始まった場合、符号化回路３の出力信号では、そ
のクロック信号の乱れ（期間Ａ′）は、処理時間により
時刻Ｔに対して時間ｔ３だけ遅延している。
【０００９】クロック信号の乱れた期間Ａにてエラー発
生することになる疑似ランダムパターンｄ（パルスパタ
ーン発生回路１２の出力信号）の該当の期間Ｂは、時刻
Ｔに対して時間ｔ６経過後に、１次群多重化装置１３に
入力される。これは、１次群多重化装置１３内部におい
てクロック信号と疑似ランダムパターンとで処理時間が
異ることによる。即ち、クロック信号の乱れた期間Ａ
が、疑似ランダムパターンｄに影響しエラーを発生させ
るまで、装置内部のエラー発生箇所に各信号が到達する
時間が異なるからであり、クロック信号の方が疑似ラン
ダムパターンよりも処理時間が大きいためである。
生することになる疑似ランダムパターンｄ（パルスパタ
ーン発生回路１２の出力信号）の該当の期間Ｂは、時刻
Ｔに対して時間ｔ６経過後に、１次群多重化装置１３に
入力される。これは、１次群多重化装置１３内部におい
てクロック信号と疑似ランダムパターンとで処理時間が
異ることによる。即ち、クロック信号の乱れた期間Ａ
が、疑似ランダムパターンｄに影響しエラーを発生させ
るまで、装置内部のエラー発生箇所に各信号が到達する
時間が異なるからであり、クロック信号の方が疑似ラン
ダムパターンよりも処理時間が大きいためである。
【００１０】１次群多重化装置１３を折り返して出力さ
れる疑似ランダムパターンｅのエラー発生の期間Ｂ′
は、時刻Ｔに対して時間（ｔ１＋ｔ６）経過後に送出さ
れる。このエラーを検出したエラー検出回路１１は、更
に時間ｔ２経過後にエラー検出トリガーを送出する。
れる疑似ランダムパターンｅのエラー発生の期間Ｂ′
は、時刻Ｔに対して時間（ｔ１＋ｔ６）経過後に送出さ
れる。このエラーを検出したエラー検出回路１１は、更
に時間ｔ２経過後にエラー検出トリガーを送出する。
【００１１】記憶回路４は、このエラー検出トリガーの
パルスを受信した直後の時刻Ｃで記憶保持動作を開始
し、時刻Ｃ′で記憶保持動作を終了する。
パルスを受信した直後の時刻Ｃで記憶保持動作を開始
し、時刻Ｃ′で記憶保持動作を終了する。
【００１２】記憶回路４の動作開始時刻は時刻Ｔに対し
て時間（ｔ１＋ｔ２＋ｔ６）だけ遅れ、また符号化回路
３の出力信号での期間Ａ′は時刻Ｔに対して時間ｔ３経
過後に始まる。従って、遅延回路９において、時間（ｔ
１＋ｔ２−ｔ３＝ｔ４）にｔ６よりも僅かに大きい時間
ｔ５を付加した時間（ｔ１＋ｔ２＋ｔ５−ｔ３）を設定
することにより、記憶回路４の動作中（時刻ＣからＣ′
まで）にパルス符号化されたクロック信号の乱れた期間
Ａ′を送出できる。
て時間（ｔ１＋ｔ２＋ｔ６）だけ遅れ、また符号化回路
３の出力信号での期間Ａ′は時刻Ｔに対して時間ｔ３経
過後に始まる。従って、遅延回路９において、時間（ｔ
１＋ｔ２−ｔ３＝ｔ４）にｔ６よりも僅かに大きい時間
ｔ５を付加した時間（ｔ１＋ｔ２＋ｔ５−ｔ３）を設定
することにより、記憶回路４の動作中（時刻ＣからＣ′
まで）にパルス符号化されたクロック信号の乱れた期間
Ａ′を送出できる。
【００１３】なお装置内部の処理時間によっては、疑似
ランダムパターンにおける期間Ｂが時刻Ｔよりも前に現
われる可能性がある。この場合、エラー検出トリガー
は、遅延回路９をパルス符号信号の期間Ａ′が通過する
前に送出されるが、記憶回路９の容量を十分大きくして
おけば対応できる。
ランダムパターンにおける期間Ｂが時刻Ｔよりも前に現
われる可能性がある。この場合、エラー検出トリガー
は、遅延回路９をパルス符号信号の期間Ａ′が通過する
前に送出されるが、記憶回路９の容量を十分大きくして
おけば対応できる。
【００１４】以上説明したように、遅延回路９における
設定遅延時間は（ｔ１＋ｔ２＋ｔ５−ｔ３）になる様に
制御される。遅延時間計測回路８は、パルスパターン発
生回路１２が疑似ランダムパルスパターンｄを１次群多
重化装置１３に対して送出するのと同時に時間計測を開
始し、１次群多重化装置１３で折り返されエラー検出回
路１１に到達しエラー検出トリガーのパルスが出力され
るまでの時間を計測する。遅延回路９では時間ｔ６の値
が不確定なため、ｔ６より僅かに大きいと予想される時
間ｔ５を設定し、これを上記の測定した時間に付加す
る。さらに、遅延回路９は、ディジタルスコープ部２の
波形信号をパルス符号信号に変換する符号化回路３の内
部処理時間ｔ３を差し引いた値を遅延時間として取るよ
うに制御される。
設定遅延時間は（ｔ１＋ｔ２＋ｔ５−ｔ３）になる様に
制御される。遅延時間計測回路８は、パルスパターン発
生回路１２が疑似ランダムパルスパターンｄを１次群多
重化装置１３に対して送出するのと同時に時間計測を開
始し、１次群多重化装置１３で折り返されエラー検出回
路１１に到達しエラー検出トリガーのパルスが出力され
るまでの時間を計測する。遅延回路９では時間ｔ６の値
が不確定なため、ｔ６より僅かに大きいと予想される時
間ｔ５を設定し、これを上記の測定した時間に付加す
る。さらに、遅延回路９は、ディジタルスコープ部２の
波形信号をパルス符号信号に変換する符号化回路３の内
部処理時間ｔ３を差し引いた値を遅延時間として取るよ
うに制御される。
【００１５】以上の動作終了後、エラー検知のために、
パルスパターン発生回路１２から数種の疑似ランダムパ
ターンの内の任意のパターンを送出し、エラー検出回路
１１においてエラー検知が可能な状態にしておく。網同
期装置１４からのクロック信号（ｃ）は、符号化回路３
によりディジタル信号化され、遅延回路９により遅延さ
れた後、記憶回路４に読み込まれる。その際、クロック
信号出力（ｃ）は、パルスパターン発生回路１２からの
疑似ランダムについてエラー検知およびトリガー送出が
行われるまでの時間分遅延している。記憶回路４におい
ては、エラー検出回路１１からエラー検出トリガーのパ
ルスが送出されない限り、書き込み及び保持を行わな
い。
パルスパターン発生回路１２から数種の疑似ランダムパ
ターンの内の任意のパターンを送出し、エラー検出回路
１１においてエラー検知が可能な状態にしておく。網同
期装置１４からのクロック信号（ｃ）は、符号化回路３
によりディジタル信号化され、遅延回路９により遅延さ
れた後、記憶回路４に読み込まれる。その際、クロック
信号出力（ｃ）は、パルスパターン発生回路１２からの
疑似ランダムについてエラー検知およびトリガー送出が
行われるまでの時間分遅延している。記憶回路４におい
ては、エラー検出回路１１からエラー検出トリガーのパ
ルスが送出されない限り、書き込み及び保持を行わな
い。
【００１６】１次群多重化装置１３においてエラーが発
生した場合には、前述の疑似ランダムパターンの照合比
較によりエラー検出回路１１にてエラーを検知後、記憶
回路４に対してエラー検出トリガーを送出する。エラー
検出トリガーを受信すると、記憶回路４は記憶保持状態
となり、記憶保持されたデータは、復号化回路５により
読み出し、元の波形信号に変換後出力回路６へ送出し波
形を出力する。この際出力されるクロック信号（ｃ）の
波形は、エラー検出回路１１からトリガー送出されるま
での時間分だけ遅延している。即ち、クロック信号
（ｃ）は１次群多重化装置１３のエラー発生時に使用さ
れた時点でのクロック信号である。従って、このクロッ
ク信号（ｃ）を観測し、波形の歪み等で存在すれば、１
次群多重化装置１３のエラー発生の原因が網同期装置１
４からのクロック信号の波形歪みであると断定できる。
生した場合には、前述の疑似ランダムパターンの照合比
較によりエラー検出回路１１にてエラーを検知後、記憶
回路４に対してエラー検出トリガーを送出する。エラー
検出トリガーを受信すると、記憶回路４は記憶保持状態
となり、記憶保持されたデータは、復号化回路５により
読み出し、元の波形信号に変換後出力回路６へ送出し波
形を出力する。この際出力されるクロック信号（ｃ）の
波形は、エラー検出回路１１からトリガー送出されるま
での時間分だけ遅延している。即ち、クロック信号
（ｃ）は１次群多重化装置１３のエラー発生時に使用さ
れた時点でのクロック信号である。従って、このクロッ
ク信号（ｃ）を観測し、波形の歪み等で存在すれば、１
次群多重化装置１３のエラー発生の原因が網同期装置１
４からのクロック信号の波形歪みであると断定できる。
【００１７】
【発明の効果】以上説明したように本発明によれば、信
号処理時間分を補正する制御手段を設けることにより、
容易にエラー期間の波形観測を行える。
号処理時間分を補正する制御手段を設けることにより、
容易にエラー期間の波形観測を行える。
【図１】本発明の実施例のブロック図。
【図２】本発明の実施例の信号タイミング図。
２ ディジタルシンクロスコープ ３ 符号化回路 ４ 記憶回路 ５ 復号化回路 ６ 出力回路 ８ 遅延時間計測回路 ９ 遅延回路 １１ エラー検出回路 １２ パルスパターン発生回路 １３ １次群多重化装置 １４ 網同期装置
Claims (1)
- 【請求項１】 観測用の波形信号をディジタル信号に変
換後、記憶回路に保持し、一定時間内の波形信号を出力
するディジタルシンクロスコープと、所望のパターン信
号を送出し外部の伝送装置にて折り返した前記パターン
信号を受け照合チェックを行いエラーを検知したときに
前記ディジタルシンクロスコープ部に対してトリガーパ
ルスを出力するエラー監視手段と、このエラー監視手段
における前記パターン信号の送出から前記トリガーパル
スの送出までの時間を計測しその計測結果に応じて前記
記憶回路に保持させる前記波形信号に与える遅延時間を
設定する遅延制御手段とを備えていることを特徴とする
エラー監視対応機能付ディジタルシンクロスコープ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4182019A JPH0629958A (ja) | 1992-07-09 | 1992-07-09 | エラー監視対応機能付ディジタルシンクロスコープ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4182019A JPH0629958A (ja) | 1992-07-09 | 1992-07-09 | エラー監視対応機能付ディジタルシンクロスコープ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0629958A true JPH0629958A (ja) | 1994-02-04 |
Family
ID=16110923
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4182019A Withdrawn JPH0629958A (ja) | 1992-07-09 | 1992-07-09 | エラー監視対応機能付ディジタルシンクロスコープ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0629958A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011039047A (ja) * | 2009-08-12 | 2011-02-24 | Tektronix Inc | 試験測定機器及び方法 |
-
1992
- 1992-07-09 JP JP4182019A patent/JPH0629958A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011039047A (ja) * | 2009-08-12 | 2011-02-24 | Tektronix Inc | 試験測定機器及び方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5228042A (en) | Method and circuit for testing transmission paths | |
| KR920005171A (ko) | 테스트 모드 진입을 위한 연속적으로 클럭크된 호출 코드들을 가진 반도체 메모리 | |
| JPH0795166A (ja) | 伝送システムの試験装置 | |
| FR2722928A1 (fr) | Circuit de detection de synchronisation | |
| JPH0629958A (ja) | エラー監視対応機能付ディジタルシンクロスコープ | |
| JPH05145504A (ja) | 多重化送信装置 | |
| JP3063291B2 (ja) | 回線監視回路 | |
| JP2778724B2 (ja) | アナログ・マルチプレクサの故障検出装置 | |
| SU1381527A1 (ru) | Устройство дл вывода информации на телеграфный аппарат | |
| KR940003324A (ko) | D2 mac신호의 프레임동기검출방법 및 장치 | |
| JPH04192830A (ja) | 試験装置 | |
| US6295239B1 (en) | Control apparatus for testing a random access memory | |
| JPH09186676A (ja) | Ｐｎコードのビット誤り測定装置 | |
| JPH0270151A (ja) | 故障診断装置 | |
| JPH0313135A (ja) | アラーム処理回路 | |
| CA2057447C (en) | Method and circuit for testing transmission paths | |
| JP3161795B2 (ja) | 位相制御装置 | |
| KR100227423B1 (ko) | 고속처리가 가능한 기억장치 | |
| JP2804406B2 (ja) | パルス測定装置 | |
| JP3342950B2 (ja) | 信号伝送装置のバッファメモリ受渡し方式 | |
| JP2003168971A (ja) | 高速パルス計数装置および計数情報の伝送方法 | |
| KR920020887A (ko) | 비동기전송 모우드 스위치의 중복경로조합장치내 유효셀 식별 방법과 장치 | |
| JP2000346881A (ja) | 波形記録方法並びに波形データ読出方法及びこれを用いた波形観測装置 | |
| KR19980015128A (ko) | 전전자 교환기의 온-라인 테스트 장치(apparatus for on line test in switch) | |
| JPH0243138B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991005 |