JPH0629555A - 半導体センサ装置 - Google Patents

Abstract

(57)【要約】 【目的】 端子数が少なく、安価かつコンパクトな、ト
リミング回路内蔵の半導体センサ装置を提供する。 【構成】 端子３１には電源電圧とこれよりも電圧レベ
ルの高いクロック信号が入力する。ロジック回路２２
は、端子３３の一つの電圧レベルにおいて作動を開始し
て、端子３２よりクロック信号に応じて入力する直列デ
ジタル信号を並列のトリミングデータとして一時記憶す
る。そして、記憶したトリミングデータに基づいてゲー
ジ回路１１を作動せしめ、ゲージ出力を端子３２に出力
する。ロジック回路２２は、端子３３の他の電圧レベル
において、記憶されたトリミングデータに基づいてヒュ
ーズメモリ回路２３をトリミングする。また、端子３３
のさらに他の電圧レベルにおいて、トリミング後のヒュ
ーズメモリ回路２３のデータに基づいてゲージ回路１１
を作動せしめ、その出力信号を端子３２に出力する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体センサ装置に関
し、特に電気トリミング機能を内蔵しコンパクトにチッ
プ化される半導体センサ装置に関する。

【０００２】

【従来の技術】半導体圧力センサ等においては、圧力を
受けて歪み信号出力を発する抵抗膜を所定の抵抗値に粗
調整するために、チップ製造時にレーザトリミングによ
り抵抗膜を所定形状に整えている。

【０００３】そして、センサチップをハウジング内に実
装した後に、圧力を印加しつつ最終的な微調整トリミン
グを行うことが多いが、高圧用の圧力センサでは半導体
チップがハウジング内に密閉されるためにレーザトリミ
ングは不可能であり、電気的トリミングを行う必要があ
る。

【０００４】

【発明が解決しようとする課題】電気的トリミングにお
いては通常ヒューズメモリやＥＰＲＯＭを使用するが、
これらに対するトリミングデータの書込み読出しには従
来多数のコントロール端子（ピン）を必要とするため、
トリミング回路をセンサ回路と一体にチップ化しても製
造コストは低減されず、却ってチップのピン数の増加に
よる製造コストの上昇の方が大きいという問題を生じ
る。

【０００５】特に高圧用の圧力センサでは、図５に示す
如く、外周に取付けネジ部４４を形成したハウジング下
半部４１の端面空間４ａ内にセンサチップを配設し、こ
れの各端子より、耐圧性を考慮した厚肉のハウジング中
間部４２を貫通して上端空間４ｂ内へリードピン４３を
設ける必要があるが、ハーメチックシール４５を施した
リードピン部は製造コストが極めて高い。その理由は、
高圧の受圧面を小さくするためにリードピン４３の貫通
孔を極力小さくする必要があり、これが加工時間の大幅
な増大と歩留りの低下をもたらすからである。

【０００６】そこで本発明はかかる課題を解決するもの
で、端子数が少なく、安価かつコンパクトな、トリミン
グ回路内蔵の半導体センサ装置を提供することを目的と
する。

【０００７】

【課題を解決するための手段】本発明の構成を図１で説
明すると、半導体センサ装置は、チップ内に内蔵された
半導体センサと、該半導体センサの作動電圧をチップ内
へ入力する第１端子と、上記半導体センサのセンサ信号
をチップ外へ出力する第２端子と、上記作動電圧以上の
電圧レベルでチップ内へ外部電圧を導入する第３端子と
を具備し、かつ上記３つの端子のうち、いずれかの端子
の一つの電圧レベルにおいて作動を開始して、上記３つ
の端子のいずれかより入力する直列デジタル信号を並列
のトリミングデータとして一時記憶する補助メモリ手段
と、上記一つの電圧レベルにおいて、上記補助メモリ手
段に記憶されたトリミングデータに基づいて上記半導体
センサを作動せしめ、センサ信号を上記第２端子に出力
する補助測定手段と、上記第３端子の他の電圧レベルに
おいて、上記補助メモリ手段に記憶されたトリミングデ
ータに基づいて主メモリ手段をトリミングするトリミン
グ手段と、上記第３端子のさらに他の電圧レベルにおい
て、トリミングされた上記主メモリ手段に記憶されたデ
ータに基づいて上記半導体センサを作動せしめ、センサ
信号を上記第２端子に出力する主測定手段とを具備して
いる。

【０００８】

【作用】上記構成においては、チップに設けた３つの端
子を介した信号入出力で半導体センサの電気的トリミン
グを行うことができるから、安価かつコンパクトな装置
が実現される。

【０００９】

【実施例１】図２にはチップ上に形成される半導体圧力
センサ装置の全体ブロック構成図を示す。図中、破線で
囲んだ部分はアナログ信号を取り扱うアナログ回路部１
であり、これ以外はデジタル信号を取り扱うデジタル回
路部２である。

【００１０】アナログ回路部１のゲージ回路１１は、印
加圧力に応じた出力信号を発する半導体歪みゲージより
構成され、その出力信号は増幅・入出力切換回路１２に
入力して増幅される。この回路１２はチップに設けた端
子３２に接続されている。

【００１１】上記アナログ回路部１にはさらに感度調整
回路１３、温特（温度特性）調整回路１４およびオフセ
ット調整回路１５が設けられ、感度調整回路１３はデジ
タル回路部２に設けたＤ／Ａコンバータ２４の出力に応
じてゲージ回路１１への印加電圧を変更調整し、温特調
整回路１４は同じくＤ／Ａコンバータ２４の出力に応じ
て増幅・入出力切換回路１２の増幅部の温特用基準電圧
を変更調整する。

【００１２】デジタル回路部２のコンパレータ・インジ
ェクタコントロール回路２１には端子３１と端子３３が
接続され、端子３１から入力する電源電圧（５Ｖ）より
端子３３から入力する電圧が高く（１２Ｖ）なると、内
蔵のコンパレータ出力により定電流源が作動を開始して
ロジック回路２２に作動電流２１ａを供給する。同時に
リセット出力２１ｂが発せられてロジック回路２２に内
蔵されたシフトレジスタがリセットされ、増幅・入出力
切換回路１２に対して「０」レベルのモード信号２２ａ
が出力される。

【００１３】上記モード信号２２ａを受けると、増幅・
入出力切換回路１２の切換部が入力側に切り換わり、端
子３２、信号線１２ａを経てロジック回路２２へのデー
タ入力が可能となる。この状態で端子３１より電源電圧
より高い電圧（８Ｖ）のクロックパルスを入力すると、
クロックパルスは抵抗分割回路２５で電圧を低下せしめ
られてロジック回路２２内のシフトレジスタに供給さ
れ、端子３２より入力する直列デジタルデータがシフト
レジスタに逐次記憶されて並列のトリミングデータに変
換される。

【００１４】なお、直列デジタルデータの先頭ビットを
モード判定ビットとして、これに「１」を与えておく
と、シフトレジスタにトリミングデータが揃った段階で
ロジック回路２２より出力されるモード信号２２ａが
「１」レベルに反転し、これに応じて増幅・入出力切換
回路１２の切換部が出力側に切り換わる。

【００１５】トリミングデータはヒューズメモリ回路２
３に入力するとともに、これを経てＤ／Ａコンバータ２
４にも入力し、そのアナログ出力信号２４ａ，２４ｂが
それぞれ感度調整回路１３の印加電圧として、あるいは
温特調整回路１４の基準電圧として使用される。そし
て、かかる印加電圧および基準電圧のもとでのゲージ回
路１１の出力電圧が、増幅・入出力切換回路１２を経て
端子３２より出力される。

【００１６】この時の各端子の信号波形を図３に示し、
端子３３の電圧がオープンから１２Ｖに設定され、端子
３１からのクロックパルス入力により端子３２を経てト
リミングデータがロジック回路２２に設定される。そし
て、上記トリミングデータのもとでのゲージ出力が端子
３２に得られる。この後、トリミングデータを漸次変更
しつつ同様の手順を繰り返し、所望のゲージ出力が得ら
れるトリミングデータを確定する。

【００１７】トリミングデータが確定した後は、図４に
示す如く、端子３３の電圧を１２Ｖに上げてロジック回
路２２等を作動せしめ、先頭のモード判定ビットを
「０」レベルとした、確定した上記トリミングデータと
同一の直列デジタル信号を、クロックパルスにより端子
３２を経てロジック回路２２のシフトレジスタヘ入力設
定する。この間に端子３３の電圧がヒューズメモリ回路
２３のトリミングに必要な３６Ｖに上昇せしめられる。

【００１８】ロジック回路２２より出力されるモード信
号は「０」レベルのままであるから、増幅・入出力切換
回路１２の切換部は入力側に維持され、この状態で端子
３２より一定のスレッショールド電圧（７．５Ｖ）を越
えるトリム開始信号を入力すると、増幅・入出力切換回
路１２よりロジック回路２２へトリムイネーブル信号１
２ｂが発せられて、ヒューズメモリ回路２３がトリミン
グデータに従ってトリミングされる。

【００１９】その後、端子３３をオープンにするとロジ
ック回路２２の作動は停止するが、プルアップされてい
るモード信号２２ａは「１」レベルになり、増幅・入出
力切換回路１２の切換部は出力側に切り換わる。同時に
コンパレータ・インジェクタコントロール回路２１から
ヒューズメモリ回路２３へリード信号２１ｃが出力され
て、トリミング後のメモリデータがＤ／Ａコンバータ２
４に出力される。

【００２０】しかして、これ以後は正確にトリミングさ
れたメモリデータに基づく印加電圧および基準電圧のも
とで感度調整回路１３および温特調整回路１４が作動
し、誤差の無い印加圧力に応じたゲージ出力が端子３２
より出力される。

【００２１】なお、端子３４はアース端子であり、用途
によってはボデーアースとしてこれを省略することがで
きる。

【００２２】また、電源端子３１にクロックパルスを重
畳したが、他の直列デジタル信号を重畳しても良い。

【００２３】端子３３のオープン電位に代えて、他の異
なる電圧値を使用しても良い。

【００２４】

【実施例２】上記実施例では、モード信号２２ａおよび
トリムイネーブル信号１２ｂを、ゲージ出力端子３２よ
り入力したが、図６に示す如く、これら信号２２ａ，１
２ｂをクロックパルスとともに電源端子３１より入力す
るようにもできる。すなわち、電源線には異なる抵抗比
の３種の分圧抵抗４１，４２，４３，４４，４５，４６
が並列接続され、これら分圧抵抗４１〜４６の出力を受
ける各トランジスタ４７，４８，４９より、「０」レベ
ルのモード、クロックパルス、トリムイネーブルの各信
号が出力される。

【００２５】トランジスタ４７〜４９のそれぞれのスレ
ッショールド電圧ＶTHは６Ｖ、７Ｖ、９Ｖであり、電源
電圧が６Ｖ以上でモード信号２２ａが発せられて書込み
モードとなって、７Ｖを境に上下するクロックパルス信
号に同期して端子３２（図２）よりトリミングデータが
入力される。トリミングデータを入力後、電源電圧を９
Ｖ以上に設定することによりトリムイネーブル信号１２
ｂが発せれらてトリミングが可能となる。

【００２６】

【実施例３】図７に示す如く、増幅・入出力切換回路１
２の出力段トランジスタ５０を定電流源５１に接続して
電流制限をかければ、モード信号２２ａにより書込み・
読出しを切り換えることなく、任意のタイミングで端子
３２より信号入力が可能である。

【００２７】なお、電源供給、センサ出力、トリミング
時の高電圧供給の３つの端子を別個に設ければ、残る信
号をいずれの端子より入力するかは、上記各実施例に限
られず適宜変更することができる。

【００２８】

【発明の効果】以上の如く、本発明の半導体センサ装置
は、少ない端子数で、安価かつコンパクトに、チップ上
にトリミング回路を付設することができるものである。

【図面の簡単な説明】

【図１】クレーム対応図である。

【図２】チップ上に形成される装置の全体ブロック構成
図である。

【図３】各端子の信号波形図である。

【図４】各端子の信号波形図である。

【図５】半導体圧力センサのハウジングの断面図であ
る。

【図６】本発明の他の実施例における回路図である。

【図７】本発明のさらに他の実施例における回路図であ
る。

【符号の説明】

１ アナログ回路部 １１ ゲージ回路（半導体センサ） ２ デシタル回路部 ２１ コンパレータ・インジェクタコントロール回路
（主測定手段） ２２ ロジック回路（補助メモリ手段、補助測定手段，
トリミング手段） ２３ ヒューズメモリ（主メモリ手段） ３１ 第１端子 ３２ 第２端子 ３３ 第３端子

Claims (1)

【特許請求の範囲】
1. 【請求項１】 チップ内に内蔵された半導体センサと、
   該半導体センサの作動電圧をチップ内へ入力する第１端
   子と、上記半導体センサのセンサ信号をチップ外へ出力
   する第２端子と、上記作動電圧以上の電圧レベルでチッ
   プ内へ外部電圧を導入する第３端子とを具備し、かつ上
   記３つの端子のうち、いずれかの端子の一つの電圧レベ
   ルにおいて作動を開始して、上記３つの端子のいずれか
   より入力する直列デジタル信号を並列のトリミングデー
   タとして一時記憶する補助メモリ手段と、上記一つの電
   圧レベルにおいて、上記補助メモリ手段に記憶されたト
   リミングデータに基づいて上記半導体センサを作動せし
   め、センサ信号を上記第２端子に出力する補助測定手段
   と、上記第３端子の他の電圧レベルにおいて、上記補助
   メモリ手段に記憶されたトリミングデータに基づいて主
   メモリ手段をトリミングするトリミング手段と、上記第
   ３端子のさらに他の電圧レベルにおいて、トリミングさ
   れた上記主メモリ手段に記憶されたデータに基づいて上
   記半導体センサを作動せしめ、センサ信号を上記第２端
   子に出力する主測定手段とを具備する半導体センサ装
   置。