JPH06295406A - 書込検出回路 - Google Patents
書込検出回路Info
- Publication number
- JPH06295406A JPH06295406A JP8160293A JP8160293A JPH06295406A JP H06295406 A JPH06295406 A JP H06295406A JP 8160293 A JP8160293 A JP 8160293A JP 8160293 A JP8160293 A JP 8160293A JP H06295406 A JPH06295406 A JP H06295406A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- magnetic head
- input
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Digital Magnetic Recording (AREA)
Abstract
(57)【要約】
【目的】書込検出信号の出力時間が、磁気ヘッドの両端
に発生する逆起電圧の変化による影響を受けるのを防ぐ
こと。 【構成】磁気ヘッド２の両端に発生した逆起電圧をワン
ショット回路５及びコンパレータ７で波形整形し、整形
された波形から単安定マルチバイブレータ１０を動作さ
せることで、磁気ヘッド２の両端の逆起電圧のピーク電
圧が変化しても、書込検出信号は逆起電圧の変化による
影響を受けないようにすることができる。
に発生する逆起電圧の変化による影響を受けるのを防ぐ
こと。 【構成】磁気ヘッド２の両端に発生した逆起電圧をワン
ショット回路５及びコンパレータ７で波形整形し、整形
された波形から単安定マルチバイブレータ１０を動作さ
せることで、磁気ヘッド２の両端の逆起電圧のピーク電
圧が変化しても、書込検出信号は逆起電圧の変化による
影響を受けないようにすることができる。
Description
【０００１】
【産業上の利用分野】本発明は信号の書込が正常に行な
われたかを検出する書込検出回路に関し、特に磁気ヘッ
ドを使用した磁気記録装置の書込検出回路に関する。
われたかを検出する書込検出回路に関し、特に磁気ヘッ
ドを使用した磁気記録装置の書込検出回路に関する。
【０００２】
【従来の技術】従来の書込検出回路は、図３に示すよう
に、３端子の磁気ヘッド２の両端に発生した逆起電圧を
入力するピークホールド回路３と、ピークホールド回路
３の出力をプラス（＋）入力して整形する２個のコンパ
レータ６と、コンパレータ６の出力を入力して検出結果
に変換するＡＮＤ回路１１とを有している。
に、３端子の磁気ヘッド２の両端に発生した逆起電圧を
入力するピークホールド回路３と、ピークホールド回路
３の出力をプラス（＋）入力して整形する２個のコンパ
レータ６と、コンパレータ６の出力を入力して検出結果
に変換するＡＮＤ回路１１とを有している。
【０００３】次に動作について、図３のブロック図及び
図４の信号波形図を用いて説明する。磁気記録装置にデ
ータを書き込むには、磁気ヘッド２に流れる電流を切換
えることで書き込まれる。磁気ヘッド２に流れる電流方
向を切換えると、磁気ヘッド２の両端にはバイアス（Ｖ
Ｂ１）を基準とした逆起電圧ａ，ｂが発生する。この逆
起電圧をピークホールド回路３に入力し、そのピークホ
ールド回路３の出力ｃ，ｄをコンパレータ６でバイアス
（ＶＢ８）と比較し、ピークホールド回路３の出力がバ
イアス（ＶＢ８）より大きい時、コンパレータ６の出力
ｅ，ｆが高（Ｈ）レベルとなる。このコンパレータ６の
出力ｅ，ｆをＡＮＤ回路１１に入れ、そのＡＮＤ回路１
１の出力ｋを書込検出パルスｍの信号としている。
図４の信号波形図を用いて説明する。磁気記録装置にデ
ータを書き込むには、磁気ヘッド２に流れる電流を切換
えることで書き込まれる。磁気ヘッド２に流れる電流方
向を切換えると、磁気ヘッド２の両端にはバイアス（Ｖ
Ｂ１）を基準とした逆起電圧ａ，ｂが発生する。この逆
起電圧をピークホールド回路３に入力し、そのピークホ
ールド回路３の出力ｃ，ｄをコンパレータ６でバイアス
（ＶＢ８）と比較し、ピークホールド回路３の出力がバ
イアス（ＶＢ８）より大きい時、コンパレータ６の出力
ｅ，ｆが高（Ｈ）レベルとなる。このコンパレータ６の
出力ｅ，ｆをＡＮＤ回路１１に入れ、そのＡＮＤ回路１
１の出力ｋを書込検出パルスｍの信号としている。
【０００４】
【発明が解決しようとする課題】このような従来の書込
検出回路は、磁気ヘッド２の両端に発生した逆起電圧
ａ，ｂから直接書込検出パルスｍの信号をつくってい
る。そのため、磁気ヘッド２を変えたり、磁気ヘッド２
の製造上のバラツキや磁気ヘッド２に流す電流を変えた
りすると、磁気ヘッド２で発生する逆起電圧ａ，ｂのピ
ーク電圧が変化し、ピークホールド回路３でのピーク電
圧も変化する。コンパレータ６で比較する電圧は、一定
であるため、ピークホールド回路３の出力電圧が変化す
ると、コンパレータ６がＨレベルを出力する時間が変化
し、その結果書込検出パルスｍの信号の時間（パルス
幅）が変わってしまうという問題点があった。
検出回路は、磁気ヘッド２の両端に発生した逆起電圧
ａ，ｂから直接書込検出パルスｍの信号をつくってい
る。そのため、磁気ヘッド２を変えたり、磁気ヘッド２
の製造上のバラツキや磁気ヘッド２に流す電流を変えた
りすると、磁気ヘッド２で発生する逆起電圧ａ，ｂのピ
ーク電圧が変化し、ピークホールド回路３でのピーク電
圧も変化する。コンパレータ６で比較する電圧は、一定
であるため、ピークホールド回路３の出力電圧が変化す
ると、コンパレータ６がＨレベルを出力する時間が変化
し、その結果書込検出パルスｍの信号の時間（パルス
幅）が変わってしまうという問題点があった。
【０００５】本発明の目的は、前記問題点を解決し、書
込検出信号のパルス幅を一定となるようにした書込検出
回路を提供することにある。
込検出信号のパルス幅を一定となるようにした書込検出
回路を提供することにある。
【０００６】
【課題を解決するための手段】本発明の第１の構成は、
磁気ヘッドに発生した一対の逆起電圧が入力される一対
のピークホールド回路と、前記一対のピークホールド回
路の各出力と基準値とを比較する一対のコンパレータ
と、前記一対のコンパレータの出力を入力とするＡＮＤ
回路とを備えた書込検出回路において、前記ＡＮＤ回路
の出力を入力とする単安定マルチバイブレータを設け、
前記単安定マルチバイブレータの出力を検出信号となす
ことを特徴とする。
磁気ヘッドに発生した一対の逆起電圧が入力される一対
のピークホールド回路と、前記一対のピークホールド回
路の各出力と基準値とを比較する一対のコンパレータ
と、前記一対のコンパレータの出力を入力とするＡＮＤ
回路とを備えた書込検出回路において、前記ＡＮＤ回路
の出力を入力とする単安定マルチバイブレータを設け、
前記単安定マルチバイブレータの出力を検出信号となす
ことを特徴とする。
【０００７】本発明の第２の構成は、前記第１の構成に
おいて、前記一対の逆起電圧が入力されるＯＲ回路を設
け、前記ＯＲ回路の出力を直接、又は単安定マルチバイ
ブレータを介した信号を入力とする第３のコンパレータ
を設け、前記第３のコンパレータの出力を前記ＡＮＤ回
路の入力に加えることを特徴とする。
おいて、前記一対の逆起電圧が入力されるＯＲ回路を設
け、前記ＯＲ回路の出力を直接、又は単安定マルチバイ
ブレータを介した信号を入力とする第３のコンパレータ
を設け、前記第３のコンパレータの出力を前記ＡＮＤ回
路の入力に加えることを特徴とする。
【０００８】
【実施例】本発明の一実施例について図面を参照して説
明する。図１は本発明の一実施例の書込検出回路を示す
ブロック図、図２は図１の各部の信号波形図である。
明する。図１は本発明の一実施例の書込検出回路を示す
ブロック図、図２は図１の各部の信号波形図である。
【０００９】図１において、本実施例の書込検出回路
が、図３と相違する部分は、ＯＲ回路４，単安定マルチ
バイブレータ５，１個のコンパレータ７，単安定マルチ
バイブレータ１０が追加されている点である。
が、図３と相違する部分は、ＯＲ回路４，単安定マルチ
バイブレータ５，１個のコンパレータ７，単安定マルチ
バイブレータ１０が追加されている点である。
【００１０】図２にも示されているように、磁気ヘッド
２で発生した逆起電圧ａ，ｂはピークホールド回路３及
びＯＲ回路４に入力される。ピークホールド回路３に入
力された逆起電圧は、出力ｃ，ｄに示すように、ピーク
ホールドされた状態で、コンパレータ６に入力され、バ
イアス（ＶＢ８）で比較され、そのコンパレータ６の出
力ｅ，ｆの信号は、ＡＮＤ回路９に入力される。
２で発生した逆起電圧ａ，ｂはピークホールド回路３及
びＯＲ回路４に入力される。ピークホールド回路３に入
力された逆起電圧は、出力ｃ，ｄに示すように、ピーク
ホールドされた状態で、コンパレータ６に入力され、バ
イアス（ＶＢ８）で比較され、そのコンパレータ６の出
力ｅ，ｆの信号は、ＡＮＤ回路９に入力される。
【００１１】一方、ＯＲ回路４に入力された逆起電圧
ａ，ｂは、論理ＯＲをとり、出力ｇのような波形とな
り、さらにこのＯＲ回路４の出力ｇを単安定マルチバイ
ブレータ５及びコンパレータ７で波形整形され、ＡＮＤ
回路９に入力される。
ａ，ｂは、論理ＯＲをとり、出力ｇのような波形とな
り、さらにこのＯＲ回路４の出力ｇを単安定マルチバイ
ブレータ５及びコンパレータ７で波形整形され、ＡＮＤ
回路９に入力される。
【００１２】ＡＮＤ回路９の出力は、単安定マルチバイ
ブレータ１０に入力され、この単安定マルチバイブレー
タ１０により書込検出信号出力ｊを出力する。
ブレータ１０に入力され、この単安定マルチバイブレー
タ１０により書込検出信号出力ｊを出力する。
【００１３】本実施例では、書込検出信号の出力時間
（パルス幅）は単安定マルチバイブレータ１０で決めら
れているため、磁気ヘッド２を変えたり、磁気ヘッド２
に流れる電流を変えたりして逆起電圧ａ，ｂのピーク値
が変化しても、書込検出信号の出力時間は変化しない。
（パルス幅）は単安定マルチバイブレータ１０で決めら
れているため、磁気ヘッド２を変えたり、磁気ヘッド２
に流れる電流を変えたりして逆起電圧ａ，ｂのピーク値
が変化しても、書込検出信号の出力時間は変化しない。
【００１４】従来回路では、逆起電圧ａ，ｂをそのまま
ピークホールド回路３に入力し、その出力を書込検出信
号としているため、逆起電圧のピーク値が変化すると、
ピークホールド回路３の出力がバイアス（ＶＢ８）を超
える時間が変化することになり、その結果書込検出信号
の時間が変化する。
ピークホールド回路３に入力し、その出力を書込検出信
号としているため、逆起電圧のピーク値が変化すると、
ピークホールド回路３の出力がバイアス（ＶＢ８）を超
える時間が変化することになり、その結果書込検出信号
の時間が変化する。
【００１５】また本発明の実施例の単安定マルチバイブ
レータ５の回路を省略した場合でも、同じように一定時
間の書込検出信号が得られる。
レータ５の回路を省略した場合でも、同じように一定時
間の書込検出信号が得られる。
【００１６】次に、本実施例の効果について、定量的に
説明する。ここで、逆起電力ｅは次の式で表される。
説明する。ここで、逆起電力ｅは次の式で表される。
【００１７】ｅ＝Ｌ×ΔＩ／ΔＴ 〔Ｖ〕 （Ｌ：磁気ヘッドのインダクタンス、ΔＩ／ΔＴ：磁気
ヘッドに流れる電流の変化量） たとえば、Ｌ＝４μＨ，Ｉ＝２０ｍＡ，Ｔ＝５０ｎｓｅ
ｃとすると、ΔＩ／ΔＴは次式となる。
ヘッドに流れる電流の変化量） たとえば、Ｌ＝４μＨ，Ｉ＝２０ｍＡ，Ｔ＝５０ｎｓｅ
ｃとすると、ΔＩ／ΔＴは次式となる。
【００１８】ΔＩ／ΔＴ＝２０ｍＡ／５０ｎｓｅｃ 逆起電圧ｅはｅ＝Ｌ×ΔＩ／ΔＴ＝４μ×２０ｍ／５０
ｎ＝１．６〔Ｖ〕となる。
ｎ＝１．６〔Ｖ〕となる。
【００１９】次に磁気ヘッドを６μＨのものに変えた時
の逆起電圧ｅは、次式となる。
の逆起電圧ｅは、次式となる。
【００２０】ｅ＝Ｌ×ΔＩ／ΔＴ＝６μ×２０ｍ／５０
ｎ＝２．４〔Ｖ〕 磁気ヘッドのインダクタンスが４μＨから６μＨに変わ
ると、逆起電圧のピーク電圧に０．８〔Ｖ〕の差ができ
る。
ｎ＝２．４〔Ｖ〕 磁気ヘッドのインダクタンスが４μＨから６μＨに変わ
ると、逆起電圧のピーク電圧に０．８〔Ｖ〕の差ができ
る。
【００２１】また、磁気ヘッドに流す電流Ｉを３０ｍＡ
に変えた時の逆起電圧ｅは、次式となる。
に変えた時の逆起電圧ｅは、次式となる。
【００２２】ｅ＝Ｌ×ΔＩ／ΔＴ＝４μ×３０ｍ／５０
ｎ＝２．４〔Ｖ〕 磁気ヘッドに流れる電流が２０ｍＡから３０ｍＡに変わ
ると、逆起電圧のピーク電圧に０．８〔Ｖ〕の差ができ
る。
ｎ＝２．４〔Ｖ〕 磁気ヘッドに流れる電流が２０ｍＡから３０ｍＡに変わ
ると、逆起電圧のピーク電圧に０．８〔Ｖ〕の差ができ
る。
【００２３】また磁気ヘッドには製造上のバラツキがあ
り、そのバラツキ幅が±２０％であれば、逆起電圧にも
±２０％のバラツキがあることになる。このため、従来
回路のように逆起電圧をピークホールドし、その出力を
コンパレータ６でバイアスＶＢ８と比較する構成では逆
起電圧のピーク電圧が変化すると、ピークホールドの出
力ｅ，ｆの電圧も変化し、ピークホールドの出力電圧が
バイアスＶＢ８の電圧を超える時間が変化するため、そ
の結果書込検出信号の出力時間が変化する。
り、そのバラツキ幅が±２０％であれば、逆起電圧にも
±２０％のバラツキがあることになる。このため、従来
回路のように逆起電圧をピークホールドし、その出力を
コンパレータ６でバイアスＶＢ８と比較する構成では逆
起電圧のピーク電圧が変化すると、ピークホールドの出
力ｅ，ｆの電圧も変化し、ピークホールドの出力電圧が
バイアスＶＢ８の電圧を超える時間が変化するため、そ
の結果書込検出信号の出力時間が変化する。
【００２４】たとえばピークホールド回路３の放電時定
数タウが〔１〕である場合に、バイアス（ＶＢ８）が１
Ｖ、逆起電圧ｅが２Ｖの時コンパレータの出力がＨレベ
ルとなる時間ｔは、次式となる。
数タウが〔１〕である場合に、バイアス（ＶＢ８）が１
Ｖ、逆起電圧ｅが２Ｖの時コンパレータの出力がＨレベ
ルとなる時間ｔは、次式となる。
【００２５】ｔ≒（ｅ−ＶＢ８）／２＝（２−１）／２
＝１〔ｓｅｃ〕 また、逆起電圧ｅが１．５Ｖになれば、ｔは次式とな
る。
＝１〔ｓｅｃ〕 また、逆起電圧ｅが１．５Ｖになれば、ｔは次式とな
る。
【００２６】 ｔ≒（１．５−１）／１＝０．５〔ｓｅｃ〕 逆起電圧のピーク電圧が変化すれば、コンパレータの出
力時間も変化し、その結果書込検出信号の出力時間も変
化することになる。
力時間も変化し、その結果書込検出信号の出力時間も変
化することになる。
【００２７】本実施例では、逆起電圧をピークホールド
した結果を書込検出信号とするのではなく、逆起電圧で
単安定マルチバイブレータ回路を動作させて書込検出信
号をつくるため、一定時間の書込検出信号が得られる。
した結果を書込検出信号とするのではなく、逆起電圧で
単安定マルチバイブレータ回路を動作させて書込検出信
号をつくるため、一定時間の書込検出信号が得られる。
【００２８】
【発明の効果】以上説明したように、本発明は、逆起電
圧波形の整形回路、書込検出信号を出力する単安定マル
チバイブレータ等を付加することで、磁気ヘッドを変え
たり、製造上磁気ヘッドのバラツキがあったり、磁気ヘ
ッドに流れる電流を変えたりして、磁気ヘッドの逆起電
圧のピーク電圧が変化しても、一定の書込検出信号を得
られるという効果がある。
圧波形の整形回路、書込検出信号を出力する単安定マル
チバイブレータ等を付加することで、磁気ヘッドを変え
たり、製造上磁気ヘッドのバラツキがあったり、磁気ヘ
ッドに流れる電流を変えたりして、磁気ヘッドの逆起電
圧のピーク電圧が変化しても、一定の書込検出信号を得
られるという効果がある。
【図１】本発明の一実施例の書込検出回路を示すブロッ
ク図である。
ク図である。
【図２】図１に示した実施例の各部の信号波形図であ
る。
る。
【図３】従来の書込検出回路を示すブロック図である。
【図４】図３に示したブロック図の各部の信号波形図で
ある。
ある。
１ バイアス（ＶＢ１） ２ 磁気ヘッド ３ ピークホールド回路 ４ ＯＲ回路 ５，１０ 単安定マルチバイブレータ ６，７ コンパレータ ８ バイアス（ＶＢ８） ９ ＡＮＤ回路 １１ ＡＮＤ回路 ａ〜ｋ 各部における波形
Claims (2)
- 【請求項１】 磁気ヘッドに発生した一対の逆起電圧が
入力される一対のピークホールド回路と、前記一対のピ
ークホールド回路の各出力と基準値とを比較する一対の
コンパレータと、前記一対のコンパレータの出力を入力
とするＡＮＤ回路とを備えた書込検出回路において、前
記ＡＮＤ回路の出力を入力とする単安定マルチバイブレ
ータを設け、前記単安定マルチバイブレータの出力を検
出信号となすことを特徴とする書込検出回路。 - 【請求項２】 請求項１の書込検出回路において、前記
一対の逆起電圧が入力されるＯＲ回路を設け、前記ＯＲ
回路の出力を直接、又は単安定マルチバイブレータを介
した信号を入力とする第３のコンパレータを設け、前記
第３のコンパレータの出力を前記ＡＮＤ回路の入力に加
えることを特徴とする書込検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8160293A JP2852172B2 (ja) | 1993-04-08 | 1993-04-08 | 書込検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8160293A JP2852172B2 (ja) | 1993-04-08 | 1993-04-08 | 書込検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06295406A true JPH06295406A (ja) | 1994-10-21 |
| JP2852172B2 JP2852172B2 (ja) | 1999-01-27 |
Family
ID=13750873
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8160293A Expired - Fee Related JP2852172B2 (ja) | 1993-04-08 | 1993-04-08 | 書込検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2852172B2 (ja) |
-
1993
- 1993-04-08 JP JP8160293A patent/JP2852172B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2852172B2 (ja) | 1999-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4924447A (en) | Optical memory device for recording, reproducing or erasing information onto a recording medium, including a recorded region detecting circuit. | |
| JP2724996B2 (ja) | 相対位置検出装置 | |
| US5214319A (en) | Monotonic pulse detector | |
| JPH06338137A (ja) | 耐欠陥性エンベロープ・フォロワ及びデータ記憶装置からの信号を処理する装置 | |
| JPH06295406A (ja) | 書込検出回路 | |
| US5107135A (en) | Sinusoidal-to-squarewave converter with variable thereshold level | |
| JPH04337565A (ja) | ピーク検出回路 | |
| JP3150013B2 (ja) | 負荷オープン検出回路 | |
| JP3214372B2 (ja) | トラッキング誤差信号検出装置 | |
| JP2611631B2 (ja) | ピークホールド回路 | |
| JPS6061955A (ja) | 磁気ディスクデ−タ読み出し回路 | |
| JP3292307B2 (ja) | Ｉｃ試験装置 | |
| JPH02281402A (ja) | 磁気記憶装置の書き込み回路 | |
| JPH10312505A (ja) | 磁気データ読出回路 | |
| JPH04258059A (ja) | ３値信号検出器 | |
| JPS62287103A (ja) | 磁極位置検出回路 | |
| JPH02289904A (ja) | 読み出し回路 | |
| JP2518931B2 (ja) | フロッピ―ディスク装置の書込回路 | |
| JP2773504B2 (ja) | 信号比較回路 | |
| JPH0378312A (ja) | ピーク検出回路 | |
| KR100291219B1 (ko) | 광자기 디스크 드라이버의 트랙계수펄스 형성방법 및 장치 | |
| JPH0340201A (ja) | 記録異常検出回路 | |
| JPH0783244B2 (ja) | パルス化回路 | |
| JPS61206933A (ja) | 光学的情報再生装置 | |
| JPH0442407A (ja) | 磁気記憶装置の異常検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981013 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |