JP3214372B2 - トラッキング誤差信号検出装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、集束された光ビー
ムを光ディスクなどの光学的情報記録媒体上に照射して
情報を再生する装置におけるトラッキング誤差信号検出
装置に関するものである。

【０００２】

【従来の技術】近年、トラッキング誤差信号検出装置
は、情報記録光ディスクの高密度化に伴い新たな技術発
明が要望されている。

【０００３】以下に、従来のトラッキング誤差信号検出
装置について説明する。図８は、従来のトラッキング誤
差信号検出装置のブロック図を示すものである。図８に
おいて、１は１ａ、１ｂ、１ｃ、１ｄの４つの受光面を
持つ４分割受光素子、２及び３は４分割受光素子の対角
対（１ａと１ｃ）及び（１ｂと１ｄ）の出力信号の和を
とる加算器、４及び５は加算器２及び３の出力をそれぞ
れ２値化信号Ａ、Ｂに変換する２値化手段、６は２値化
信号Ａ及びＢの位相差を検出し、位相差パルスＰ１及び
Ｄ１として出力する位相比較手段、１３、１４は位相差
パルスＰ１、Ｄ１のパルス幅が所定の値Ｔ１を越えると
き、パルス幅をＴ１に制限し、Ｐ２、Ｄ２として出力す
るパルス幅制限手段、１２は、パルス幅制限手段１３、
１４の出力Ｐ２、Ｄ２よりトラッキング誤差信号ＴＥを
得る低域通過フィルタである。

【０００４】以上のように構成されたトラッキング誤差
信号検出装置について、以下その動作について、図９を
用いて説明する。

【０００５】図９から図１１は上記Ａ、Ｂ、Ｐ１、Ｄ
１、Ｐ２、Ｄ２、ＴＥの各信号を、それぞれ３種類の代
表的な状態について模式的に表わしたタイミングチャー
トである。

【０００６】上記１ａと上記１ｃの和信号と、上記１ｂ
と上記１ｄの和信号は、光ビームの情報記録トラックに
対する位置ずれの方向と量に依存する極性と大きさを持
った位相差を持ち、その位相差を信号として取り出して
高周波成分を除去することでトラッキング誤差信号が得
られる。

【０００７】まず、状態、図９はある方向に小さな位置
ずれの場合、図１０は図９と逆の方向に比較的大きな位
置ずれをもっている場合であり、図１１は途中のディス
ク表面の傷などにより再生信号が乱されて結果として通
常より大きな位相差が発生した場合である。

【０００８】図８における１３、１４のパルス幅制限手
段の設定値Ｔ１は光ビームとトラックの位置ずれによっ
て発生する位相差より若干大きい値に選ばれる。そのた
め状態図９、図１０の場合にはパルス幅制限手段は何も
作用しない。ところが状態図１１のように、光ディスク
上の傷などにより通常より大きな位相差が発生した場合
にはパルス幅制限手段は出力パルス幅をＴ１に制限し、
トラッキング誤差信号が大きく乱れるのを軽減する。

【０００９】

【発明が解決しようとする課題】しかしながら上記のよ
うな構成では、光ディスク表面あるいは反射面の傷や汚
れ等の程度によっては、効果が不十分でトラッキングエ
ラー信号の乱れが大きく、トラッキング制御が不安定に
なったり、任意のトラックへ高速で移動する検索時にト
ラック本数のカウントの誤差が大きくなり、検索精度が
悪化したりした。

【００１０】本発明は従来のトラッキング誤差信号検出
装置におけるこのような問題点を解決し、より安定なト
ラッキング誤差信号の検出ができる装置を提供すること
を目的とする。

【００１１】

【課題を解決するための手段】上記問題点を解決するた
めに、本発明のトラッキング誤差信号検出装置は、第１
の受光素子群の出力信号が第２の受光素子群の出力信号
より進んでいる場合には進み時間に比例したパルス幅を
第１の出力端子に出力し、第１の受光素子群の出力信号
が第２の受光素子群の出力信号より遅れている場合には
遅れ時間に比例したパルス幅を第２の出力端子に出力す
る位相比較手段と、位相比較手段の第１の出力端子およ
び第２の出力端子よりパルス幅の絶対値を検出する第１
の論理手段と、第１の論理手段の出力パルス幅を内部に
記憶し、第１の論理手段の出力パルス幅が第１の設定時
間以内であった場合は第１の論理手段の出力パルス幅の
２倍のパルス幅を第１の出力端子に出力し、また、第１
の論理手段の出力のパルス幅が第１の設定時間以上であ
った場合は第１の論理手段の出力のパルス幅より第１の
設定時間だけ長いパルス幅を第１の出力端子に出力する
とともに第１の論理手段の出力のパルス幅が第１の設定
時間を超えた時間だけ第２の出力端子を変化させる位相
差記憶手段と、第１の論理手段の出力のパルス幅が第２
の設定時間を超えた瞬間に出力を変化させるパルス幅検
出手段と、位相比較手段の出力と位相差記憶手段の第１
の出力よりパルス幅検出手段の出力に従って消去パルス
を発生させる消去パルス発生手段と、位相比較手段の出
力と消去パルス発生手段の出力と位相差記憶手段の第２
の出力を入力とし、消去パルス発生手段の出力が発生し
た場合には位相比較手段の出力に応じてパルスを出力し
た端子と異なるもう一方の出力端子に消去パルスを発生
させ、また位相差記憶手段の第２の出力が発生している
場合には位相比較手段の出力の受け付けを禁止させる第
２の論理手段と、第２の論理手段の出力信号を入力して
特定の周波数成分を出力するフィルタを具備し、消去パ
ルス発生手段が出力パルスを発生している期間は第１の
論理手段の出力を不作動とするように構成したものであ
る。

【００１２】

【発明の実施の形態】本発明の請求項１に記載の発明
は、光学的情報記録媒体の情報トラック付近にレーザー
ビームを照射する手段と、その反射ビームの光路中に設
けられた分割受光手段と、上記分割受光手段を構成する
第１の受光素子群と第２の受光素子群の出力信号の相互
の位相差を検出してトラッキング誤差信号となすトラッ
キング誤差信号検出装置であって、第１および第２の受
光素子群の出力の位相比較手段と、位相比較手段の第１
の出力端子および第２の出力端子よりパルス幅の絶対値
を検出する第１の論理手段と、第１の論理手段の出力パ
ルス幅を内部に記憶し、第１の論理手段の出力パルス幅
が第１の設定時間以内であった場合は第１の論理手段の
出力パルス幅の２倍のパルス幅を第１の出力端子に出力
し、また、第１の論理手段の出力のパルス幅が第１の設
定時間以上であった場合は第１の論理手段の出力のパル
ス幅より第１の設定時間だけ長いパルス幅を第１の出力
端子に出力するとともに第１の論理手段の出力のパルス
幅が第１の設定時間を超えた時間だけ第２の出力端子を
変化させる位相差記憶手段と、第１の論理手段の出力の
パルス幅が第２の設定時間を超えた瞬間に出力を変化さ
せるパルス幅検出手段と、位相比較手段の出力と位相差
記憶手段の第１の出力よりパルス幅検出手段の出力に従
って消去パルスを発生させる消去パルス発生手段と、位
相比較手段の出力と消去パルス発生手段の出力と位相差
記憶手段の第２の出力を入力とし、消去パルス発生手段
の出力が発生した場合には位相比較手段の出力に応じて
パルスを出力した端子と異なるもう一方の出力端子に消
去パルスを発生させ、また位相差記憶手段の第２の出力
が発生している場合には位相比較手段の出力の受け付け
を禁止させる第２の論理手段と、第２の論理手段の出力
信号を入力して特定の周波数成分を出力するフィルタを
具備し、第１の論理手段の出力により、位相差記憶手段
とパルス幅検出手段を制御するように構成したものであ
り、この構成により、ディスク表面や反射面の傷、汚れ
によって発生する位相差成分の多くがＴ３を越える大き
な位相差成分であるため、パルス幅検出手段により、Ｔ
３を越える位相差であるかどうかを検出し、Ｔ３を越え
る位相差であった場合には、消去パルスを発生させて既
に発生したパルスをほぼキャンセルすることでトラッキ
ング誤差信号の乱れを最小限に抑えることができるとい
う作用を有する。

【００１３】本発明の請求項２に記載の発明は、上記フ
ィルタが低域通過フィルタであることを特徴とし、トラ
ッキング制御に適した波形に成形するという作用を有す
る。

【００１４】（実施の形態１）以下、本発明の実施の形
態１のトラッキング誤差信号検出装置について、そのブ
ロック図である図１および要部波形図である図２を用い
て説明する。尚、図１は従来の技術で説明した図８と同
じものには同一の番号を付け、詳細な説明は省略する。

【００１５】図１において、光ヘッドの４分割受光素子
の２つの対角和出力はそれぞれ２値化手段４、５でハイ
レベルあるいはローレベルの２値化信号Ａ、Ｂに変換さ
れ、位相比較手段６の２つの入力端子６１、６２に入力
される。位相比較手段６は入力端子６１と６２の位相差
に応じて進み出力端子６３あるいは遅れ出力端子６４に
Ｐ１、Ｄ１パルスをそれぞれ出力する。

【００１６】位相比較手段の出力端子６３、６４はそれ
ぞれ第１の論理手段７の入力端子７１、７２と消去パル
ス発生手段１０の入力端子１０１、１０２、さらに第２
の論理手段１１の入力端子１１１、１１２に接続されて
いる。第１の論理手段は他に入力端子７３、７４をもっ
ており、入力端子７３と７４の信号レベルが共にローレ
ベルで入力端子７１か７２がハイレベルになったとき、
出力端子７５の信号ＣＲＧがハイレベルになり、入力端
子７３か７４のどちらか一方の信号レベルがハイレベル
になると出力端子７５の信号ＣＲＧがローレベルになる
ように構成されている。出力端子７５は位相差記憶手段
８の入力端子８１とパルス幅検出手段９の入力端子９１
に接続される。

【００１７】位相差記憶手段８では入力端子８１の信号
レベルがハイレベルになったとき、内部のコンデンサを
一定の電流で充電し、コンデンサの端子電圧ＶＣは時間
とともに正に向かって上昇する。コンデンサの電圧ＶＣ
がＶＨ検出レベルに達するとコンデンサの端子電圧ＶＣ
をＶＨ検出レベルに保持するとともに出力端子８３の信
号ＶＨをローレベルからハイレベルに変化させる。入力
端子８１の信号レベルがハイレベルからローレベルにな
ると内部のコンデンサは充電と同じ電流値で放電される
ため、出力端子８３はハイレベルからローレベルに変化
するとともにコンデンサの端子電圧ＶＣは負に向かって
時間とともに減少する。コンデンサの端子電圧ＶＣがＶ
Ｌ検出レベルに達するとコンデンサの端子電圧ＶＣをＶ
Ｌ検出レベルに保持するとともに出力端子８２の信号Ｖ
Ｌをハイレベルからローレベルに変化させる。ここで入
力端子８１の信号レベルをローレベルからハイレベルに
変化させたとき、コンデンサの端子電圧ＶＣがＶＬ検出
レベルからＶＨ検出レベルまで変化するのに必要とする
時間はＴ２に設定されている。そのため、入力端子８１
の信号をハイレベルからローレベルに変化させたとき、
コンデンサの端子電圧がＶＨ検出レベルからＶＬ検出レ
ベルに変化するのに要する時間も同じくＴ２となる。出
力端子８２、８３より出力されたＶＬとＶＨの検出結果
はそれぞれ消去パルス発生手段１０の入力端子１０３と
第２の論理手段１１の入力端子１１５に入力される。一
方、パルス幅検出手段９は入力端子９１がローレベルか
らハイレベルに変化してから内部で設定された時間Ｔ３
経過したとき、出力端子９２の信号ＰＬをローレベルか
らハイレベルに変化させ、入力端子９１がローレベルに
戻ると直ちに出力端子９２の信号ＰＬをハイレベルから
ローレベルに変化させる。ここで、Ｔ３は通常、Ｔ２よ
り大きい値に設定する。出力端子９２の信号ＰＬは消去
パルス発生手段１０の入力端子１０４に入力される。消
去パルス発生手段１０は入力端子１０３の信号ＶＬがハ
イレベルで入力端子１０１の信号Ｐ１がハイレベルにな
っているとき、入力端子１０４の信号ＰＬが一瞬でもハ
イレベルになると出力端子１０５の信号ＥＰをローレベ
ルからハイレベルに変化させ、また、入力端子１０３の
信号ＶＬがハイレベルで、入力端子１０２の信号Ｄ１が
ハイレベルになっているとき、入力端子１０４の信号Ｐ
Ｌが一瞬でもハイレベルになると出力端子１０６の信号
ＥＤをローレベルからハイレベルに変化させる。出力端
子１０５あるいは１０６の信号それぞれＥＰ、ＥＤは、
入力端子１０３の信号ＶＬがローレベルに一瞬でもなる
とローレベルにリセットされる。出力端子１０５と１０
６は第２の論理手段１１の入力端子１１３と１１４ある
いは前述した第１の論理手段７の入力端子７４と７３に
接続される。第２の論理手段１１は、入力端子１１５の
信号ＶＨがローレベルで、かつ入力端子１１４の信号Ｅ
Ｄと入力端子１１３の信号ＥＰがともにローレベルにあ
るとき、出力端子１１６の信号Ｐ３は、入力端子１１１
の信号Ｐ１と同じレベルをもつ信号になり、同様に、入
力端子１１５の信号ＶＨがローレベルで、かつ入力端子
１１４の信号ＥＤと入力端子１１３の信号ＥＰがともに
ローレベルにあるとき、出力端子１１７の信号Ｄ３は入
力端子１１２の信号Ｄ１と同じレベルをもつ信号にな
る。また、入力端子１１５の信号ＶＨがハイレベルで、
入力端子１１４の信号ＥＤがローレベルのとき、出力端
子１１６の信号Ｐ３はローレベルになり、同様に、入力
端子１１５の信号ＶＨがハイレベルで入力端子１１３の
信号ＥＰがローレベルのとき、出力端子１１７の信号Ｄ
３はローレベルになる。また、入力端子１１４の信号Ｅ
Ｄがハイレベルのときは、出力端子１１６の信号Ｐ３は
ハイレベルになり、同様に、入力端子１１３の信号ＥＰ
がハイレベルのときは、出力端子１１７の信号Ｄ３はハ
イレベルになる。

【００１８】第２の論理手段１１の出力端子１１６の信
号Ｐ３と出力端子１１７の信号Ｄ３はそれぞれ低域通過
フィルタ１２の入力端子１２１、１２２に接続される。
低域通過フィルタ１２では、入力端子１２１の信号Ｐ３
にパルスが発生している場合、その低域成分に相当する
量だけ出力端子１２３の信号ＴＥを正の電圧に変化さ
せ、また入力端子１２２の信号Ｄ３にパルスが発生して
いる場合、その低域成分に相当する量だけ出力端子１２
３の信号ＴＥを負の電圧に変化させる。

【００１９】以上説明した構成により、図２でわかるよ
うに、２値化信号Ａ、Ｂの位相差がＴ２以下の時間の場
合にはその位相差の低域成分つまり平均値に相当する信
号がＴＥとして出力され、Ａ、Ｂの位相差がＴ２を越え
てＴ３以下の時間の場合には、Ｔ２に時間を制限された
信号の低域成分に相当するＴＥが出力され、また、Ａ、
Ｂの位相差がＴ３を越える時間発生する場合にはＴ２に
制限され一旦出力されたパルスを同じＴ２の時間だけ逆
極性に出力することで低域成分であるＴＥ出力が殆ど変
化しない状態にすることができる。

【００２０】次に各ブロック構成の実施例について説明
する。図３は位相差記憶手段８の一実施例を示すブロッ
ク図である。

【００２１】入力端子８１がハイレベルの間、スイッチ
８ａで２Ｉ１の電流値をもつ電流源８ｂを８ｃのコンデ
ンサに接続する。一方でコンデンサ８ｃにはＩ１の電流
値をもつ電流源８ｄが常時接続されているため、位相差
が発生するとコンデンサ８ｃの端子電圧ＶＣは正の電圧
に向かって一定の割合で充電され、位相差が終了すると
充電と同じ一定の割合で放電されるようになっている。
さらにコンデンサ８ｃの端子電圧ＶＣはダイオード８ｅ
と電圧源８ｆで構成される正電圧リミッタとダイオード
８ｇと電圧源８ｈで構成される負電圧リミッタにより動
作範囲が制限され、正電圧リミッタが作動したかどうか
はそれぞれ低抵抗８ｉと判定レベルを設定するための電
圧源８ｊ及びコンパレータ８ｋで構成されるＶＨ検出回
路で検出され、出力端子８３に出力され、同様に負電圧
リミッタが作動したかどうかは低抵抗８ｌ、電圧源８
ｍ、コンパレータ８ｎで構成されるＶＬ検出回路で検出
され、出力端子８２に出力される。

【００２２】そこで、コンデンサ８ｃの電圧は図２、Ｖ
Ｃに示すように入力端子８１の信号ＣＲＧがハイレベル
の間、一定の割合で時間と共に正に向かって上昇し、信
号ＣＲＧがローレベルになるとコンデンサ８ｃの電圧は
負に向かって同じ割合で下降する。コンデンサの端子電
圧ＶＣが上昇しているとき、ダイオード８ｅと電圧源８
ｆで設定されるＶＨ検出レベルを越えると低抵抗８ｉに
電流が流れ、両端に電位差が発生し、電圧源８ｊで設定
されている電圧を越えるため、コンパレータ８ｋの出力
であるＶＨ検出出力端子８３は図２、ＶＨのように、そ
の瞬間ローレベルからハイレベルに変化する。同様に、
コンデンサ８ｃの電圧が下降中、ダイオード８ｇと電圧
源８ｈで設定されるＶＬ検出レベルより低くなろうとす
ると低抵抗８ｌに電流が流れ、結果、コンパレータ８ｎ
の出力であるＶＬ検出力端子８２は図２、ＶＬのように
ハイレベルからローレベルに変化する。

【００２３】図４は消去パルス発生手段１０の一実施例
を示すブロック図で、２個のＤフリップフロップ１０
ａ、１０ｂとインバータ１０ｃで構成されている。そこ
で図２に示すように、入力端子１０３の信号ＶＬがハイ
レベルで入力端子１０１の信号Ｐ１がハイレベルになっ
ているとき、入力端子１０４の信号ＰＬが一瞬でもハイ
レベルになると出力端子１０５の信号ＥＰをローレベル
からハイレベルに変化させ、また同様に、入力端子１０
３の信号ＶＬがハイレベルで、入力端子１０２の信号Ｄ
１がハイレベルになっているとき、入力端子１０４の信
号ＰＬが一瞬でもハイレベルになると出力端子１０６の
信号ＥＤをローレベルからハイレベルに変化させる。出
力端子１０５あるいは１０６の信号それぞれＥＰ、ＥＤ
は、入力端子１０３の信号ＶＬがローレベルに一瞬でも
なるとローレベルにリセットされる。

【００２４】図５は第２の論理手段１１の一実施例を示
すブロック図で、２個のＡＮＤゲート１１ａ、１１ｂと
２個のＯＲゲート１１ｃ、１１ｄおよび３個のインバー
タ１１ｅ、１１ｆ、１１ｇで構成されている。図２に示
すように、入力端子１１５の信号ＶＨがローレベルで、
かつ入力端子１１４の信号ＥＤと入力端子１１３の信号
ＥＰがともにローレベルにあるとき、出力端子１１６の
信号Ｐ３は、入力端子１１１の信号Ｐ１と同じレベルを
もつ信号になり、同様に、入力端子１１５の信号ＶＨが
ローレベルで、かつ入力端子１１４の信号ＥＤと入力端
子１１３の信号ＥＰがともにローレベルにあるとき、出
力端子１１７の信号Ｄ３は入力端子１１２の信号Ｄ１と
同じレベルをもつ信号になる。また、入力端子１１５の
信号ＶＨがハイレベルで、入力端子１１４の信号ＥＤが
ローレベルのとき、出力端子１１６の信号Ｐ３はローレ
ベルになり、同様に、入力端子１１５の信号ＶＨがハイ
レベルで入力端子１１３の信号ＥＰがローレベルのと
き、出力端子１１７の信号Ｄ３はローレベルになる。ま
た、入力端子１１４の信号ＥＤがハイレベルのときは、
出力端子１１６の信号Ｐ３はハイレベルになり、同様
に、入力端子１１３の信号ＥＰがハイレベルのときは、
出力端子１１７の信号Ｄ３はハイレベルになる。

【００２５】図６は第１の論理手段７の一実施例を示す
ブロック図であり、２個のＯＲゲート７ａ、７ｂとＡＮ
Ｄゲート７ｃおよびインバータ７ｄより構成されてい
る。図２のように、入力端子７３の信号ＥＤと入力端子
７４の信号ＥＰが共にローレベルで入力端子７１の信号
Ｐ１か入力端子７２の信号Ｄ１がハイレベルになったと
き、出力端子７５の信号ＣＲＧがハイレベルになり、入
力端子７３の信号ＥＤか入力端子７４の信号ＥＰのどち
らか一方の信号レベルがハイレベルになると出力端子７
５の信号ＣＲＧがローレベルになるように構成されてい
る。

【００２６】図７は低域通過フィルタ１２の一実施例を
示すブロック図であり、Ｒ１の抵抗値をもつ２個の抵抗
器１２ａ、１２ｂとＲ２の抵抗値をもつ２個の抵抗器１
２ｃ、１２ｄとＣの静電容量をもつ２個のコンデンサ１
２ｅ、１２ｆとオペアンプ１２ｇより構成されている。
図２に示すように、入力端子１２１の信号Ｐ３に正極性
のパルスが発生すると出力端子１２３の信号ＴＥはその
低域成分に相当する量だけ正の電圧に変化し、また入力
端子１２２の信号Ｄ３に正極性のパルスが発生した場合
には、出力端子１２３の信号ＴＥはその低域成分に相当
する量だけ負の電圧に変化する。

【００２７】以上説明した構成により、ディテクタの対
角の和信号間に発生する位相差が通常の動作で頻繁に発
生するＴ２時間以下の場合はその位相差の低域成分に相
当する量だけＴＥとして出力し、また、発生する位相差
が通常の動作でも発生し、傷など異常時にも発生しやす
いＴ２を越えてＴ３以下の時間の場合には、Ｔ２に時間
を制限してその位相差の低域成分に相当する量だけＴＥ
として出力するようにして第１の制限をかけ、さらに、
通常の動作で殆ど発生せず、異常時に大半発生するよう
なＴ３を越える位相差の場合には、一旦Ｔ２の時間に制
限して出力されたパルスを、Ｔ３を越えた時点でＴ２と
同じだけ逆極性にパルスを出力することで打ち消し、最
終出力であるＴＥがほとんど影響を受けないようにする
第２の制限をかけるようにすることで、本来の信号をほ
とんど失うことなく、傷などにより発生するＴＥ信号の
乱れを最小限に抑えることができる。

【００２８】上記説明では、位相差記憶手段を充放電を
利用したホールド回路、消去パルス発生手段をＤフリッ
プフロップなどを利用した論理回路、ゲート回路を利用
した第１、第２の論理回路で説明したがこれに限定され
ず、言い換えると、位相比較手段と、位相比較手段の出
力パルスの時間を測定し、制限定数Ｔ２を有する第１の
計測手段と制限定数Ｔ３を有する第２の計測手段と、パ
ルス幅制限手段と消去パルス発生手段を有し、位相比較
手段の出力幅をＴ１とし、Ｔ１≦Ｔ２の時は位相比較手
段の出力を用い、Ｔ３＞Ｔ１＞Ｔ２の時はパルス幅制限
手段の出力を用い、Ｔ３≦Ｔ１の時はパルス幅制限手段
の出力を出力した後、消去パルス発生手段の出力を発生
する波形合成手段より構成したものであれば本発明のト
ラッキング誤差信号検出装置の範囲であり、上記説明の
回路構成に限定されるものではない。

【００２９】また、消去パルスもパルス幅制限手段の出
力の後に打ち消すように説明したがこれに限定されず、
上記Ｐ１、Ｄ１などのトラッキング誤差を構成する基本
出力パルスの周波数が１０ＭＨｚ前後と非常に高く、ト
ラッキング誤差信号の必要帯域が１００ＫＨｚ以下と帯
域が離れているため、上記Ｐ１、Ｄ１より充分に高い５
０ＭＨｚ以上周波数で動作するメモリーやシフトレジス
タを利用し、例えば１周期分メモリを通した信号で同様
の回路を実現すれば、消去パルスをパルス幅制限手段の
出力と同時に発生するか、ゲート回路などを利用して実
質的にパルス幅制限手段の出力を無くすることによって
も時系列で打ち消す以外の構成によっても同様の効果が
得られるものである。

【００３０】さらに、上記回路構成に相当する動作を、
高速のマイクロコンピュータなどのソフトウエアで実現
できることは自明であり、本発明の範囲内である。

【００３１】

【発明の効果】本発明によれば、位相比較手段の位相差
が通常の動作で頻繁に発生する周期以下の場合はその位
相差の低域成分に相当する量だけトラッキング誤差信号
として出力し、また、発生する位相差が通常の動作でも
発生し、傷など異常時にも発生しやすい特定の周期の時
間以下の場合には、パルス幅を制限してその位相差の低
域成分に相当する量だけトラッキング誤差信号とするよ
う第１の制限をかけ、さらに、位相差が通常の動作で殆
ど発生せず、異常時に大半発生するような特定の周期の
時間以上か越える位相差の場合には、トラッキング誤差
信号を出力しない様に第２の制限をかけるようにするこ
とで、本来の信号をほとんど失うことなく、傷などによ
り発生するトラッキング誤差信号の乱れを最小限、効果
的に抑えることができ、ディスク表面の傷等により発生
するトラッキング誤差信号の乱れを最小限に抑えて、安
定したトラッキング制御と高い精度の検索を可能にする
ことができるものである。

【図面の簡単な説明】

【図１】本発明の実施の形態１のトラッキング誤差検出
装置のブロック図

【図２】同、実施の形態１における要部波形図

【図３】本発明の一実施例の位相差記憶手段のブロック
図

【図４】本発明の一実施例の消去パルス発生手段のブロ
ック図

【図５】本発明の一実施例の第２の論理手段のブロック
図

【図６】本発明の一実施例の第１の論理手段のブロック
図

【図７】本発明の一実施例の低域通過フィルタのブロッ
ク図

【図８】従来例のトラッキング誤差信号検出装置のブロ
ック図

【図９】従来例におけるトラッキング誤差検出装置の要
部波形図

【図１０】従来例におけるトラッキング誤差検出装置の
要部波形図

【図１１】従来例におけるトラッキング誤差検出装置の
要部波形図

【符号の説明】

１ ４分割受光素子 ２ 加算器 ３ 加算器 ４ ２値化手段 ５ ２値化手段 ６ 位相比較手段 ７ 第１の論理手段 ８ 位相差記憶手段 ９ パルス幅検出手段 １０ 消去パルス発生手段 １１ 第２の論理手段 １２ 低域通過フィルタ １３ パルス幅制限手段 １４ パルス幅制限手段

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−20145（ＪＰ，Ａ) 特開 平６−176390（ＪＰ，Ａ) 特開 平４−30339（ＪＰ，Ａ) 特開 昭59−152545（ＪＰ，Ａ) 特開 昭60−76065（ＪＰ，Ａ) 特開 昭61−188746（ＪＰ，Ａ) 特開 昭64−3828（ＪＰ，Ａ) 特開 昭63−46631（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G11B 7/09 - 7/10

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 光学的情報記録媒体の情報トラック付近
   にレーザービームを照射する手段と、その反射ビームの
   光路中に設けられた分割受光手段と、上記分割受光手段
   を構成する第１の受光素子群と第２の受光素子群の出力
   信号相互の位相差を検出してトラッキング誤差信号とな
   すトラッキング誤差信号検出装置であって、上記第１の
   受光素子群の出力信号が上記第２の受光素子群の出力信
   号より進んでいる場合には進み時間に比例したパルス幅
   を第１の出力端子に出力し、上記第１の受光素子群の出
   力信号が上記第２の受光素子群の出力信号より遅れてい
   る場合には遅れ時間に比例したパルス幅を第２の出力端
   子に出力する位相比較手段と、上記位相比較手段の第１
   の出力端子および第２の出力端子よりパルス幅の絶対値
   を検出する第１の論理手段と、上記第１の論理手段の出
   力パルス幅を内部に記憶し、上記第１の論理手段の出力
   パルス幅が第１の設定時間以内であった場合は上記第１
   の論理手段の出力パルス幅の２倍のパルス幅を第１の出
   力端子に出力し、また上記第１の論理手段の出力のパル
   ス幅が第１の設定時間以上であった場合は上記第１の論
   理手段の出力のパルス幅より第１の設定時間だけ長いパ
   ルス幅を第１の出力端子に出力するとともに上記第１の
   論理手段の出力のパルス幅が第１の設定時間を超えた時
   間だけ第２の出力端子を変化させる位相差記憶手段と、
   上記第１の論理手段の出力のパルス幅が第２の設定時間
   を超えた瞬間に出力を変化させるパルス幅検出手段と、
   上記位相比較手段の出力と上記位相差記憶手段の第１の
   出力より上記パルス幅検出手段の出力に従って消去パル
   スを発生させる消去パルス発生手段と、上記位相比較手
   段の出力と上記消去パルス発生手段の出力と上記位相差
   記憶手段の第２の出力を入力とし、上記消去パルス発生
   手段の出力が発生した場合には上記位相比較手段の出力
   に応じてパルスを出力した端子と異なるもう一方の出力
   端子に消去パルスを発生させ、また上記位相差記憶手段
   の第２の出力が発生している場合には上記位相比較手段
   の出力の受け付けを禁止させる第２の論理手段と、上記
   第２の論理手段の出力信号を入力して特定の周波数成分
   を出力するフィルタを具備し、上記消去パルス発生手段
   が出力パルスを発生している期間は上記第１の論理手段
   の出力を不作動とするように構成したトラッキング誤差
   信号検出装置。
2. 【請求項２】 上記フィルタが低域通過フィルタである
   ことを特徴とする請求項１記載のトラッキング誤差信号
   検出装置。