JP2003046373A - フィルタ回路 - Google Patents

Abstract

(57)【要約】 【課題】 再生信号における直流電位差がほとんど生じ
ることなく、直流引き込み時間を短縮することができ、
かつ再生信号からデータを確実に読み取ることができる
フィルタ回路を提供する。 【解決手段】 入力端子Ｖｉからの入力信号の直流電位
差が発生する部分で、その入力信号を、第１の制御回路
２からの制御信号により、スイッチＳＷ１を介して複数
のコンデンサＣ１、Ｃ２に分けて入力するとともに、入
力信号の直流電位差に同期した第２の制御回路３からの
制御信号により、トランスコンダクタアンプ１３の入力
信号に対する直流引き込みの時定数を切り替えること
で、出力端子Ｖｏからの出力信号における直流電位差の
発生を抑える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、光記録媒体である
光ディスクからの再生信号における直流成分の時間的変
位による直流電位差をなくすためのフィルタ回路に関す
るものである。

【０００２】

【従来の技術】従来から、光記録媒体として書き換えが
可能な光ディスク、たとえばＤＶＤ−ＲＡＭ（ｄｉｇｉ
ｔａｌ Ｖｉｄｅｏ ｄｉｓｃ ｒａｎｄｏｍ ａｃｃ
ｅｓｓｍｅｍｏｒｙ）を再生するＤＶＤ−ＲＡＭ再生シ
ステムにおいては、そのＤＶＤ−ＲＡＭ再生の際に得ら
れる再生信号に含まれる直流成分の時間的変位による直
流電位差をなくすためのフィルタ回路が組み込まれてい
る。

【０００３】この理由については後述するが、その前
に、まずＤＶＤ−ＲＡＭディスク信号の構成について説
明する。ＤＶＤ−ＲＡＭディスクの情報が記録される情
報記録面は、図７（ａ）のように、セクタ単位に区切ら
れたトラックにより構成されている。各セクタの先頭に
は、図７（ｂ）のように、そのセクタ情報が前もって記
録されているヘッダ領域があり、ヘッダ領域の後にはデ
ータ信号を書き込むための記録領域がある。ひとつのヘ
ッダ領域には同一の情報が繰り返し記録されているた
め、多少の誤りがあってもヘッダ検出は可能で、記録領
域での情報の検出よりも容易である。

【０００４】このトラックに沿ってレーザー光を照射
し、その反射光をフォトダイオードで検出することで再
生信号を得ることができる。なお、フォトダイオード
は、図８のように、４分割（Ａ、Ｂ、Ｃ、Ｄの４領域）
された各受光部で再生信号を得て、矢印の方向をトラッ
クの進行方向とすると、記録領域のデータ信号は、（Ａ
＋Ｂ＋Ｃ＋Ｄ）の演算をして得られる全加算信号を用い
るのが一般的であり、ヘッダ領域は、図７（ｃ）のよう
に、半トラックずれて配置してあり、（Ａ＋Ｄ）−（Ｂ
＋Ｃ）の演算をして得られるプッシュプル（差）信号を
用いるのが一般的であるが、図９（ａ）のような全加算
信号を用いても読み取ることは可能である。

【０００５】このように再生信号は、ヘッダ領域と記録
領域で、プッシュプル信号と全加算信号を切り替えて読
む場合でも、全加算信号のみを用いる場合でも、ヘッダ
部分で他の部分（ここでは、データ部分）に対して直流
成分として電位差のある再生信号となる。

【０００６】このまま後段の信号処理を行うと、直流電
位差に対応するために後段の回路のダイナミックレンジ
を大きくする必要があり、ダイナミックレンジを確保す
るためにＳ／Ｎ等の他の性能が犠牲になってしまう。こ
のためフィルタ回路で直流電位差を取り除き、図９
（ｂ）のような直流成分として電位差の少ない信号を作
って出力し、後段の回路の負担を軽減している。

【０００７】ＤＶＤ−ＲＡＭの再生システムを図１０に
示して以下に説明する。図１０において、ピックアップ
（ＰＵ）１０１は、ディスク１０２にレーザー光を当
て、その反射光を検出してその検出信号を出力する。全
加算回路１０３はピックアップ１０１からの出力Ａ，
Ｂ，Ｃ，Ｄを全て加算してフィルタ回路１０６に出力す
る。また、ＰＰ信号生成回路１０４は、（Ａ＋Ｄ）−
（Ｂ＋Ｃ）のプッシュプル信号を生成して制御回路１０
５に出力する。制御回路１０５は、プッシュプル信号を
元にヘッダ位置を検出し、そのヘッダ位置を示す制御信
号をフィルタ回路１０６に出力する。

【０００８】フィルタ回路１０６は、ヘッダ部分で生じ
る直流電位差を除去して、波形等化回路１０７に出力す
る。波形等化回路１０７は、フィルタ回路１０６の出力
を波形等化してＲＦ信号を生成し、そのＲＦ信号をデー
タスライサ１０８に出力する。データスライサ１０８
は、ＲＦ信号を入力信号に応じたある基準電位でスライ
スして２値化し、ＰＬＬ１０９に出力する。ＰＬＬ１０
９は、２値化データの同期を取り、ビットクロックを抽
出する。

【０００９】図１１を用い従来のフィルタ回路１０６に
ついて説明する。図１１において、制御回路１０５から
の制御信号によりスイッチＳＷ１１１が動作し、スイッ
チＳＷ１１１がオフしているときには抵抗Ｒ１１２は開
放状態になり、コンデンサＣ１１１と抵抗Ｒ１１１とで
ハイパスフィルタを構成し、スイッチＳＷ１１１がオン
しているときは、Ｒ１１２がＲ１１１と並列に接続され
て、コンデンサＣ１１１とＲ１１１およびＲ１１２とで
ハイパスフィルタを構成し、これらのハイパスフィルタ
による２種類の時定数を切り替えている。

【００１０】図１２はフィルタ回路１０６にヘッダ信号
を含むＤＶＤ−ＲＡＭからの再生信号が入力されたとき
の図１０における各部の信号波形を示したものである。
制御回路１０５が出力する制御信号は図１２（ｂ）のよ
うなパルス信号であり、この制御信号は、図１２（ａ）
に示すような大きな直流電位変動の瞬間から一定時間ス
イッチＳＷ１１１をオンにする信号である。

【００１１】フィルタ回路１０６では、前述したとお
り、制御信号で時定数を切り替え、オフのときは時定数
を大きく、オンのときは時定数を小さくする。大きな直
流電位変動があったときに高速に直流引き込みを行い、
十分に引き込んだ後で時定数を小さくして、入力信号に
重畳されたＡＣ成分、またはノイズ成分に追従しないよ
うにしている。このようにしてフィルタ回路１０６の時
定数を切り替えれば、再生信号のヘッダ部分での大きな
直流電位変動を吸収することができる。

【００１２】ヘッダ部分での高速引き込み時には、デー
タスライサ１０８、ＰＬＬ１０９の動作をホールドして
スライスレベル変動、周波数ズレを小さくすることは可
能であるが、低速引き込みに切り替えてデータを読むと
きには、データスライサ１０８の基準電位追従を動作さ
せ、さらにＰＬＬ１０９をロック状態にして、最適点で
読み込みを行う必要がある。これに加えて、特に近年で
は、高倍速再生の要望もあり、高速引き込みを行う前後
の直流電位差を小さくすると共に、直流引き込み時間を
短くする必要がでてきた。

【００１３】従来のフィルタ回路１０６で直流引き込み
を早くするには、高速引き込み時の時定数を小さくすれ
ば良いが、高速引き込み時の時定数を小さくすると、入
力信号に重畳しているＡＣ成分によってコンデンサに出
入りする電荷が大きくなり、低速引き込みに切り替わっ
たときに、コンデンサに溜まっている電荷で直流オフセ
ットが生じてしまい、結局直流電位差が出てしまう。

【００１４】このように直流電位差出ると、直流電位差
が出た部分の信号の歪みが大きくなってしまい、最悪の
条件ではデータが読み取れない場合もある。また、デー
タスライサ１０８でＲＦ信号を２値化するときにジッタ
が大きくなってしまう。このように直流電位差は、高速
引き込みと低速引き込みの時定数比が大きすぎるために
生じている。

【００１５】データを読み出す低速引き込み時の時定数
を小さくすると、ノイズ成分に応答してしまい、データ
スライサ１０８で２値化するときにノイズの影響でジッ
タが増加してしまうが、ヘッダ部分に関してのみ低速引
き込みの時定数を数分の一程度小さくしても構造上読み
込みが可能である。したがって、少なくともヘッダ部分
以外の低速引き込み時、つまりデータ再生時は、時定数
を大きくする必要がある。

【００１６】

【発明が解決しようとする課題】以上のように従来のフ
ィルタ回路では、直流引き込みを早くするために引き込
み時定数を小さくすると、高速引き込みから低速引き込
みに切り替えたときに、出力信号に直流電位差を生じて
しまう。

【００１７】これを防ぐには、低速引き込みの時定数を
小さくして、高速引き込みとの時定数比を小さくする必
要がある。しかしながら、低速引き込みの時定数を小さ
くし過ぎると、低速引き込み時にフィルタ回路１０６が
信号のノイズ成分に応答してしまい、データスライサ１
０８で２値化するときにノイズの影響でジッタが増加し
てしまうため、低速引き込みの時定数を小さくするのは
難しいという問題点を有していた。

【００１８】本発明は、上記従来の問題点を解決するも
ので、光ディスクからの再生信号における直流電位差が
ほとんど生じることなく、直流引き込み時間を短縮する
ことができ、かつ再生信号からデータを確実に読み取る
ことができるフィルタ回路を提供する。

【００１９】

【課題を解決するための手段】上記の課題を解決するた
めに本発明のフィルタ回路は、周期的に直流電位成分の
レベルが変化して発生する時間経過に伴う直流電位差を
持ち、ＡＣ成分が重畳された信号を入力し、この入力信
号に対して、その直流電位成分のレベルに対応して２つ
のコンデンサのいずれか一方のみが充放電するように、
前記直流電位成分のレベル変化による直流電位の切り替
わりに同期した第１の制御信号により、前記２つのコン
デンサを切り替える手段を備えた構成としたことを特徴
とする。

【００２０】以上により、周期的電位の切り替わりに同
期して、入力信号での直流電位差が大きく異なるヘッダ
部とデータ部をそれぞれ異なるコンデンサに電荷が充放
電するように切り替えることで、各々のコンデンサの電
位変化が小さくなるので、直流電位が切り替わるときの
時定数を小さくすることができる。

【００２１】

【発明の実施の形態】本発明の請求項１に記載のフィル
タ回路は、周期的に直流電位成分のレベルが変化して発
生する時間経過に伴う直流電位差を持ち、ＡＣ成分が重
畳された信号を入力し、この入力信号に対して、その直
流電位成分のレベルに対応して２つのコンデンサのいず
れか一方のみが充放電するように、前記直流電位成分の
レベル変化による直流電位の切り替わりに同期した第１
の制御信号により、前記２つのコンデンサを切り替える
手段を備えた構成とする。

【００２２】請求項２に記載のフィルタ回路は、請求項
１に記載の２つのコンデンサを、入力信号における直流
電位成分のレベルとして、周期的な電位差が発生する期
間に前記入力信号を充放電するコンデンサの容量値が、
その他の電位期間に前記入力信号を充放電するコンデン
サの容量値より小さくなるように接続した構成とする。

【００２３】請求項３に記載のフィルタ回路は、請求項
２に記載の入力信号の直流電位の切り替わりに同期した
第２の制御信号によって、前記入力信号に対する通過時
定数を小さくなるように切り替える手段を備えた構成と
する。

【００２４】請求項４に記載のフィルタ回路は、請求項
３に記載の入力信号を、複数に分割されたフォトディテ
クタから得られる各信号の全加算により生成し、第１お
よび第２の制御信号を、前記フォトディテクタからの各
信号による差分の信号を加工して生成する手段を備えた
構成とする。

【００２５】請求項５に記載のフィルタ回路は、請求項
３に記載の入力信号を、複数に分割されたフォトディテ
クタから得られる各信号の全加算により生成し、第１お
よび第２の制御信号を、入力信号に重畳されたＡＣ成分
を２値化して得た位置情報から生成する手段を備えた構
成とする。

【００２６】請求項６に記載のフィルタ回路は、請求項
４または請求項５に記載の第２の制御信号による入力信
号に対する通過時定数の切り替え時に、２つのコンデン
サ毎に、直流電位成分のレベル毎の期間を対応付けて時
定数を切り替えるよう構成する。

【００２７】これらの構成によると、周期的電位の切り
替わりに同期して、入力信号での直流電位差が大きく異
なるヘッダ部とデータ部をそれぞれ異なるコンデンサに
電荷が充放電するように切り替えるとともに、周期的電
位の切り替わりに同期して、その切り替わり期間の一部
の期間のみ時定数を小さくし、その後時定数を大きくす
るように切り替えることにより、直流電位が切り替わる
ときの時定数の変化を少なくする。

【００２８】請求項７に記載のフィルタ回路は、周期的
に直流電位成分のレベルが変化して発生する時間経過に
伴う直流電位差を持ち、ＡＣ成分が重畳された信号を入
力し、この入力信号に対して、その直流電位成分のレベ
ルに対応して２つのコンデンサのいずれか一方のみが充
放電するように、前記直流電位成分のレベル変化による
直流電位の切り替わりに同期した第１の制御信号によ
り、前記２つのコンデンサを切り替える手段と、前記入
力信号を微分するハイパスフィルタと、前記ハイパスフ
ィルタの出力を半波整流する半波整流回路と、前記半波
整流回路の出力により生成した第２の制御信号によっ
て、前記直流電位の切り替わり期間だけ、前記入力信号
に対する通過時定数を小さくなるように切り替える手段
を備えた構成とする。

【００２９】請求項８に記載のフィルタ回路は、請求項
１または請求項７に記載の２つのコンデンサに発生する
電圧を入力信号から減算する手段を備えた構成とする。
請求項９に記載のフィルタ回路は、請求項８に記載の２
種類の構造を持つ物理層毎に、周期的に直流電位成分の
レベルが変化して発生する時間経過に伴う直流電位差を
持ち、ＡＣ成分が重畳された信号を入力し、この入力信
号の通常の直流電位成分レベルにおける前記２種類の構
造による違いを、前記通常の直流電位成分レベルである
データ部の再生前に予め検出する第１の検出回路と、前
記第１の検出回路で検出した信号および前記直流電位成
分のレベル変化による直流電位の切り替わりに同期した
第１の制御信号から、第３の制御信号を生成する手段
と、前記第３の制御信号により、前記２種類の構造を持
つ物理層毎に、２つのコンデンサを切り替えるととも
に、周期的な電位差が発生する期間には前記第１の制御
信号により更に別のコンデンサに切り替える手段とを備
えた構成とする。

【００３０】これらの構成によると、周期的電位の切り
替わりに同期して、入力信号での直流電位差が大きく異
なるヘッダ部とデータ部をそれぞれ異なるコンデンサに
電荷が充放電するように切り替えるとともに、入力信号
を微分するハイパスフィルタの出力を半波整流するハイ
パスフィルタの出力で時定数を切り替えることにより、
直流電位が切り替わるときの時定数の変化を少なくす
る。

【００３１】請求項１０に記載のフィルタ回路は、周期
的に直流電位成分のレベルが変化して発生する時間経過
に伴う直流電位差を持ち、ＡＣ成分が重畳された信号を
入力し、この入力信号に対して、その直流電位成分のレ
ベルに対応して２つのコンデンサのいずれか一方のみが
充放電するように、前記直流電位成分のレベル変化によ
る直流電位の切り替わりに同期した第１の制御信号によ
り、前記２つのコンデンサを切り替える手段と、前記入
力信号のデータ部に対応する再生トラックのトラッキン
グ誤差を検出する第２の検出回路と、前記第１の制御信
号の周期毎に前記トラッキング誤差を検出し、前記トラ
ッキング誤差に応じて、前記入力信号に対する通過時定
数を小さくなるように切り替える期間を変化させる第４
の制御信号を出力する第３の検出回路と、前記第３の検
出回路からの第４の制御信号により、前記入力信号に対
する通過時定数を小さくなるように切り替える手段とを
備えた構成とする。

【００３２】請求項１１に記載のフィルタ回路は、請求
項１０に記載の第１の制御信号の周期毎にトラッキング
誤差を検出し、前記トラッキング誤差に応じて第５の制
御信号を出力する第４の検出回路と、前記第４の検出回
路からの第５の制御信号により、入力信号に対する通過
時定数を決定する手段とを備えた構成とする。

【００３３】これらの構成によると、周期的電位の切り
替わりに同期して、入力信号での直流電位差が大きく異
なるヘッダ部とデータ部をそれぞれ異なるコンデンサに
電荷が充放電するように切り替えるとともに、再生トラ
ックのトラッキングズレを検出する手段からの出力によ
り時定数を切り替えることにより、直流電位が切り替わ
るときの時定数の変化を少なくする。

【００３４】以下、本発明の一実施の形態を示すフィル
タ回路について、図面を参照しながら具体的に説明す
る。 （実施の形態１）本発明の実施の形態１のフィルタ回路
を説明する。

【００３５】図１は本実施の形態１のフィルタ回路の構
成を示すブロック図であり、図２は図１のフィルタ回路
における各部分の信号波形の模式図である。図１におい
て、１は入力信号の直流電位成分を除去することにより
入力信号に周期的に現れる直流電位成分に対応して発生
する直流電位差をキャンセルするハイパスフィルタ、Ｖ
ｉは周期的に直流電位の差を持ちこれにＡＣ成分が重畳
された信号である全加算信号が入力される入力端子、Ｓ
Ｗ１は１次側端子に入力端子Ｖｉが接続され１次側端子
と複数の２次側端子との接続をいずれかに切り替えるス
イッチ、Ｃ１、Ｃ２はスイッチＳＷ１のそれぞれ異なる
２次側端子に一端を接続しもう一端同士を短絡したコン
デンサ、１１はコンデンサＣ１、Ｃ２の短絡された一端
を入力とし出力を出力端子Ｖｏに接続するバッファアン
プ、１２は基準電圧入力端子、１３は基準電圧入力端子
１２を正転入力、バッファアンプ１１の出力を反転入
力、出力をコンデンサＣ１、Ｃ２の短絡された一端に接
続したトランスコンダクタアンプ、２は入力信号から得
られた差信号であるプシュプル信号を入力として、その
プシュプル信号において直流電位差が発生している部分
を検出し、スイッチＳＷ１を切り替えるためのコンデン
サ制御信号を出力する第１の制御回路、３はプシュプル
信号を入力として直流電位の変化点から予め設定したあ
る時間長さだけパルスを発生し、トランスコンダクタア
ンプ１３のトランスコンダクタ値を切り替えるための時
定数制御信号を出力する第２の制御回路である。

【００３６】以上のように構成されたフィルタ回路につ
いて、その動作を以下に説明する。図２（ａ）に示すよ
うに、ハイパスフィルタ１の入力となる全加算信号は、
光ディスクからの再生信号のヘッダ部により周期的に現
れる直流電位成分に対応して発生する直流電位差を持
ち、これに情報を示すＡＣ成分が重畳されている。

【００３７】このハイパスフィルタ１を構成するコンデ
ンサＣ１、Ｃ２を切り替えるコンデンサ制御信号は、図
２（ｃ）に示すように、大きな直流電位変動がある期間
Ｈｉになる信号である。コンデンサ制御信号がＬｏｗの
とき通常の直流電位とし、このときコンデンサＣ１にト
ランスコンダクタアンプ１３の出力電流が流れ、Ｈｉの
とき変化した直流電位とし、このときコンデンサＣ２に
トランスコンダクタアンプ１３の出力電流が流れる。

【００３８】コンデンサＣ１、Ｃ２はそれぞれ大きく異
なる直流電位の時は入力端子がオープンになっているた
め電荷変動がない。このように制御することで各コンデ
ンサＣ１、Ｃ２には大きな電位変化が起きないため、出
力端子Ｖｏに出力される信号には直流電位変化が少なく
なる。

【００３９】また、時定数制御信号は、図２（ｄ）に示
すように、大きな直流電位変動の瞬間から一定時間だ
け、トランスコンダクタアンプ１３のトランスコンダク
タ値を大きし、通常信号期間にはトランスコンダクタ値
を小さくする信号である。したがって、コンデンサの切
り替わり毎に直流電位が変動しても、その直流電位に対
する引き込み時間を早くすることができる。

【００４０】この時も各コンデンサＣ１、Ｃ２に起こる
電位変化が、コンデンサを切り替えない時と比較して遥
かに小さいため、引き込みの時定数を極端に小さくしな
くてもよい。このため、高速引き込みから低速引き込み
に切り替えたときの直流電位差を小さくすることができ
る。

【００４１】また、記録部分に比べてヘッダ部と次のヘ
ッダ部までの間隔が長いためトラッキング状態により電
圧値が変化しやすい。このためヘッダ部分の時定数を決
めるコンデンサＣ２の容量を、記録部分の時定数を決め
るコンデンサＣ１の容量より小さくすることで引き込み
を早くする。この場合、ヘッダ部分の低速引き込み時定
数がその分大きくなるが、記録部分に比較してデータ検
出が容易であるので問題は発生しない。このことによ
り、不安定なトラッキング状態でも入力信号に発生して
いる直流電位差を小さくすることができる。

【００４２】また、ＤＶＤ−ＲＡＭの規格ではヘッダ領
域と記録領域の先頭にはＰＬＬをロックさせるために実
際に読み込む必要のない領域が存在する。記録領域には
更にこの前に同等の長さに近いダミー領域が存在する。
したがって、高速引き込み時間を記録領域では長くし引
き込み時定数を大きくすることで、同等の引き込みを確
保しながら直流電位差を更に小さくすることができる。

【００４３】なお、図２（ｃ）、（ｄ）に示したコンデ
ンサ制御信号および時定数制御信号は、ともに図２
（ｂ）に示したプシュプル信号の変化から検出すること
が可能である。

【００４４】また、ここでは２つのコンデンサＣ１、Ｃ
２を切り替え、更にトランスコンダクタアンプ１３で時
定数を切り替える構成で説明したが、２つのコンデンサ
Ｃ１、Ｃ２を切り替え、更に抵抗を切り替える場合も同
様の効果が得られる。 （実施の形態２）本発明の実施の形態２のフィルタ回路
を説明する。

【００４５】図３は本実施の形態２のフィルタ回路の構
成を示すブロック図であり、図４は図３のフィルタ回路
における各部分の信号波形の模式図である。実施の形態
２は、実施の形態１で得られる効果を更に改善したもの
である。図３において、３１は入力端子Ｖｉからの信号
を入力とし、この入力信号を微分するハイパスフィルタ
（ＨＰＦ）、３２はハイパスフィルタ３１の出力を半波
整流し、トランスコンダクタアンプ１３のトランスコン
ダクタ値を制御する第３の制御回路である。

【００４６】以上のように構成されたフィルタ回路につ
いて、その動作を以下に説明する。図４（ａ）、（ｂ）
に示すように、入力端子Ｖｉに入力された信号は、ヘッ
ダ部と記録部とで大きな直流電位差を持っているが、ヘ
ッダ部分はトラッキング状態、あるいは光ディスクと光
ピックアップとの傾きにより、図４（ｂ）に示すよう
に、前半部分と後半部分とで直流電位が異なる。理想的
に再生されている場合には、図４（ａ）に示すように、
直流的に同一電位となる。

【００４７】この信号をハイパスフィルタ３１に入力す
ると、図４（ｃ）に示すように、ヘッダ部に切り替わっ
た時と記録部に切り替わった時に微分波形が出力され
る。ヘッダ期間に関しては、図４（ｄ）に示すように、
直流電位がずれた場合のみ微分波形が出力される。この
出力は、第３の制御回路３２で半波整流すると直流電位
の変化量に応じた信号となり、これをトランスコンダク
タアンプ１３のトランスコンダクタ値を制御する時定数
制御信号とすることにより、直流電位の変化量の大きい
ときのみ時定数を小さくすることができる。

【００４８】これにより高速引き込みから低速引き込み
への変化が非線形な切り替わりでなく線形に徐々に切り
替わるため、実施の形態１の効果に対して、更に直流電
位差の発生がなく高速な直流電位引き込みを実現するこ
とができる。 （実施の形態３）本発明の実施の形態３のフィルタ回路
を説明する。

【００４９】図５は本実施の形態３のフィルタ回路の構
成を示すブロック図である。実施の形態３は、実施の形
態１、２を扱い易くしたものである。図５において、５
１はトランスコンダクタアンプ、５２はトランスコンダ
クタアンプ５１の出力を入力とするバッファアンプ、Ｃ
３、Ｃ４は一端が接地されたコンデンサ、ＳＷ２はトラ
ンスコンダクタアンプ５１の出力とバッファアンプ５２
の入力を１次側の入力とし、２次側を２端子持ちコンデ
ンサＣ３、Ｃ４にそれぞれの端子を接続し、いずれかの
端子と接続するよう切り替えるスイッチ、５３は入力端
子Ｖｉからの信号を正転入力とし、バッファアンプ５２
からの出力信号を反転入力とする差動アンプである。

【００５０】トランスコンダクタアンプ５１は、入力端
子Ｖｉからの信号を正転入力とし、バッファ５２からの
出力信号を反転入力とし、第２の制御回路３からの出力
である時定数制御信号により時定数を可変するように構
成される。また、スイッチＳＷ２は、第１の制御回路２
からの出力であるコンデンサ制御信号により、２次側の
コンデンサを切り替えるように構成される。

【００５１】以上のように構成されたフィルタ回路につ
いて、その動作を以下に説明する。入力端子Ｖｉから、
ある直流電位にＡＣ成分が重畳された信号が入力される
と、トランスコンダクタアンプ５１は、差動入力端子間
に発生する電圧差に応じた電流を出力する。この時コン
デンサＣ３とトランスコンダクタアンプ５１の出力が接
続するようスイッチＳＷ２が切り替わっているとする
と、トランスコンダクタアンプ５１の出力電流とコンデ
ンサＣ３の容量値で時定数が決定される。

【００５２】したがって、この部分がローパスフィルタ
として作用するため、この電圧を差動アンプ５３の反転
入力端子（−）に入力し、入力端子Ｖｉの電圧を差動ア
ンプ５３の正転入力端子（＋）に入力すると、差動アン
プ５３の出力はハイパスフィルタの出力と同等になる。

【００５３】以上により、トランスコンダクタアンプ５
１を実施の形態１で説明した時定数制御信号で、またス
イッチＳＷ２をコンデンサ制御信号で、それぞれ制御す
ることにより、同様の効果が得られる。

【００５４】なお、トランスコンダクタアンプ５１の正
転入力端子、差動アンプ５３の正転入力端子はそれぞれ
入力インピーダンスが高いため、入力端子に加えるドラ
イブ能力が入力コンデンサの大きさなどの負荷にほとん
ど影響せず、実施の形態１、２に比べて容易に使用でき
同様の効果が得られる。 （実施の形態４）本発明の実施の形態４のフィルタ回路
を説明する。

【００５５】図５のフィルタ回路においてコンデンサを
３つにして切り替えるように構成して、本発明の実施の
形態４とする。本実施の形態４は、実施の形態１、２で
得られる効果を更に改善したものである。図５におい
て、スイッチＳＷ２の２次側を３端子としてコンデンサ
を３つ切り替える構成とする。

【００５６】ＤＶＤ−ＲＡＭの信号は、ディスク上にラ
ンドおよびグルーブと呼ばれる構造の異なる凹凸状のト
ラックの両方にデータを記録している。このことにより
ランド再生とグルーブ再生では直流電位レベルが若干異
なる。次に再生されるセクタがランド部かグルーブ部か
という判断は、図７（ｂ）に示すように、セクタの種類
に対応してヘッダ部の配置が異なるので、この違いを有
するプシュプル信号から検出できる。この信号を入力と
して、３つのコンデンサをそれぞれ記録部のランド、記
録部のグルーブ、ヘッダ部に対応するようにスイッチの
切り替えを制御する。

【００５７】以上により、実施の形態１、２に比べ、ラ
ンド、グルーブ切り替えの際の入力信号に現れる直流電
位変動が抑制されるため、出力する直流電位差を更に小
さくすることができる。 （実施の形態５）本発明の実施の形態５のフィルタ回路
を説明する。

【００５８】図６は本実施の形態５のフィルタ回路の構
成を示すブロック図である。実施の形態５は、再生状態
が不安定な場合、実施の形態１、２で得られる効果を更
に改善した効果が得られる。図６において、６１は差信
号であるプシュプル（ＰＰ）信号を入力としトラッキン
グ誤差（ＴＥ）を検出するＴＥ検出回路、６２はＴＥ検
出回路６１からの出力信号とプシュプル信号とを入力と
して、直流電位の変化点からある期間トランスコンダク
タアンプ１３のトランスコンダクタ値を変える時定数制
御信号を出力する第４の制御回路である。

【００５９】以上のように構成されたフィルタ回路につ
いて、その動作を以下に説明する。トラッキング誤差
（ＴＥ）検出回路６１は、４分割されたフォトディテク
タのＡＣ成分の位相を比較することにより、トラッキン
グ誤差量を検出する。トラッキング誤差が発生していな
いときは、図４（ａ）に示すように、ヘッダ領域を挟ん
だ記録領域同士が略同一の直流電位になるため、高速引
き込みの時間を長く取る必要はないが、トラッキングが
不安定なとき、つまりこの誤差量が大きいときには直流
電位も変化する場合がある。

【００６０】このため、このトラッキング誤差量が大き
くなるとき、第４の制御回路は時定数制御信号の高速引
き込み期間を長くするようにする。このようにすること
により、十分な引き込みが可能になる。

【００６１】また、このトラッキング誤差量が大きくな
るとき、第４の制御回路は時定数制御信号の高速引き込
みのコンダクタ値が大きくなるように時定数を変更す
る。このようにすることにより、高速な引き込みが可能
になる。

【００６２】以上のように制御することで、トラッキン
グが安定な時の特性を劣化させることなく、不安定なト
ラッキング状態でも十分な引き込みを確保することが可
能になる。

【００６３】

【発明の効果】以上のように本発明によれば、入力信号
の直流電位差が発生する部分で入力信号を複数のコンデ
ンサに分けて入力するとともに、入力信号の直流電位差
に同期した制御信号で直流引き込みの時定数を切り替え
ることにより、出力信号における直流電位差の発生を抑
え、直流電位が切り替わるときの時定数の変化を少なく
することができる。

【００６４】そのため、光ディスクからの再生信号にお
ける直流電位差がほとんど生じることなく、直流引き込
み時間を短縮することができ、かつ再生信号からデータ
を確実に読み取ることができる。

【図面の簡単な説明】

【図１】本発明の実施の形態１のフィルタ回路の構成を
示すブロック図

【図２】同実施の形態１のフィルタ回路における動作を
示す波形図

【図３】本発明の実施の形態２のフィルタ回路の構成を
示すブロック図

【図４】同実施の形態２のフィルタ回路における動作を
示す波形図

【図５】本発明の実施の形態３のフィルタ回路の構成を
示すブロック図

【図６】本発明の実施の形態５のフィルタ回路の構成を
示すブロック図

【図７】一般的なＤＶＤ−ＲＡＭディスクの記録面の構
造を示す模式図

【図８】ＤＶＤ−ＲＡＭディスクシステム用のピックア
ップの構成を示す模式図

【図９】従来のフィルタ回路における再生信号を説明す
る波形図

【図１０】従来のフィルタ回路を内蔵したＤＶＤ−ＲＡ
Ｍディスク再生システムの構成を示すブロック図

【図１１】従来のフィルタ回路の構成を示す回路図

【図１２】同従来例のフィルタ回路の再生動作を示す波
形図

【符号の説明】

１ ハイパスフィルタ ２、３、３２、６２、１０５ 制御回路 １１、５２ バッファアンプ １２ 基準電圧端子 １３、５１ トランスコンダクタアンプ ５３ 差動アンプ ６１ ＴＥ誤差検出回路 １０１ ピックアップ １０２ ディスク １０３ 全加算回路 １０４ ＰＰ信号生成回路 １０６ フィルタ回路 １０７ 波形等化回路 １０８ データスライサ １０９ ＰＬＬ Ｖｉ 入力端子 Ｖｏ 出力端子 Ｃ１〜Ｃ４、Ｃ１１１ コンデンサ ＳＷ１、ＳＷ２、ＳＷ１１１ スイッチ Ｒ１１１、Ｒ１１２ 抵抗

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5D044 BC06 CC06 DE33 DE37 FG18 5D090 AA01 BB04 DD03 EE13 FF02 GG23 5D118 BC12 BC13 BF02 CA23 CD03 CD06 CF06 5J098 CA04 CB00

Claims (11)

【特許請求の範囲】
1. 【請求項１】 周期的に直流電位成分のレベルが変化し
   て発生する時間経過に伴う直流電位差を持ち、ＡＣ成分
   が重畳された信号を入力し、この入力信号に対して、そ
   の直流電位成分のレベルに対応して２つのコンデンサの
   いずれか一方のみが充放電するように、前記直流電位成
   分のレベル変化による直流電位の切り替わりに同期した
   第１の制御信号により、前記２つのコンデンサを切り替
   える手段を備えたことを特徴とするフィルタ回路。
2. 【請求項２】 ２つのコンデンサを、入力信号における
   直流電位成分のレベルとして、周期的な電位差が発生す
   る期間に前記入力信号を充放電するコンデンサの容量値
   が、その他の電位期間に前記入力信号を充放電するコン
   デンサの容量値より小さくなるように接続したことを特
   徴とする請求項１に記載のフィルタ回路。
3. 【請求項３】 入力信号の直流電位の切り替わりに同期
   した第２の制御信号によって、前記入力信号に対する通
   過時定数を小さくなるように切り替える手段を備えたこ
   とを特徴とする請求項２に記載のフィルタ回路。
4. 【請求項４】 入力信号を、複数に分割されたフォトデ
   ィテクタから得られる各信号の全加算により生成し、第
   １および第２の制御信号を、前記フォトディテクタから
   の各信号による差分の信号を加工して生成する手段を備
   えたことを特徴とする請求項３に記載のフィルタ回路。
5. 【請求項５】 入力信号を、複数に分割されたフォトデ
   ィテクタから得られる各信号の全加算により生成し、第
   １および第２の制御信号を、入力信号に重畳されたＡＣ
   成分を２値化して得た位置情報から生成する手段を備え
   たことを特徴とする請求項３に記載のフィルタ回路。
6. 【請求項６】 第２の制御信号による入力信号に対する
   通過時定数の切り替え時に、２つのコンデンサ毎に、直
   流電位成分のレベル毎の期間を対応付けて時定数を切り
   替えるよう構成したことを特徴とする請求項４または請
   求項５に記載のフィルタ回路。
7. 【請求項７】 周期的に直流電位成分のレベルが変化し
   て発生する時間経過に伴う直流電位差を持ち、ＡＣ成分
   が重畳された信号を入力し、この入力信号に対して、そ
   の直流電位成分のレベルに対応して２つのコンデンサの
   いずれか一方のみが充放電するように、前記直流電位成
   分のレベル変化による直流電位の切り替わりに同期した
   第１の制御信号により、前記２つのコンデンサを切り替
   える手段と、前記入力信号を微分するハイパスフィルタ
   と、前記ハイパスフィルタの出力を半波整流する半波整
   流回路と、前記半波整流回路の出力により生成した第２
   の制御信号によって、前記直流電位の切り替わり期間だ
   け、前記入力信号に対する通過時定数を小さくなるよう
   に切り替える手段を備えたことを特徴とするフィルタ回
   路。
8. 【請求項８】 ２つのコンデンサに発生する電圧を入力
   信号から減算する手段を備えたことを特徴とする請求項
   １または請求項７に記載のフィルタ回路。
9. 【請求項９】 ２種類の構造を持つ物理層毎に、周期的
   に直流電位成分のレベルが変化して発生する時間経過に
   伴う直流電位差を持ち、ＡＣ成分が重畳された信号を入
   力し、この入力信号の通常の直流電位成分レベルにおけ
   る前記２種類の構造による違いを、前記通常の直流電位
   成分レベルであるデータ部の再生前に予め検出する第１
   の検出回路と、前記第１の検出回路で検出した信号およ
   び前記直流電位成分のレベル変化による直流電位の切り
   替わりに同期した第１の制御信号から、第３の制御信号
   を生成する手段と、前記第３の制御信号により、前記２
   種類の構造を持つ物理層毎に、２つのコンデンサを切り
   替えるとともに、周期的な電位差が発生する期間には前
   記第１の制御信号により更に別のコンデンサに切り替え
   る手段とを備えたことを特徴とする請求項８に記載のフ
   ィルタ回路。
10. 【請求項１０】 周期的に直流電位成分のレベルが変化
    して発生する時間経過に伴う直流電位差を持ち、ＡＣ成
    分が重畳された信号を入力し、この入力信号に対して、
    その直流電位成分のレベルに対応して２つのコンデンサ
    のいずれか一方のみが充放電するように、前記直流電位
    成分のレベル変化による直流電位の切り替わりに同期し
    た第１の制御信号により、前記２つのコンデンサを切り
    替える手段と、前記入力信号のデータ部に対応する再生
    トラックのトラッキング誤差を検出する第２の検出回路
    と、前記第１の制御信号の周期毎に前記トラッキング誤
    差を検出し、前記トラッキング誤差に応じて、前記入力
    信号に対する通過時定数を小さくなるように切り替える
    期間を変化させる第４の制御信号を出力する第３の検出
    回路と、前記第３の検出回路からの第４の制御信号によ
    り、前記入力信号に対する通過時定数を小さくなるよう
    に切り替える手段とを備えたことを特徴とするフィルタ
    回路。
11. 【請求項１１】 第１の制御信号の周期毎にトラッキン
    グ誤差を検出し、前記トラッキング誤差に応じて第５の
    制御信号を出力する第４の検出回路と、前記第４の検出
    回路からの第５の制御信号により、入力信号に対する通
    過時定数を決定する手段とを備えたことを特徴とする請
    求項１０に記載のフィルタ回路。