JP2611631B2 - ピークホールド回路 - Google Patents
ピークホールド回路Info
- Publication number
- JP2611631B2 JP2611631B2 JP5229759A JP22975993A JP2611631B2 JP 2611631 B2 JP2611631 B2 JP 2611631B2 JP 5229759 A JP5229759 A JP 5229759A JP 22975993 A JP22975993 A JP 22975993A JP 2611631 B2 JP2611631 B2 JP 2611631B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- charging
- capacitor
- comparator
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、入力信号のピーク値を
検出するピークホールド回路に関し、特に高応答速度の
ピークホールド回路に関する。
検出するピークホールド回路に関し、特に高応答速度の
ピークホールド回路に関する。
【０００２】
【従来の技術】基本的なピークホールド回路は、従来例
１として図４に示すように、コンデンサ９と、入力信号
とコンデンサ９の保持値とを比較するコンパレータ７
と、コンパレータ７の出力信号に応じてコンデンサ９へ
の充電電流をオン／オフする充電回路８とによって構成
され、入力信号のピーク値を検出してそのピーク値に等
しくなるまで充電回路８からコンデンサ９を充電して保
持し、このコンデンサの電圧を入力信号のピーク値とし
て出力するものである。ピークホールド回路としては、
入力信号のピーク値の変化に高速に追随できることと、
ピーク値を高精度に検出できることが必要とされる。
１として図４に示すように、コンデンサ９と、入力信号
とコンデンサ９の保持値とを比較するコンパレータ７
と、コンパレータ７の出力信号に応じてコンデンサ９へ
の充電電流をオン／オフする充電回路８とによって構成
され、入力信号のピーク値を検出してそのピーク値に等
しくなるまで充電回路８からコンデンサ９を充電して保
持し、このコンデンサの電圧を入力信号のピーク値とし
て出力するものである。ピークホールド回路としては、
入力信号のピーク値の変化に高速に追随できることと、
ピーク値を高精度に検出できることが必要とされる。
【０００３】このピークホールド回路は次のように動作
する。入力信号の電圧をＶIN、コンデンサ９の出力電圧
をＶOUTとする。充電回路８の制御端子におけるスレッ
ショルドレベルＶthは、コンパレータ７の出力レベルの
“Ｌ”レベルと“Ｈ”レベルの中間に設定され、入力信
号電圧ＶINがスレッショルドレベルＶth以下の場合、充
電回路８がオンとなって電流が流れ、コンデンサ９が充
電される。
する。入力信号の電圧をＶIN、コンデンサ９の出力電圧
をＶOUTとする。充電回路８の制御端子におけるスレッ
ショルドレベルＶthは、コンパレータ７の出力レベルの
“Ｌ”レベルと“Ｈ”レベルの中間に設定され、入力信
号電圧ＶINがスレッショルドレベルＶth以下の場合、充
電回路８がオンとなって電流が流れ、コンデンサ９が充
電される。
【０００４】ＶIN＞ＶOUTのときは、コンパレータ７の
出力は“Ｌ”レベルであり、充電回路８がオンとなって
コンデンサ９が充電され、出力電圧ＶOUTが上昇する。
ＶIN ＜ＶOUTになると、コンパレータ７の出力が“Ｈ”
レベルになるので、充電回路８がオフになり、入力信号
電圧ＶINのピーク値がＶOUTとして保持される。
出力は“Ｌ”レベルであり、充電回路８がオンとなって
コンデンサ９が充電され、出力電圧ＶOUTが上昇する。
ＶIN ＜ＶOUTになると、コンパレータ７の出力が“Ｈ”
レベルになるので、充電回路８がオフになり、入力信号
電圧ＶINのピーク値がＶOUTとして保持される。
【０００５】しかし、この従来の回路では、幅の狭いパ
ルス入力信号に対してピーク値を得ようとして充電電流
を大きく設定すると、コンパレータ７と充電回路８の追
随動作の遅れのために、図３に示すように、いわゆるオ
ーバーシュートにより、入力信号電圧Ｖ IN より高い出力
電圧Ｖ OUT が発生するので、高精度なピークホールドの
動作ができなくなる。また、小さな充電電流では、コン
デンサをピーク値まで充電する前に充電回路がオフにな
るので、幅の狭いパルス信号のピーク値を検出すること
ができない。
ルス入力信号に対してピーク値を得ようとして充電電流
を大きく設定すると、コンパレータ７と充電回路８の追
随動作の遅れのために、図３に示すように、いわゆるオ
ーバーシュートにより、入力信号電圧Ｖ IN より高い出力
電圧Ｖ OUT が発生するので、高精度なピークホールドの
動作ができなくなる。また、小さな充電電流では、コン
デンサをピーク値まで充電する前に充電回路がオフにな
るので、幅の狭いパルス信号のピーク値を検出すること
ができない。
【０００６】この問題点を解決する案が特開平３−１０
０４７２号により開示された。この特開平３−１００４
７２号による回路を従来例２として図５に示す。
０４７２号により開示された。この特開平３−１００４
７２号による回路を従来例２として図５に示す。
【０００７】従来例２は、従来例１の回路のコンパレー
タと充電回路をそれぞれ複数、この例では２組、とし、
かつ、コンデンサ９とコンパレータの入力との間にピー
ク電圧レベル変換回路を挿入したものである。ピーク電
圧レベル変換回路は、コンデンサ９に発生する電圧
ＶPK、すなわち、ＶOUT を所定の倍率にして２つの比較
レベルＶPK1 、ＶPK2 として出力する。この例では、Ｖ
PK2 ＞ＶPK1 ＝ＶOUT に設定されている。また、各充電
回路の充電電流Ｊ１、Ｊ２は、Ｊ１＞Ｊ２に設定され
る。
タと充電回路をそれぞれ複数、この例では２組、とし、
かつ、コンデンサ９とコンパレータの入力との間にピー
ク電圧レベル変換回路を挿入したものである。ピーク電
圧レベル変換回路は、コンデンサ９に発生する電圧
ＶPK、すなわち、ＶOUT を所定の倍率にして２つの比較
レベルＶPK1 、ＶPK2 として出力する。この例では、Ｖ
PK2 ＞ＶPK1 ＝ＶOUT に設定されている。また、各充電
回路の充電電流Ｊ１、Ｊ２は、Ｊ１＞Ｊ２に設定され
る。
【０００８】図３において、この回路のパルス入力に対
して、最初の充電区間ｔ1では、スイッチ３１、スイッ
チ３２の両方がオンとなり、２つの定電流源２１、２２
からの充電電流Ｊ1 ＋Ｊ2 がコンデンサに流入する。次
のｔ2の区間では、スイッチ３１のみがオンとなり、充
電電流はＪ1となる。すなわち、ＶOUTとＶINの差が大き
い区間ｔ1は大電流で充電し、ＶOUTとＶINの差が小さい
区間ｔ2では小電流で充電することにより、高速、か
つ、高精度のピークホールド動作を可能にしている。
して、最初の充電区間ｔ1では、スイッチ３１、スイッ
チ３２の両方がオンとなり、２つの定電流源２１、２２
からの充電電流Ｊ1 ＋Ｊ2 がコンデンサに流入する。次
のｔ2の区間では、スイッチ３１のみがオンとなり、充
電電流はＪ1となる。すなわち、ＶOUTとＶINの差が大き
い区間ｔ1は大電流で充電し、ＶOUTとＶINの差が小さい
区間ｔ2では小電流で充電することにより、高速、か
つ、高精度のピークホールド動作を可能にしている。
【０００９】
【発明が解決しようとする課題】従来例２のピークホー
ルド回路は、互いにトレードオフの関係にある応答性と
精度とをともに向上するために、複数のコンパレータお
よび充電回路を設け、さらにピーク電圧レベル変換回路
を必要としているので、従来例１の回路と比較すると回
路素子数が少なくとも２倍以上に増大するという欠点が
ある。また、高速度のコンパレータを複数にすることに
より、消費電力が増加し、入力バイアス電流も増加する
という欠点があった。
ルド回路は、互いにトレードオフの関係にある応答性と
精度とをともに向上するために、複数のコンパレータお
よび充電回路を設け、さらにピーク電圧レベル変換回路
を必要としているので、従来例１の回路と比較すると回
路素子数が少なくとも２倍以上に増大するという欠点が
ある。また、高速度のコンパレータを複数にすることに
より、消費電力が増加し、入力バイアス電流も増加する
という欠点があった。
【００１０】本発明の目的は、上述の欠点を解消し、少
ない回路素子数で構成できる高速、高精度のピークホー
ルド回路を提供することにある。
ない回路素子数で構成できる高速、高精度のピークホー
ルド回路を提供することにある。
【００１１】
【課題を解決するための手段】本発明のピークホールド
回路は、入力信号のピーク値を保持するコンデンサと、
入力信号とコンデンサに保持された値とを比較するコン
パレータと、コンパレータの出力信号に応じて回路を個
別にオン、オフしてコンデンサに充電電流を供給する複
数の充電回路とを有する。
回路は、入力信号のピーク値を保持するコンデンサと、
入力信号とコンデンサに保持された値とを比較するコン
パレータと、コンパレータの出力信号に応じて回路を個
別にオン、オフしてコンデンサに充電電流を供給する複
数の充電回路とを有する。
【００１２】複数の充電回路は、各充電電流と制御端子
のスレッショルド値が異るように、すなわち、それぞれ
のコントロール端子のスレッショルド値の低いものほど
大きな充電電流を有することが望ましい。
のスレッショルド値が異るように、すなわち、それぞれ
のコントロール端子のスレッショルド値の低いものほど
大きな充電電流を有することが望ましい。
【００１３】
【作用】複数の充電回路がそれぞれ個別にコンパレータ
の出力信号によりオン、オフされ、コンデンサを入力信
号のピーク値まで精度よく充電できる。
の出力信号によりオン、オフされ、コンデンサを入力信
号のピーク値まで精度よく充電できる。
【００１４】
【実施例】次に本発明の実施例について図面を参照して
説明する。
説明する。
【００１５】図１は本発明の１実施例の回路構成図、図
２は図１の充電回路２の回路図、図３は回路の動作を説
明する波形図である。
２は図１の充電回路２の回路図、図３は回路の動作を説
明する波形図である。
【００１６】本実施例の回路は、図１において、一端が
接地されたコンデンサ５と、非反転入力端子にコンデン
サ５の他端が接続され、反転入力端子に入力信号が入力
されるコンパレータ１と、それぞれのコントロール端子
がコンパレータ１の出力端子に、各電流出力端子がコン
デンサ５の他端に接続された２つの充電回路２Ａ、２Ｂ
とからなり、コンデンサ５の電圧が出力として取り出さ
れる。また、コンデンサ５の出力側と接地との間に接続
される抵抗６は、放電用で、充電回路の充電電流に比較
すると非常に小さい値の電流が流れるように高抵抗値に
設定される。
接地されたコンデンサ５と、非反転入力端子にコンデン
サ５の他端が接続され、反転入力端子に入力信号が入力
されるコンパレータ１と、それぞれのコントロール端子
がコンパレータ１の出力端子に、各電流出力端子がコン
デンサ５の他端に接続された２つの充電回路２Ａ、２Ｂ
とからなり、コンデンサ５の電圧が出力として取り出さ
れる。また、コンデンサ５の出力側と接地との間に接続
される抵抗６は、放電用で、充電回路の充電電流に比較
すると非常に小さい値の電流が流れるように高抵抗値に
設定される。
【００１７】図２において、１つの充電回路２Ａは、定
電流源３Ａによってバイアスされた２つのＰＮＰトラン
ジスタの差動対によって構成される。２つのＰＮＰトラ
ンジスタのうち、一方のトランジスタは、ベースがリフ
ァレンス電圧Ｖrefにクランプされ、コレクタが接地さ
れており、他方のトランジスタは、ベースが充電回路の
コントロール端子に接続され、コレクタが充電電力の出
力端子となっている。第２の充電回路２Ｂは、第１の充
電回路２Ａより大きな定電流源３Ｂと、ベースがコント
ロール端子に接続されたＰＮＰトランジスタのエミッタ
と定電流源３Ｂとの間に順方向となるように挿入された
ダイオードとを含む。Ｖrefとしては、コンパレータ１
の“Ｌ”レベルと“Ｈ”レベルとの中間の電圧を与えて
おく。この２つの充電回路２Ａ、２Ｂにおいて、内部定
電流源の値に対して出力される充電電流の値が１／ｎに
なるようなコントロール端子電圧をスレッショルドレベ
ルＶ th とすれば、充電回路２ＢのＶ th は、充電回路２Ａ
のＶ th よりダイオード１段分、つまり、約０．７Ｖ低く
なる。このことは、ｎ＞１であれば成立し、例えばｎ＝
２であれば、充電回路２ＡのＶthは、Ｖrefに等しい。
電流源３Ａによってバイアスされた２つのＰＮＰトラン
ジスタの差動対によって構成される。２つのＰＮＰトラ
ンジスタのうち、一方のトランジスタは、ベースがリフ
ァレンス電圧Ｖrefにクランプされ、コレクタが接地さ
れており、他方のトランジスタは、ベースが充電回路の
コントロール端子に接続され、コレクタが充電電力の出
力端子となっている。第２の充電回路２Ｂは、第１の充
電回路２Ａより大きな定電流源３Ｂと、ベースがコント
ロール端子に接続されたＰＮＰトランジスタのエミッタ
と定電流源３Ｂとの間に順方向となるように挿入された
ダイオードとを含む。Ｖrefとしては、コンパレータ１
の“Ｌ”レベルと“Ｈ”レベルとの中間の電圧を与えて
おく。この２つの充電回路２Ａ、２Ｂにおいて、内部定
電流源の値に対して出力される充電電流の値が１／ｎに
なるようなコントロール端子電圧をスレッショルドレベ
ルＶ th とすれば、充電回路２ＢのＶ th は、充電回路２Ａ
のＶ th よりダイオード１段分、つまり、約０．７Ｖ低く
なる。このことは、ｎ＞１であれば成立し、例えばｎ＝
２であれば、充電回路２ＡのＶthは、Ｖrefに等しい。
【００１８】次にこの回路の動作について説明する。
【００１９】ＶIN＞ＶOUT のとき、コンパレータ１の出
力電圧は“Ｌ”レベルであり、２つの充電回路がいずれ
もオンとなってコンデンサ５を充電する。ＶOUT がＶIN
に近付くとコンパレータ１の出力電圧が上昇する。この
コンパレータ１のスルーレートをＳR とすると充電回路
２Ｂは充電回路２ＡよりΔｔ＝約０．７Ｖ／ＳR だけ速
くオフになる。これによって、ＶOUT がＶINをこえる
（アンプなどでいわれるオーバーシュートする）前に大
電流を出力する充電回路２Ｂをオフにして、ＶIN＝Ｖ
OUT の付近の充電動作を充電回路２Ａの小電流により行
うようにすることが可能である。すなわち、充電回路を
２Ｂにより大電流で短時間に充電動作を行い、ＶIN＝Ｖ
OUT の近傍では、充電回路２Ａにより高精度な充電を行
うことにより、高速でしかも高精度なピークホールド動
作を実施するものである。
力電圧は“Ｌ”レベルであり、２つの充電回路がいずれ
もオンとなってコンデンサ５を充電する。ＶOUT がＶIN
に近付くとコンパレータ１の出力電圧が上昇する。この
コンパレータ１のスルーレートをＳR とすると充電回路
２Ｂは充電回路２ＡよりΔｔ＝約０．７Ｖ／ＳR だけ速
くオフになる。これによって、ＶOUT がＶINをこえる
（アンプなどでいわれるオーバーシュートする）前に大
電流を出力する充電回路２Ｂをオフにして、ＶIN＝Ｖ
OUT の付近の充電動作を充電回路２Ａの小電流により行
うようにすることが可能である。すなわち、充電回路を
２Ｂにより大電流で短時間に充電動作を行い、ＶIN＝Ｖ
OUT の近傍では、充電回路２Ａにより高精度な充電を行
うことにより、高速でしかも高精度なピークホールド動
作を実施するものである。
【００２０】本実施例では充電回路を２Ａと２Ｂの２つ
としたが、３つ以上としても良い。
としたが、３つ以上としても良い。
【００２１】次に、本発明を従来例１、および従来例１
の高速、高精度化を図った従来例２と比較して説明す
る。本発明のピークホールド回路は、従来例１の回路に
特性の異なる充電回路を追加したものなので、素子数と
しては数素子程度の増加である。一方、従来例２は、従
来例１に対して充電回路を増加した上、さらにコンパレ
ータおよびピーク電圧レベル変換回路を必要とするの
で、さらに数十素子の増加を要し、回路素子数としては
従来例１の２倍以上が必要になる。また、消費電流に関
しても、大電流を流す必要のある高速なコンパレータの
数が１つの本発明の回路は、複数のコンパレータを使用
する従来例２の回路より小型にすることができる。例え
ばコンデンサの容量値が小さく、充電回路の電流がコン
パレータの消費電流より十分小さい場合は、従来例２の
コンパレータ数をｎとした時、本発明の回路の消費電流
は従来例２の回路の約１／ｎとなり、入力バイアス電流
も１／ｎに小さくすることができる。
の高速、高精度化を図った従来例２と比較して説明す
る。本発明のピークホールド回路は、従来例１の回路に
特性の異なる充電回路を追加したものなので、素子数と
しては数素子程度の増加である。一方、従来例２は、従
来例１に対して充電回路を増加した上、さらにコンパレ
ータおよびピーク電圧レベル変換回路を必要とするの
で、さらに数十素子の増加を要し、回路素子数としては
従来例１の２倍以上が必要になる。また、消費電流に関
しても、大電流を流す必要のある高速なコンパレータの
数が１つの本発明の回路は、複数のコンパレータを使用
する従来例２の回路より小型にすることができる。例え
ばコンデンサの容量値が小さく、充電回路の電流がコン
パレータの消費電流より十分小さい場合は、従来例２の
コンパレータ数をｎとした時、本発明の回路の消費電流
は従来例２の回路の約１／ｎとなり、入力バイアス電流
も１／ｎに小さくすることができる。
【００２２】
【発明の効果】本発明のピークホールド回路は、入力信
号のピーク電圧までコンデンサを充電する充電回路を複
数設けて、１つのコンパレータの出力によりこれらの充
電回路のオン、オフを個別に制御することにより、ま
た、好ましくは充電電流の大きい充電回路ほどそのコン
トロール端子のスレッショルドレベルを低く設定するこ
とにより、コンパレータの数を増大せず、少数の回路素
子数の増加のみで、しかも入力バイアス電流を増加せ
ず、消費電力の増加も必要最小限にして、高速、かつ、
高精度のピークホールド回路を経済的に実現することが
できる効果がある。
号のピーク電圧までコンデンサを充電する充電回路を複
数設けて、１つのコンパレータの出力によりこれらの充
電回路のオン、オフを個別に制御することにより、ま
た、好ましくは充電電流の大きい充電回路ほどそのコン
トロール端子のスレッショルドレベルを低く設定するこ
とにより、コンパレータの数を増大せず、少数の回路素
子数の増加のみで、しかも入力バイアス電流を増加せ
ず、消費電力の増加も必要最小限にして、高速、かつ、
高精度のピークホールド回路を経済的に実現することが
できる効果がある。
【図１】本発明の１実施例の回路構成図である。
【図２】図１の充電回路２の回路図である。
【図３】回路の動作を説明する波形図である。
【図４】従来例１の回路構成図である。
【図５】従来例２の回路構成図である。
１，７，１１，１２ コンパレータ ２Ａ，２Ｂ 充電回路 ３Ａ，３Ｂ，２１，２２ 定電流源 ５，９ コンデンサ ６ 放電用抵抗 ３１，３２ スイッチ ４１ 放電用定電流源
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−176309（ＪＰ，Ａ) 特開 平３−100472（ＪＰ，Ａ) 特開 平５−66235（ＪＰ，Ａ) 特開 昭62−159055（ＪＰ，Ａ) 特開 昭62−254065（ＪＰ，Ａ) 特開 平４−181174（ＪＰ，Ａ) 特開 昭52−20067（ＪＰ，Ａ) 実開 昭59−20165（ＪＰ，Ｕ) 特公 平３−3186（ＪＰ，Ｂ２)
Claims (2)
- 【請求項１】 入力信号のピーク値に等しい電圧を保持
することができるコンデンサと、 前記入力信号と前記コンデンサに保持された値とを比較
するコンパレータと、 前記コンパレータの出力信号に応じて回路を個別にオ
ン、オフして前記コンデンサに充電電流を供給する複数
の充電回路とを有するピークホールド回路。 - 【請求項２】 各充電回路は、それぞれ、コンパレータ
の出力信号が制御端子から入力されるトランジスタを有
し、前記各充電回路のトランジスタごとに異なって設定
されるスレッショルド値によって充電電流のオン・オフ
が制御される請求項１に記載のピークホールド回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5229759A JP2611631B2 (ja) | 1993-09-16 | 1993-09-16 | ピークホールド回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5229759A JP2611631B2 (ja) | 1993-09-16 | 1993-09-16 | ピークホールド回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0783967A JPH0783967A (ja) | 1995-03-31 |
| JP2611631B2 true JP2611631B2 (ja) | 1997-05-21 |
Family
ID=16897233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5229759A Expired - Lifetime JP2611631B2 (ja) | 1993-09-16 | 1993-09-16 | ピークホールド回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2611631B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105652071B (zh) * | 2016-02-22 | 2018-12-28 | 深圳市明微电子股份有限公司 | 脉冲尖峰幅值测量装置及其测量电路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0763126B2 (ja) * | 1986-01-30 | 1995-07-05 | アンリツ株式会社 | ピ−ク検波器 |
| JPH04181874A (ja) * | 1990-11-16 | 1992-06-29 | Canon Inc | 画像メモリ装置 |
-
1993
- 1993-09-16 JP JP5229759A patent/JP2611631B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0783967A (ja) | 1995-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930007482B1 (ko) | 전류검출회로 | |
| US5440254A (en) | Accurate low voltage detect circuit | |
| US5612698A (en) | Current-input, autoscaling, dual-slope analog-to-digital converter | |
| JPH04134271A (ja) | 出力回路 | |
| US4785262A (en) | Pulse generator producing pulses having a width free from a power voltage and a threshold voltage of an inverter used therein | |
| US5798663A (en) | Precision hysteresis generator | |
| JPS59108418A (ja) | 信号発生回路 | |
| US4549099A (en) | Periodic signal detecting circuit including comparator circuit with variable threshold and varying time constant | |
| WO2021124644A1 (ja) | ゲート駆動回路 | |
| US6957278B1 (en) | Reference -switch hysteresis for comparator applications | |
| JP2611631B2 (ja) | ピークホールド回路 | |
| US6188264B1 (en) | Automatic threshold level control circuit | |
| JPH06333328A (ja) | タイミング信号発生回路 | |
| JPH02154159A (ja) | トランジスタ電流波形を検知するための回路 | |
| US6781441B2 (en) | Very small current generating circuit | |
| JP2764984B2 (ja) | 電流センス回路 | |
| KR950008423B1 (ko) | 고속 다중 스위치회로 및 방법 | |
| JPH10332748A (ja) | 全波ピーク検出器 | |
| JP2836394B2 (ja) | 定電圧回路 | |
| JP3743125B2 (ja) | クランプ回路 | |
| JPH06113441A (ja) | 電流検出回路 | |
| JPH03117912A (ja) | パルス発生回路 | |
| JP2993104B2 (ja) | ピーク検波回路 | |
| JPH03197873A (ja) | 電源電圧検出回路 | |
| JPH09243671A (ja) | ヒステリシスコンパレータ |